

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี การสอบปลายภาคการเรียนที่ 1 ปีการศึกษา 2553

วิชา ENE 231 Digital Circuit and Logic Design สอบวันพฤหัสบดีที่ 30 กันยายน 2553

วิศวกรรมอิเล็กฯ ปีที่ 2 เวลา 09.00-12.00 น.

คำสั่ง

- 1. ข้อสอบมีทั้งหมด 8 ข้อ 13 หน้า (รวมใบปะหน้า) คะแนนรวม 110 คะแนน
- 2. ให้ทำข้อสอบทุกข้อลงใน<u>ข้อสอบ</u>
- 3. ห้ามนำเอกสารใค ๆ เข้าห้องสอบ
- 4. <u>ไม่</u>อนุญาตให้นำเครื่องคำนวณใด ๆ เข้าห้องสอบ

เมื่อนักศึกษาทำข้อสอบเสร็จ ต้องยกมือบอกกรรมการคุมสอบ เพื่อขออนุญาตออกนอกห้องสอบ

ห้ามนัก**ศึกษา**นำ**ข้อ**สอบและกระดาษกำตอบออกนอกห้องสอบ นักศึกษาซึ่งทุจริตในการสอบอาจถูกพิจารณาโทษสูงสุดให้พ้นสภาพการเป็นนักศึกษา

	เลขที่นั่งสอบ
ชื่อ-สกุลรหัสนักศึกษา	

(ผศ. คร. พินิจ กำหอม)

ผู้ออกข้อสอบ

Ins. 0-2470-9075

ข้อสอบนี้ได้ผ่านการประเมินจาก

ภาควิชาวิศวกรรมอิเล็กทรอนิกส์และโทรคนนออมแล้ว

(ผศ.คร. วุฒิชัย อัศวินชัยโชติ)

หัวหน้าภาควิชาวิศวกรรมอิเล็กทรอนิกส์และ โทรคมนาคม

ข้อที่	1	2	3	4	5	6	7	8	รวม
คะแนนเต็ม	10	15	30	10	15	10	10	10	110
คะแนนที่ได้									


. [Combinational Logic Modules] (10 คะแนน)	ให้เขียน Function T	ables สัญลักษณ์และ โปรแกรม	VHDL สำหรับ
อธิบาย Combinational Modules ที่กำหนดให้ดัง	นี้		
1.1 (5 คะแนน) 2-input 4-to-1 MUXs			
/HDL program		Symbols	
library ieee;			
<pre>se ieee.std_logic_1164.all; ntity mux4 is port (</pre>			
F (ì		
	PERMANA		
	<u>Fu</u>	nction Table	
	1		
	ŀ		
	:		
	1		
	:		
	:		
end mux4;			
man 1 /			
architecture beh of mux4 is begin			
<=	when		else
	when		else
	when		else
	when		•

1.2 (5 คะแนน) 3-to-8 De	coder ที่มีอินพุท en เป็นสัญ	ุญาณควบคุม โดยถ้า en = '0' เอ้าท์พุทจะ	ใม่ active
IDL program		Symbols	
brary ieee; e ieee.std_logic_1 tity dec3to8 is port (1164.all;		
		,	
,			
		:	
		Function Table	to share the state of the transfer of
		:	
		:	
		•	
		:	
d dec3to8;			
chitecture beh of			
chitecture beh of signal	:		·····;
chitecture beh of	:		·····;
chitecture beh of signal	:	when	; ,
chitecture beh of signal gin with	:select	when	
signal gin with	select	whenwhen	
signal gin with	select	whenwhen	
with	select	when when when when when	
chitecture beh of signal gin with	select	when when when when when when	
chitecture beh of signal gin with	select	when when when when when when when when	
chitecture beh of signal gin with	select	when when when when when when when when	
signal gin with	select	when when when when when when when when	

2 [Combinational Modules] (15 คะแนน) ให้เขียน block diagram และโปรแกรม VHDL ของตัวบวกและตัวลบสำหรับ two's complement adder/subtractor ขนาด 4 บิทโดยมีสัญญาณ add_sub เป็นตัวเลือกว่าจะให้บวกหรือลบ (กำหนดให้ add_sub = '0' คือบวก) <u>ไม่</u>ต้องมี overflow flag

begin

- 3 [Sequential Circuit Design] (30 คะแนน) จาก state diagram ที่กำหนดให้
 - 3.1 (15 คะแนน) ให้สังเคราะห์ synchronous sequential circuit ที่ทำงานตาม state diagram ที่กำหนดให้ โดยให้ใช้ D Flip-Flops และให้ใช้ gray code ในการกำหนดสถานะ (state assignment) ให้แสดงขั้นตอนการสังเคราะห์
 - 3.2 (15 คะแนน) จากโปรแกรม VHDL ที่กำหนดให้ ให้เขียนโปรแกรมให้สมบูรณ์เพื่ออธิบาย state diagram ที่ กำหนดให้




ชื่อ-สกุล	รหัสนักศึกษา
library ieee;	(เขียนโปรแกรม VHDL สำหรับอธิบาย state diagram ของโจทย์ให้สมบูรณ์)
<pre>entity count_mo port(clk, r</pre>	st_n, a, b : in
end count_mod	: out
	eh of count_mod20 is type is ();
state ass	ignment
constant	_ : std_logic_vector(1 downto 0) := "00";
constant	_ :
constant _	_ ፣,
constant	_ :
signal de	claration
<pre>signal q, c begin State re</pre>	_next:;
process(begin	then
	;
elsif _	then
end if; end process	
Next-st	ate and output logic blocks
begin)
case	is => First state
WITGH	; Moore output assignment
i:	then
	; State transition
	; Mealy output assignment
е	lse
	; State transition
	; Mealy output assignment
е	nd if;
when	=> Second state

ชื่อ-สกุล	รหัก	หนักส์	กษา		
	;		Moore	output	assignment
if t	then				
	;		State	transi	ion
	;		Mealy	output	assignment
else					
	;		State	transit	ion
end if;					
when => Thir	rd sta	ate			
			Moore	output	assignment
if t					
			State	transi	tion
else	·		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		
		·	State	transi	rion
end if;	<i>'</i>		neary	output	4001g.m.o
when => Four	rth et	- o t 4			
				++	aggignment
		,	Moore	output	assignment
if			25-5-	£ a i	.
				transi	
		;	Mea⊥y	output	assignment
else					
		;	State	transi	tion
		;	Mealy	output	assignment
<pre>end if; end case;</pre>					
end process;					

d.	യ വ ഷ
ชอ-สกุล	รห์สนักศึกษา


4 [Sequential Circuit Design] (10 คะแนน) ให้ออกแบบ state diagram หรือ state table ของวงจรซีเควนเชียลที่มี
คุณสมบัติดังนี้
วงจรนี้มีอินพุท 1 บิท 2 ตัวคือ A และ B และมีเอ้าท์พุท 1 บิท 2 ตัวคือ Y และ Z เอ้าท์พุท Y จะมีค่าเป็น '1' เมื่ออินพุท A
มีค่าเป็น "0" โดยเมื่อ Y เป็น '1' แล้วจะรักษาค่าไว้จนกว่าเอ้าท์พุท Z⇒'1' ส่วนเอ้าท์พุท Z จะมีค่าเป็น '1' เมื่อ Y = '1'
และอินพุท B มีลำคับเป็น "111" และจะรักษาค่าไว้ I clock แล้วจะกลับไปเริ่มต้นใหม่

Step 1: เขียน Timing diagram กรณีตัวอย่างข้างล่าง




à	യ യ ഷ
ชื่อ-สกุล	รหัสนักศึกษา


5 [Sequential Circuit Analysis] (15 คะแนน) วิเคราะห์วงจรที่กำหนดให้ โดยแสดง excitation/output equations, transition/output table และ state diagram ให้ใช้สัญลักษณ์ของสถานะ (state symbols) เป็น A – H สำหรับ $Q_3Q_2Q_1=000-111$ ตามลำคับ




6 [Sequential Circuit Memory Devices] (10 คะแนน) จากสัญลักษณ์ของ memory devices ที่กำหนคให้เขียน Function Table, timing diagram (แถบที่กำหนคให้คือช่วงของ setup time และ hold time) และบอกชื่อ


6.1





6.2





7 [Sequential Logic Modules] (10 คะแนน) ให้เขียน bloc สัญญาณ CLR เพื่อเช็ดเอ้าท์พุทเป็น 0 ในคอนเริ่มค้น	k diagram และโปรแกรม VHDL สำหรับการ	นับ 0 ถึง 20 โคยมี
กลูญ เฉ CEX เกิดเขาเดิ กำกุกเบิน 0 เผลิตผลมาน		
VHDL program		
<pre>library ieee; use ieee.std_logic_1164.a11;</pre>		
<pre>entity count_mod20 is port(clk, clr : in</pre>		
q : outend count_mod20;		
<pre>architecture beh of count_mod20 is</pre>		
begin		
State register process() begin		
if	then	
	;	
elsif		then
end if;	;	
end process;		

ชื่อ-สกุลรหัสนักศึกษารหัสนักศึกษา

8 [Sequential Logic Modules] (10 คะแนน) ให้เขียน schematic diagram หรือ block diagram และโปรแกรม VHDL ของ 4-bit universal shift registers ที่มีการทำงานตาม Function Table ที่กำหนดให้

clr	ld	sh	q3	q2	q1	q0	Function
1	-	-	0	0	0	0	Clear the output
0	1	-	d3	d2	d1	d0	Parallel Load from the input d3 d2 d1 d0
0	0	0	q2	q1	q0	d0	Shift Left with d0 as the serial input
0	0	1	d3	q3	q2	q1	Shift Right with d3 as serial input

VHDL program library ieee; use ieee.std_logic_ll	64.all;					
<pre>entityall_shifts is port(clk, clr, ld,</pre>						_
<pre>end all_shifts;</pre>						-
architecture beh of a	ll_shifts	is				
)		;	then		_;
elsif						then
end if; end process;						
qi_sh <=	wh	en			else	
<pre>qi_next <= q <= qi; end beh;</pre>					else	