

# UE ELECTRONIQUE TRAVAUX DIRIGÉS N°4

## PARTIE NUMERIQUE



#### Excercise 1: Architecture d'un banc de registres




Figure 11 – Schéma d'un processeur RISC-V tel que présenté en cours.




#### Exercice 1: Architecture d'un banc de registres

Pour simplifier la représentation, nous allons considérer un banc de 4 registres sur 8 bits que nous souhaitons concevoir en complétant la figure 12. Pour cela, nous avons besoin de 4 registres de 8 bits chacun, avec des entrées d'ENABLE tels que représenté en figure13, des multiplexeurs pour les ports de lecture et un décodeur pour le port d'écriture. Nous conservons les mêmes notations pour les ports d'entrée et de sortie :


Proposez une architecture pour ce banc simplifié, en la décrivant au niveau des portes combinatoires et séquentielles.






#### Excercise 1: Architecture d'un banc de registres

Registre de 8 bits avec entrée d'ENABLE qui pilote des multiplexeurs (MUX) à deux entrées. Pour chaque MUX, lorsque EN=0, l'entrée *I*0 est connectée à la sortie O, et lorsque EN=1, l'entrée *I*1 est connectée à la sortie O.





#### Excercise 1: Architecture d'un banc de registres





#### Excercise 2: Chronogramme

Nous supposons la séguence suivante d'opérations par le processeur:


- on récupère deux opérandes déjà disponibles en mémoire que nous stockons dans les registres 3 puis 11 (valeurs arbitraires : 32739='x7FE3 puis -37='xFFDB),
- on effectue une **addition** de ces deux données disponibles dans les registres 3 et 11 (il faut les lire sur les ports de sortie du banc de registre),
- on écrit le résultat de l'addition dans le registre 24 (estce simultané de la lecture des deux registres ?),
- on accumule le résultat avec le contenu du registre 17 (valeur arbitraire de +5) et on fournit le résultat à la mémoire de données sans écriture en registre.

Complétez le chronogramme des entrées-sorties du banc de registres pour réaliser cette séquence.






Excercise 2: **Chronogramme** 





Excercise 2: **Chronogramme** 

32739=0x7FE3 -37=0xFFDB






Excercise 2: Chronogramme

#### **Sortie ALU:**

32739-37=32702

En Hex:


0x7FE3-0xFFDB=0x7FBE





Excercise 2: Chronogramme

Sortie ALU: 32702+5=32707 En Hex: 0x7FBE+0x0005=0x7FC3





Excercise 3: Chemin Critique

Le chemin critique du processeur est déterminé par le chemin le plus long que les signaux doivent parcourir à travers les différents composants du processeur entre deux bascules (registres) en un seul cycle d'horloge. Identifiez-le et proposez une modification possible de l'architecture pour augmenter la fréquence de fonctionnement du processeur.

Quels sont les impacts de cette modification sur le fonctionnement du

processeur?






FIGURE 11 – Schéma d'un processeur RISC-V tel que présenté en cours.

#### Excercise 3: Chemin Critique

