智调盒——AI 上板摆渡站（整理初稿）

本文件与同名 PDF 是基于已收到材料编写的设计报告初稿，不是已确认的官网提交版本。正式主报告和 FPGA 材料补齐后应统一替换。

背景与创新

嵌入式代码修改需要跨越 PC 编译、远程部署、MCU 执行和物理测量。智调盒以独立 PL 证据组织可审计的 AI 调试闭环，避免仅凭模型或串口文字判断达标。适用范围当前为已配置 GPIO 的完整周期调节，不声称任意外设自动初始化。

原理与软硬件划分

用户任务 → PC Agent → Controller 安全边界 → Keil rebuild → SCP/SHA → Zynq OpenOCD/ST-Link → STM32 → UART/PL → 确定性判定 → AI 建议及人工批准。 PC 处理自然语言、源文件白名单、审批、预算和报告；PS 提供 SSH／寄存器与烧录服务；PL 实现 100 MHz独立周期／高电平观测、freshness、UART与LED接口；STM32执行目标固件。

实现与接口

build_firmware(project_path)、flash_firmware(firmware_path)、read_target_log(duration_s)、run_hardware_test(test_id,params)，contract_version=0.2。 PA1→M18，PA2→M17，UART115200 8N1；数据地址和预算见 board/wiring.md 与部署示例。FPGA源工程／原报告尚待补齐。

优化与验证

最终真实run两轮四工具：601.7169 ms FAIL，经HAL_Delay(300)→500，实测1001.08682 ms PASS，目标1000±50 ms；两轮新边沿2。第一轮正常UART半行没有阻断PL。源码、提案和HEX哈希已交叉核对，数据见data/。 资源及时序数字待原始FPGA报告独立核对，不在此伪造完整优化前后资源实验。软件验证见data/test_summary.md。

LLM协作与Skill提炼

模型理解目标并根据证据提出单文件diff；Controller控制路径、顺序、最大尝试、超时、人工审批和停止。原始模型提案保留于匿名运行JSON，提示模板在Agent源码；完整HTTP对话尚未提供。 Skill按闭环调试、可信PL、UART、部署和失败排查五类组织，各自注明来源、适用范围、使用和边界，不按固定文件数量拆分。

复现与限制

详见report/reproduction.md。当前未包含FPGA/板端完整材料，Vivado/Keil重建未在云端执行；SSH与PL冷启动持久化待验证。UART有限窗口与字节上限，单文件修改且需审批，依赖第三方API的可用性。正式比赛提交前需补齐所有缺件并统一主报告。