


南開大學
Nankai University

计算机学院

并行程序设计报告

# 中外超算发展调研

——从“银河”到“神威”以及 **Exascale** 系统对比

姓名：赵宇哲

学号：2411094

专业：计算机科学与技术

2026 年 3 月 19 日

# 目录

**1 引言** **2**

**2 总体发展脉络：从向量机到全自主众核** **3**

**3 技术演进的三条主线** **3**

3.1 节点体系结构：从“强单核”走向“强并发” . . . . . 3

3.2 互联网络：从节点堆叠到系统级可扩展 . . . . . 4

3.3 软件栈：从可运行到可扩展 . . . . . 4

**4 代表性体系结构剖析** **4**

4.1 天河二号 A：主机 CPU 与国产加速器的折中升级路线 . . . . . 4

4.2 神威 · 太湖之光：全自主 many-core 与局部性驱动设计 . . . . . 5

**5 与国外最新 Exascale 系统的对比** **6**

**6 结论** **7**

**参考文献** **8**

# 0 摘要

我国高性能计算的发展并不是单纯的“更快机器”竞赛，而是节点体系结构、系统互连和软件栈协同演进的过程。本文结合并行体系结构课程中“执行模型—存储层次—互联网络—异构协同”的分析框架，对我国超算从**银河**、**曙光**到**天河**、**神威**的主要阶段进行梳理，概括其从向量机、共享内存多处理器、分布式集群到异构加速和国产众核的发展路径。在总体综述基础上，重点剖析**天河二号 A** 与**神威 · 太湖之光**两类代表性体系结构：前者体现“主机 CPU + 国产加速器 + 自主互连”的升级路线，后者则代表“全自主 many-core + 大规模消息传递”的体系结构选择。最后，本文将其与 **El Capitan**、**Frontier**、**Aurora** 等最新国外 Exascale 系统对比，指出未来超算竞争的关键已从单纯峰值性能转向**封装级异构融合系统能效和编程生态**的综合能力。

**关键词：**高性能计算；中国超级计算机；并行体系结构；天河二号 A；神威太湖之光；Exascale

# 1 引言

课件指出，并行体系结构的分析不能停留在峰值参数，而应从并发执行机制、内存组织、互联网络和异构协同四个维度理解系统性能来源。沿着这一视角回看中国超算史，可以看到一条十分清晰的主线：我国早期系统首先在“能做出来”层面突破向量机和 SMP，随后借助商用处理器和集群化体系快速接近国际先进水平，接着在 GPU/众核时代通过自主互连与系统级集成实现跨越，最终在神威时代进入处理器—网络—应用协同设计”阶段。换言之，中国超算的发展不是孤立器件替换，而是围绕大规模并行执行效率的系统工程。

本文选择“中国超算发展历史”为主线，并对比其他国家超算发展现状，而非仅做处理器罗列，原因在于超算最能体现课程强调的体系结构共性：节点内部如何挖掘局部性，节点之间如何组织通信，异构加速器如何与主机协同，以及系统软件如何把数百万到千万级并发资源转化为可用性能。

# 2 总体发展脉络：从向量机到全自主众核





图 2.1: 中国代表性超级计算机发展节点与体系结构演进路线

从历史上看，中国超算至少经历了三次体系结构重心转移。第一阶段是**向量机时代**：银河-I 的意义不只是“100 MF 级”本身，更在于证明我国能够掌握高性能算术流水与系统集成能力。第二阶段是**微处理器并行化时代**：曙光一号将共享内存多处理器（SMP）引入国产超算，表明高性能计算开始拥抱更具性价比和可扩展性的通用微处理器路线。第三阶段则是**异构与自主化时代**：曙光星云、天河-1A 通过 CPU+GPU 组合迅速进入 Petascale，而天河-2A 与神威 · 太湖之光进一步把重点转向自主互连、自主加速器和自主 many-core 处理器。

如果用课件中的术语概括，这一演进可以理解为：节点级并行从向量流水、SMP、多核，发展到众核；系统级并行从总线和板级互连，发展到定制高速网络；编程模型则从单机优化，逐步转向 MPI+CUDA 乃至面向本地存储和片上网络的协同优化。

# 3 技术演进的三条主线

## 3.1 节点体系结构：从“强单核”走向“强并发”

我国超算节点的发展并非单核越来越复杂，而是并发粒度越来越细。银河阶段强调向量算术部件；曙光一号强调多个通用微处理器共享内存；到曙光星云和天河-1A，节点内部已变为 CPU 负责控制与串行部分，GPU 负责高吞吐数值核；再到神威，则把“主核 + 从核阵列”内化到一颗处理器内部，用更高的片上并发度换取能效和面积效率。

这一路线与课件中“CPU 面向低延迟、GPU/众核面向高吞吐”的分析高度一致：体系结构的核心不是谁更先进，而是谁更适合目标负载。规则稠密的科学计算适合细粒度并行和高带宽；不规则或控制密集型代码则要求更强的主控核心和更好的访存容错机制。

### 3.2 互联网络：从节点堆叠到系统级可扩展

超算性能常常不是败给计算峰值，而是败给**数据移动** [?]。因此，我国超算的另一条主线是自主互连。天河-1A 通过 ARCH 网络、天河-2A 通过 TH Express-2，证明系统互连已成为与处理器同等重要的设计对象。神威 · 太湖之光更进一步，一方面在芯片内部依靠 4 个 core group 组织局部通信，另一方面在系统层面把四万余个节点扩展到千万级核心规模。

从拓扑角度看，早期系统更关注“连得起来”，而后期系统开始强调更低延迟、更高双向带宽、路由可扩展性以及与应用映射的匹配。这正对应课件中从 bus、crossbar 到 mesh/torus/fat-tree 的演进逻辑。

### 3.3 软件栈：从可运行到可扩展

处理器和网络只能提供“潜在并行度”，真正把潜力变成效率的是软件。天河和神威都说明：体系结构越异构、局部性越复杂，软件对性能的影响越大。神威系统中从核（CPE）没有传统数据缓存，而是使用本地存储；这迫使应用必须显式组织数据分块、重用和通信隐藏。换言之，系统越先进，越需要编译器、运行时、数学库和应用重构共同参与。

## 4 代表性体系结构剖析

### 4.1 天河二号 A：主机 CPU 与国产加速器的折中升级路线

天河二号 A 保留了天河二号的大系统框架，但将原有协处理器升级为国产 **Matrix-2000** 加速器，是一条很典型的“**兼容 existing 系统组织，同时提升自主可控程度**”路线。根据公开资料 [4, 3]，一个计算节点由 2 颗 Intel Ivy Bridge CPU + 2 颗 Matrix-2000 加速器构成，节点峰值约 5.34 TF，整机 HPL 为 61.44 PF。它继续采用 TH Express-2 专有互连，形成大规模分布式内存 MIMD 系统。

从微架构看，Matrix-2000 并不是简单复制 GPU，而是更接近“向量化 many-core 协处理器”：芯片包含 128 个计算核心，组织为 4 个 supernode；每个 supernode 具有 32 个核心和片上缓存一致性域，supernode 内部通过 $4 \times 2$ mesh 片上网络连接，配有多通道 DDR4 控制器和 PCIe 3.0 接口。每个核心采用顺序发射的 RISC 流水线，但具备 256-bit 向量执行能力，其用大量较轻的核心和向量单元换取吞吐率，而把复杂控制交给主机 CPU。





图 4.2: 天河二号 A 计算节点的逻辑结构示意

天河二号 A 的体系结构价值在于，它没有把所有功能都推给加速器，而是明确区分了**控制面**与**数据面**：CPU 负责操作系统、任务调度和复杂控制流，加速器负责规则数值计算。这使它在兼容原有

MPI/OpenMP 代码栈的同时，能逐步把热点核函数迁移到国产加速器上。其不足也很明显：CPU、加速器、网络接口之间仍然是板级互连，数据搬运路径较长，远未达到今天封装级 CPU/GPU 融合的程度。

## 4.2 神威 · 太湖之光：全自主 many-core 与局部性驱动设计

神威 · 太湖之光代表另一种完全不同的路径：不是“主机 + 外挂加速器”，而是把并行层次直接收进单颗处理器内部。整机由 40,960 个节点组成，采用全自主申威 SW26010 处理器，总核心数超过 1,064 万，HPL 93.01 PF、峰值 125.44 PF。其最值得分析的不是规模，而是一颗 SW26010 如何组织并行性。

SW26010 含有 4 个 core group（CG）[1, 2]，每个 CG 包含 1 个管理处理元 MPE + 64 个计算处理元 CPE。MPE 负责操作系统和控制流，带有常规缓存层次；64 个 CPE 组成 $8 \times 8$ 阵列，主要负责数值密集部分。CPE 没有传统数据 cache，而是配备 64KB 本地存储（local scratchpad / LDM）。这意味着性能关键不再只是“核心数够不够多”，而是能否把数据提前搬到本地存储并在阵列内充分重用。





图 4.3: SW26010 中单个 Core Group 的结构示意


这种设计高度契合规则科学计算：一方面，MPE/CPE 分工保证控制和计算互不干扰；另一方面，CPE 阵列配合显式数据分块，可以大幅降低对外部内存的访问压力。也正因为此，太湖之光在 HPL 上实现了较高的系统效率。但从 HPCG 指标看，其稀疏、访存密集和不规则通信类负载的表现与峰值存在明显差距，这说明“强局部性依赖”既是优势，也是约束。对程序员而言，神威系统要求的不只是 MPI 并行化，更包括面向本地存储的分块、双缓冲、通信隐藏和主从协同。

# 5 与国外最新 Exascale 系统的对比

表 1: 代表性中外高端系统对比 [5]

| 系统 | 节点/芯片路线 | 关键内存/互连特征 | HPL | HPCG |
|---|---|---|---|---|
| 神威 · 太湖之光 | SW26010 全自主 many-core | DDR3 + CPE 本地存储；大规模分布式互连 | 93.0 PF | 0.481 PF |
| 天河二号 A | 2 CPU + 2 Matrix-2000 | DDR3/DDR4 分层；TH Express-2 | 61.4 PF | – |
| El Capitan | 4× MI300A APU/节点 | CPU/GPU 封装级融合、统一 HBM3、Slingshot-11 | 1809 PF | 17.41 PF |
| Frontier | EPYC + 4× MI250X/节点 | Infinity Fabric + HBM2E + Slingshot-11 | 1353 PF | 14.05 PF |
| Aurora | 2 Xeon Max + 6 GPU Max/节点 | CPU/GPU 皆带 HBM，Slingshot-11 | 1012 PF | 5.61 PF |

与最新 Exascale 系统相比，中国超算的代际差距，主要不再体现在“有没有并行”上，而体现在**并行资源的封装方式**上。El Capitan 使用 MI300A APU，把 CPU 与 GPU 深度融合到同一封装内，并让 CPU、GPU 与 HBM3 共享统一地址空间；这使数据不再需要频繁跨 PCIe 进行显式搬运，节点内部的控制与加速边界被显著缩短。Frontier 则采用 EPYC+MI250X 方案，通过 Infinity Fabric 和 HBM2E 形成高带宽节点；Aurora 选择 Xeon Max 与 Intel GPU Max，特点是 CPU 与 GPU 侧都配有 HBM。







图 5.4: 传统板级异构与封装级融合异构架构对比

如果说天河二号 A 代表的是**板级异构**，神威代表的是**芯片内主从异构**，那么最新 Exascale 系统已经进入**封装级异构融合**阶段。其直接后果有三点：

- **数据移动更短**。统一内存或高带宽片间互连显著降低主机—加速器搬运成本；
- **能效更高**。2025 年 TOP500/Green500 显示，领先系统越来越依赖 HBM、液冷和高集成度封装；
- **编程模型更友好**。当 CPU/GPU 共享更接近一致的内存视图时，应用移植和性能调优的复杂度会下降。

这并不意味着神威或天河路线失去价值。相反，它们分别证明了全自主 many-core 和国产加速器替代都能成立。真正的启示在于：未来我国超算若要继续缩小与国际 Exascale 前沿的差距，关键应集中在以下四个方向：

1. **封装级融合与 HBM**。从板级 CPU+ 加速器走向 chiplet/APU/统一高带宽内存；
2. **网络与存储协同设计**。降低跨节点通信与 I/O 代价，提升 HPCG 一类更贴近真实应用的效率；
3. **系统能效**。从“能跑到百 PF”转向“以可接受功耗跑到 Exascale”；
4. **跨架构软件生态**。强化编译器、运行时、数学库和应用模板，降低体系结构特化编程的门槛。

# 6 结论

回顾中国超算发展史，可以看到一条非常明确的逻辑：**从追赶单机峰值，转向优化并行系统；从引入商用器件，转向强调系统级自主可控；从“硬件堆叠”，转向“体系结构—网络—软件协同”**。银河完成了起步，曙光打开了微处理器并行机路线，天河把异构加速与自主互连推向世界前列，神威则证明我国能够构建全自主众核超算并支撑大规模应用。

面向未来，超算竞争不会只看 HPL 排名，而会更多取决于**真实应用效率、能效、可编程性与生态成熟度**。因此，对中国超算而言，下一阶段最重要的问题，不是简单复制国外 APU/Exascale 方案，而是在自主处理器、先进封装、统一内存、系统互连和软件栈之间形成新的协同闭环。

# 参考文献

[1] FU H, LIAO J, YANG J, et al. The Sunway TaihuLight supercomputer: system and applications[J]. Science China Information Sciences, 2016, 59(7): 072001.

[2] DONGARRA J. Report on the Sunway TaihuLight System[R]. University of Tennessee, Department of Electrical Engineering and Computer Science, Tech Report UT-EECS-16-742, 2016.

[3] FANG J, WANG H, CHEN C, et al. MOCL: An efficient OpenCL implementation for the Matrix-2000 architecture[C]//Proceedings of the 47th International Conference on Parallel Processing (ICPP). ACM, 2018: 1-10.

[4] LIAO X, XIAO L, YANG C, et al. Tianhe-2: An extreme-scale heterogeneous supercomputer[J]. Frontiers of Computer Science, 2014, 8(3): 345-351.

[5] TOP500.org. TOP500 and HPCG Benchmark Lists[EB/OL]. (2024-11). https://www.top500.org/.