计算机组成原理 CH2 测试题

Chapter 2 计算机的算术运算｜仿期末风格｜满分 100 分｜建议用时 100 分钟

命题依据：PPT 第 2 章 R2-00~R2-10、课程复习说明、往年题中反复出现的加法器、乘法器、除法器、IEEE 754 与浮点精度相关题型。

说明：本卷前半部分为试题，答案与解析从后半部分开始。若要自测，可先只打印“试题部分”。

姓名	学号	得分	用时

覆盖知识点检查表

模块	覆盖内容	对应题号
加法/减法	全加器、补码减法、溢出判断、进位传播、超前进位、分组进位	1-6, 21
整数乘法器	部分积、乘积位宽、基础乘法流程、空间/时间优化	7-10, 22
整数除法器	除 0、长除法、恢复余数、有符号除法、快速除法	11-15, 23
浮点数	IEEE 754、S/E/F 字段、Bias、隐藏位、单/双精度	16-18, 24(1)
浮点加法与精度	对阶、尾数运算、规格化、舍入、上下溢、不满足结合律	19-20, 24(2)(3)

一、单项选择题（本题共 40 分，每小题 2 分）

1. 以下不属于第二章“计算机的算术运算”主要讨论对象的是（　）。

A. 整数加法与减法

B. 整数乘法与除法

C. 浮点数表示与运算

D. 动态链接库的装载过程

2. 关于补码整数加法溢出，下列说法正确的是（　）。

A. 正数与负数相加必然溢出

B. 两个正数相加，若结果符号位为 1，则溢出

C. 两个负数相加，若结果符号位为 1，则溢出

D. 是否溢出只取决于最高位是否产生进位

3. 在补码运算中，x - y 通常可转化为（　）。

A. x + (-y)

B. (-x) + y

C. x + y

D. x 与 y 按位异或

4. 在串行进位的并行加法器中，影响运算速度的关键因素是（ ）。

A. 各位全加器速度完全相同

B. 进位传递延迟

C. 存储器访问延迟

D. 指令译码方式

5. 关于超前进位加法器和分组进位方法，下列说法正确的是（ ）。

A. 超前进位可减少进位等待，分组进位是在成本与速度间折中

B. 超前进位的主要目标是降低主存容量

C. 分组进位会完全取消硬件电路

D. 加法器位数增加不会影响超前进位硬件成本

6. 下列哪项最能体现“好的设计需要权衡”在加法器优化中的含义（ ）。

A. 永远使用最复杂的超前进位电路

B. 只使用最低成本的串行进位结构

C. 在速度提升与硬件成本增加之间折中

D. 将加法全部改成软件模拟

7. 两个 n 位无符号整数相乘，乘积最多需要（ ）位表示。

A. n/2

B. n

C. 2n

D. 4n

8. 基础整数乘法器的核心思想是（ ）。

A. 只做一次加法即可得到乘积

B. 只需要判断被乘数最高位

C. 根据乘数当前位决定加被乘数或加 0，并进行移位对齐

D. 乘法不能由加法累加实现

9. 下列不属于乘法器空间角度优化思路的是（ ）。

A. 压缩寄存器

B. 复用寄存器

C. 减少 ALU 位宽

D. 让多个乘法完全并行执行

10. 下列属于乘法器时间角度优化思路的是（ ）。

A. 禁止移位操作

B. 对 2 的倍数使用移位，并考虑多个乘法并行执行

C. 将所有寄存器扩大两倍

D. 每次只允许产生一个部分积且不得并行

11. 整数除法器开始工作前首先应检查（ ）。

A. 除数是否为 0

B. 商寄存器是否为 64 位

C. 被除数是否为负零

D. 是否存在隐藏位

12. 恢复余数法中，若试减除数后余数变为负数，下一步通常是（ ）。

A. 直接结束运算

B. 商位强制置 1

C. 将除数加回，恢复余数

D. 将被除数左移 32 位

13. 关于有符号整数除法，较合理的处理方式是（ ）。

A. 直接忽略符号位

B. 先用绝对值做除法，再按需要调整商和余数的符号

C. 除数为负时一定溢出

D. 所有负数除法都可以用逻辑右移完成

14. 整数除法通常比乘法更难用类似方式大规模并行，主要因为（ ）。

A. 除法不需要 ALU

B. 除法没有寄存器

C. 是否减除数依赖当前余数符号，步骤间相关性强

D. 除法结果一定只有 1 位

15. 快速除法器（如 SRT division）的基本优化方向是（ ）。

A. 每一步产生多个商位，以减少迭代次数

B. 完全不需要判断余数

C. 把除法改写为动态链接

D. 所有有符号除法都改为右移

16. 以下概念不属于 IEEE 754 浮点数标准常见描述的是（ ）。

A. 单精度

B. 动态链接

C. 隐藏位

D. 符号位

17. IEEE 754 单精度浮点数的字段划分通常为（ ）。

A. 符号位 1 位，指数位 8 位，尾数字段 23 位，Bias=127

B. 符号位 1 位，指数位 11 位，尾数字段 52 位，Bias=127

C. 符号位 8 位，指数位 1 位，尾数字段 23 位，Bias=1023

D. 符号位 1 位，指数位 7 位，尾数字段 24 位，无 Bias

18. IEEE 754 规格化数中的隐藏位指的是（　）。

A. 符号位不参与运算

B. 指数位全部隐藏

C. 规格化有效数最高位的 1 不显式存储，使用时恢复

D. 小数点后所有位都不存储

19. 浮点加法“对阶”的原则是（　）。

A. 大阶向小阶看，指数大的尾数左移

B. 小阶向大阶看，指数小的尾数右移

C. 两个指数都清零

D. 直接把两个尾数相加，不需要调整指数

20. 浮点加法不满足结合律的主要原因是（　）。

A. 浮点数没有符号位

B. 指数位不参与运算

C. 浮点表示范围和精度有限，对阶、舍入可能丢失小数

D. 所有浮点数都能无限精确表示

二、应用题（本题共 60 分，每题 15 分）

21. 整数加法器与溢出判断（15 分）

（1）采用 4 位补码，分别计算并判断是否溢出：

a. 0100 + 0101　b. 1101 + 1011　c. 0111 + 0001　d. 0101 + 1010

（2）说明为什么补码减法可以转化为加法，并以 7 - 6 为例写出等价表达。

（3）简述全加器的输入/输出，以及串行进位加法器速度受限的原因。

（4）简述超前进位与分组进位的优化思想。

_____

_____

_____

22. 整数乘法器设计与优化（15 分）

设两个 4 位无符号二进制数相乘：$1011_2 \times 0110_2$。

（1）用部分积累加的方法计算乘积，要求写出移位后的部分积。

（2）说明为什么两个 4 位数相乘需要最多 8 位保存结果；推广到 32 位乘法时，乘积最多需要多少位？

（3）从空间角度说明乘法器可如何优化。

（4）从时间角度说明乘法器可如何优化。

_____

_____

_____

23. 整数除法器设计与优化（15 分）

设进行无符号整数除法：$1101_2 \div 0011_2$。

（1）用二进制长除法写出商和余数。

（2）说明恢复余数法的基本思想。

（3）若进行有符号除法，应如何处理操作数符号、商符号和余数符号?

（4）说明除法器的空间优化和时间优化思路。

_____

_____

_____

24. 浮点数表示、加法与精度陷阱（15 分）

（1）将十进制数 +13.25 转换为 IEEE 754 单精度浮点数的三个字段：S、Exponent、Fraction。可写为字段形式，不要求写十六进制。

（2）按 4 位二进制有效数执行浮点加法：$1.000_2 \times 2^{-1} + (-1.110_2) \times 2^{-2}$，写出对阶、尾数相加、规格化、舍入/溢出判断过程。

（3）给定 x=-1.50E+38，y=1.50E+38，z=1.0，解释为什么 (x+y)+z 与 x+(y+z) 可能不同。

_____

_____

_____

附加训练（不计入总分，可用于旧题风格提高）

补码一位乘法（Booth 算法）：设 4 位补码整数 $M=0011_2$（+3），$Q=1110_2$（-2）。写出 Booth 迭代过程，并给出 8 位乘积。

参考答案与解析

建议先独立完成试题，再对照本部分订正。

一、选择题答案

1	2	3	4	5	6	7	8	9	10
D	B	A	B	A	C	C	C	D	B
11	12	13	14	15	16	17	18	19	20
A	C	B	C	A	B	A	C	B	C

选择题简析

1.D：动态链接属于程序翻译/链接执行流程，不属于 CH2 算术运算核心。

2.B：同号相加可能溢出；两个正数结果为负，或两个负数结果为正，均为溢出。

3.A：补码减法可转化为加法，即 x-y=x+(-y)。

4.B：串行进位的瓶颈是进位必须逐位传播。

5.A、6.C：超前进位提高速度但硬件成本增加；分组进位是折中方案。

7.C：n 位乘 n 位最大乘积需要 2n 位；32 位乘法最多需要 64 位。

8.C：乘法本质是“根据乘数位选择部分积并移位累加”。

9.D、10.B：并行执行属于时间优化，不属于空间优化；移位和并行可减少时间。

11.A：除法器必须先检查除数是否为 0。

12.C：恢复余数法试减后若余数为负，要加回除数并置相应商位。

13.B：有符号除法通常用绝对值完成主体运算，再调整符号。

14.C、15.A：除法步骤间依赖余数符号；快速除法通过每步产生多个商位减少迭代次数。

16.B：动态链接不是 IEEE 754 浮点术语。

17.A：单精度 1/8/23，Bias=127。双精度为 1/11/52，标准 Bias=1023。

18.C：规格化数最高有效位 1 是隐藏位，不显式存储，使用时恢复。

19.B：浮点加法对阶时，小阶向大阶看，指数小的数尾数右移。

20.C：有限精度导致对阶和舍入误差，运算顺序可能改变结果。

二、应用题参考答案

21. 整数加法器与溢出判断

（1）4 位补码范围为 -8 到 +7。

a. 0100(+4) + 0101(+5) = 1001(-7)：两个正数相加结果为负，溢出。

b. 1101(-3) + 1011(-5) = 1000(-8)：两个负数相加结果仍为负，且 -8 可表示，不溢出。

c. 0111(+7) + 0001(+1) = 1000(-8)：两个正数相加结果为负，溢出。

d. 0101(+5) + 1010(-6) = 1111(-1)：异号相加，不溢出。

（2）补码中减去一个数等价于加上该数的相反数。例：7-6 = 7+(-6)。4 位补码中 7=0111，6=0110，-6=1010，0111+1010=0001（忽略最高位进位），结果为 1。

（3）全加器输入为 Ai、Bi、低位进位 Ci，输出为本位和 Si 与进位 Ci+1。串行进位加法器中高位必须等待低位进位产生，进位传播延迟限制速度。

（4）超前进位利用进位产生/传递信号提前计算各位进位，减少等待；但位数增加会使硬件复杂度上升。分组进位把若干位分成一组，在组内/组间折中计算进位，以降低成本。

22. 整数乘法器设计与优化

（1）$1011_2 \times 0110_2$，其中乘数 0110 的低位到高位为 0、1、1、0。

1011 × 0 << 0 = 00000000

1011 × 1 << 1 = 00010110

1011 × 1 << 2 = 00101100

1011 × 0 << 3 = 00000000

sum = 01000010_2 = 66_{10}

（2）4 位数最大为 1111_2=15，15×15=225，需要 8 位表示；一般 n 位×n 位乘积最多 2n 位，32 位乘法乘积最多 64 位。

（3）空间优化：压缩被乘数/乘积寄存器，复用乘积寄存器保存部分乘积和乘数，将 ALU 位宽从完整乘积位宽压缩到操作数位宽等。

（4）时间优化：对 2 的倍数用移位实现；增加硬件并行产生多个部分积或执行多个乘法，提高吞吐。

23. 整数除法器设计与优化

（1）1101_2=13，0011_2=3。二进制长除法：

逐位处理 1101：

余数 1 < 3，商位 0；

带下下一位得到 11_2=3，3-3=0，商位 1；

带下下一位得到 0 < 3，商位 0；

带下最后一位得到 1 < 3，商位 0。

所以商 = 0100_2，余数 = 0001_2。

（2）恢复余数法：每步先试减除数，若余数非负则商位为 1；若余数为负，说明不够减，商位为 0，并把除数加回以恢复余数。

（3）有符号除法通常先取绝对值做无符号除法，再根据被除数与除数符号确定商符号；余数符号按体系结构规定，一般与被除数保持一致。

（4）空间优化：压缩寄存器、复用寄存器、减少 ALU 位宽。时间优化：不能像乘法那样简单大规模并行，因为减法是否执行依赖余数符号；可采用 SRT 等快速除法，每步产生多个商位，但仍需多步。

24. 浮点数表示、加法与精度陷阱

（1）+13.25 转 IEEE 754 单精度：

13.25_{10} = 1101.01_2 = 1.10101_2 × 2^3

S = 0

Exponent = 3 + 127 = 130 = 10000010_2

Fraction = 10101000000000000000000

字段形式：0 | 10000010 | 10101000000000000000000

（2）浮点加法：

原式：$1.000_2 \times 2^{-1} + (-1.110_2) \times 2^{-2}$

对阶：指数 -2 小，尾数右移 1 位，得 $-0.111_2 \times 2^{-1}$

尾数相加：$1.000_2 \times 2^{-1} + (-0.111_2) \times 2^{-1} = 0.001_2 \times 2^{-1}$

规格化：$0.001_2 \times 2^{-1} = 1.000_2 \times 2^{-4}$

舍入：4 位有效数下无需舍入；指数 -4 未超出给定范围时无上溢/下溢。

结果：$1.000_2 \times 2^{-4} = 0.0625$

（3）浮点加法不满足结合律：

(x+y)+z：x+y = -1.50E38 + 1.50E38 = 0，再加 z=1.0，结果为 1.0。

x+(y+z)：y 与 z 对阶时，z=1.0 相对 1.50E38 太小，尾数右移到可保存精度之外，被舍入掉，因此 y+z≈y；再与 x 相加结果约为 0。

结论：浮点数具有有限范围和有限精度；对阶、规格化和舍入可能丢失低位信息，因此计算顺序可能影响结果。

附加训练参考答案：Booth 算法

M=0011（+3），Q=1110（-2），A=0000，Q-1=0，迭代 4 次。规则：Q0Q-1=01 加 M；10 减 M；00/11 不操作；之后算术右移。

轮次	Q0Q-1	操作后 A	算术右移后 A	算术右移后 Q, Q-1
初始	-	0000	0000	1110, 0
1	00	0000	0000	0111, 0
2	10	1101	1110	1011, 1
3	11	1110	1111	0101, 1
4	11	1111	1111	1010, 1

最终乘积为 AQ = 11111010_2，即 -6，符合 3×(-2)=-6。

易错提示

PPT 第 27 页双精度 Bias 处写作 1203。按 IEEE 754 标准，双精度 Bias 通常为 1023；若正式题干明确给出特殊设定，则按题干给定值计算。

判断上下溢时，看规格化、舍入后的真实指数 e 是否超出题目给定范围；单精度规格化数通常为 -126 <= e <= 127。