计算机组成原理 CH4 测试题

处理器、单周期数据通路、五级流水线、冒险、分支预测、异常/中断

总分：100 分　建议用时：90 分钟　适用：期末复习自测/打印练习

姓名：_____	学号：_____	用时：_____	得分：_____

说明：本卷按照近年“选择题 + 应用题”风格组织，题目覆盖 CH4 复习 PPT 中 R4-01 至 R4-06 的主要知识点。答案与评分要点位于文末，打印自测时可只打印试题部分。

一、单项选择题（每题 2 分，共 40 分）

1	2	3	4	5	6	7	8	9	10
11	**12**	**13**	**14**	**15**	**16**	**17**	**18**	**19**	**20**

1. MIPS 经典五级流水线的阶段顺序是（）。

A. IF、ID、EX、MEM、WB　　B. ID、IF、EX、WB、MEM

C. IF、EX、ID、MEM、WB　　D. IF、ID、MEM、EX、WB

2. 在单周期处理器中，时钟周期长度主要由（）决定。

A. 平均指令执行时间　　B. 最慢指令的最长组合逻辑路径

C. PC 更新所需时间　　D. 寄存器堆数量

3. 在常见单周期 MIPS 数据通路中，通常作为关键路径的是（）。

A. R 型 add 指令　　B. beq 指令

C. lw 指令　　D. j 指令

4. 流水线技术最直接提高的是（）。

A. 单条指令的延迟　　B. 程序的吞吐率

C. 寄存器文件容量　　D. 指令编码长度

5. 下列哪一组是五级流水线之间常用的流水线寄存器？（）

A. PC、IR、MAR、MDR　　B. IF/ID、ID/EX、EX/MEM、MEM/WB

C. ALU、Reg、DM、IM　　D. rs、rt、rd、shamt

6. 只有一个统一存储器时，lw/sw 的 MEM 阶段与后续指令的 IF 阶段同时访存，属于（ ）。

A. 数据冒险　　B. 结构冒险

C. 控制冒险　　D. 异常

7. 以下关于 R 型指令后紧跟使用其结果的说法，正确的是（ ）。

A. 有 forwarding 时通常不必停顿　　B. 即使有 forwarding 也一定停 2 拍

C. 只能靠分支预测解决　　D. 属于控制冒险

8. 以下代码最典型地会产生 load-use 冒险的是（ ）。

A. add $t0,$t1,$t2；sub $t3,$t0,$t4　　B. lw $t0,0($s1)；add $t2,$t0,$t3

C. sw $t0,0($s1)；add $t2,$t0,$t3　　D. beq $t0,$t1,L；j L2

9. load-use 冒险即使有 forwarding 也通常要停 1 拍，根本原因是（ ）。

A. load 的数据到 MEM 阶段末尾才可用　　B. R 型指令不能产生结果

C. 寄存器堆不能读两个寄存器　　D. PC 不能加 4

10. 检测 load-use 冒险时，常见条件是 ID/EX.MemRead=1 且（ ）。

A. ID/EX.RegisterRt 等于 IF/ID.RegisterRs 或 IF/ID.RegisterRt　　B. EX/MEM.MemWrite=1

C. IF/ID.RegisterRd 等于 PC　　D. MEM/WB.MemRead=0

11. load-use 被检测到后，正确的硬件控制组合是（ ）。

A. PCWrite=1，IF/IDWrite=1，ID/EX 控制信号保持　　B. PCWrite=0，IF/IDWrite=0，ID/EX 控制信号清 0

C. 只清空 PC，不改变流水线寄存器　　D. 只关闭 RegWrite，其他均保持

12. 关于 bubble 与 nop，下列说法最准确的是（ ）。

A. bubble 是硬件插入的空槽，效果类似 nop　　B. nop 会修改数据存储器

C. bubble 必须由程序员写入汇编代码　　D. nop 是一种数据转发方式

13. ForwardA 与 ForwardB 主要控制的是（ ）。

A. ALU 两个输入端的数据来源　　B. PC 的加法器是否工作

C. 是否写数据存储器　　D. 是否发生中断

14. 控制冒险的主要原因是（ ）。

A. 下一条 PC 取值依赖分支/跳转结果　　B. 寄存器堆读端口不足

C. ALU 不能做减法　　D. 数据存储器容量不足

15. 为了提前在 ID 阶段判断 beq 是否跳转，需要增加或前移的硬件主要是（ ）。

A. 目标地址加法器和寄存器比较器　　B. 数据 Cache 和指令 Cache

C. 乘法器和除法器　　D. 页表和 TLB

16. 静态分支预测的特点是（ ）。

A. 基于典型分支行为，不依赖运行时历史　　B. 必须使用 2-bit 历史表

C. 每次都访问数据存储器　　D. 只能用于异常处理

17. 动态分支预测常用的结构是（ ）。

A. Branch prediction buffer / branch history table　　B. Data memory

C. ALU control table　　D. Sign extend unit

18. 分支预测错误时，错误路径上的指令应当（ ）。

A. 继续执行直到 WB　　B. flush 清空

C. 写回 $zero　　D. 转换成 load 指令

19. 由 CPU 内部产生，如未定义操作码、溢出、syscall，通常称为（ ）。

A. 中断　　B. 异常

C. 结构冒险　　D. 静态预测

20. 下列关于指令集与流水线关系的说法正确的是（ ）。

A. 指令定长、格式规整、load/store 架构通常更利于流水线　　B. 复杂寻址越多越容易做简单流水线

C. 指令长度不固定一定能减少控制逻辑　　D. 流水线设计与指令集无关

二、应用题（每题 15 分，共 60 分）

21. 单周期数据通路、关键路径与理想流水线性能（15 分）

某单周期 MIPS 处理器的主要部件延迟如下。忽略未列出的布线延迟，PC+4 加法器与分支目标加法器若可并行则不计入主数据路径。

PC clk-to-q 30 ps	指令存储器 210 ps	寄存器堆读 100 ps	ALU 150 ps	数据存储器 240 ps	写回 Mux 20 ps	寄存器写建立 20 ps

（1）分别写出 R 型 add、lw、sw 的主要数据路径经过的部件。

（2）计算三类指令的近似路径延迟，并指出单周期时钟周期应取多少。

（3）说明为什么 load 指令经常成为单周期处理器的关键路径。

（4）若把该处理器理想划分为 IF/ID/EX/MEM/WB 五级，忽略流水线寄存器延迟，则流水线时钟周期至少是多少？

（5）若连续执行 1000 条指令且无任何冒险，单周期与理想五级流水线的总时间分别约是多少？加速比约为多少？

_____
_____
_____
_____
_____
_____
_____

22. 结构冒险与流水线时空图（15 分）

考虑如下 MIPS 指令序列，在基本五级流水线 IF/ID/EX/MEM/WB 中执行。假设分支均预测正确且无延迟槽；只有一个统一存储器，若同一周期内“取指 IF”和“load/store 的数据访存 MEM”同时发生，则必须优先满足数据访存并暂停取指。各级延迟为 IF=210 ps，ID=340 ps，EX=150 ps，MEM=240 ps，WB=200 ps。

```
I1: sw  r16, 12(r6)
I2: lw  r16, 8(r6)
I3: sw  r16, 6(r6)
I4: lw  r16, 4(r6)
I5: beq r5, r4, Label   # 假设 r5 != r4
I6: add r5, r1, r4
I7: slt r5, r15, r4
```

（1）该流水线的时钟周期应是多少？

（2）若指令存储器和数据存储器分离，无结构冒险，该序列理想情况下需要多少周期？总时间是多少？

（3）在只有一个统一存储器时，指出发生结构冒险的周期，并画出或描述最终时空图；总周期数和总时间是多少？

（4）插入 nop 能否像解决数据冒险一样从根本上消除这种结构冒险？为什么？

指令/周期	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
I1 sw															
I2 lw															
I3 sw															
I4 lw															
I5 beq															
I6 add															
I7 slt															

_____

_____

_____

23. 数据冒险、NOP、转发与 load-use 控制（15 分）

本题采用教材/回忆版常见风格。假设寄存器写在一个周期前半拍完成、寄存器读在后半拍完成。

I1: add $s3, $s1, $s0
I2: lw $s2, 4($s3)
I3: lw $s1, 0($s4)
I4: or $s2, $s3, $s2
I5: sw $s2, 0($s3)

（1）若没有 forwarding，也没有冒险检测，请插入最少的 nop，使程序能正确执行。

（2）若有完整 forwarding 和冒险检测，指出主要 RAW 数据相关及其转发来源；是否需要 load-use 停顿？

（3）采用如下编码：ForwardA/B=00 表示来自 ID/EX，10 表示来自 EX/MEM，01 表示来自 MEM/WB，X 表示无关。填写前 7 个周期 ALU 输入转发信号，并说明 PCWrite、IF/IDWrite、ID/EX 控制信号是否需要停顿控制。

（4）如果改成 lw $s2,4($s3) 后立即跟 or $s2,$s3,$s2，应如何控制？写出 PCWrite、IF/IDWrite 和 ID/EX 控制信号的取值。

Cycle	EX 阶段指令	ForwardA	ForwardB	冒险检测控制
1				
2				
3				
4				
5				
6				
7				

_____

_____
_____
_____

24. 控制冒险、分支预测、异常/中断与流水线陷阱（15 分）

考虑如下代码片段。处理器默认预测 beq 不跳转，但本次实际跳转到 Label。

```
100: beq $t0, $t1, Label
104: add $s0, $s1, $s2
108: sub $s3, $s4, $s5
112: lw  $t2, 0($s6)
...
140: Label: or $t3, $t4, $t5
```

（1）控制冒险的本质是什么？本题中预测错误后应对哪些指令执行 flush？

（2）若分支结果分别在 ID、EX、MEM 阶段末确定，预测错误时分别大约需要清空几条顺序路径指令？

（3）为了把分支判断提前到 ID 阶段，需要哪些硬件？这样做的目的是什么？

（4）说明静态分支预测与动态分支预测的区别，并说明 1-bit/2-bit 分支历史表的基本思想。

（5）判断下列事件属于异常还是中断：未定义操作码、算术溢出、syscall、键盘输入、磁盘 DMA 完成、定时器到时。

（6）简述为什么“流水线设计与指令集无关”是错误说法。

_____
_____
_____
_____
_____
_____
_____
_____

参考答案与评分要点

说明：评分要点用于自测订正。实际考试中可根据过程、图表和说明酌情给分。

一、选择题答案

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
A	B	C	B	B	B	A	B	A	A	B	A	A	A	A	A	A	B	B	A

21. 参考答案

（1）R 型 add：PC -> 指令存储器 -> 寄存器堆读 -> ALU -> 写回 Mux -> 寄存器堆写；lw：PC -> 指令存储器 -> 寄存器堆读 -> ALU 算地址 -> 数据存储器读 -> 写回 Mux -> 寄存器堆写；sw：PC -> 指令存储器 -> 寄存器堆读 -> ALU 算地址 -> 数据存储器写。

（2）R 型约 30+210+100+150+20+20=530 ps；lw 约 30+210+100+150+240+20+20=770 ps；sw 约 30+210+100+150+240=730 ps。因此单周期时钟周期至少取 770 ps。

（3）load 同时经历取指、读寄存器、ALU 算地址、数据存储器读和写回寄存器，路径最长，常成为关键路径。

（4）理想五级流水线周期由最慢流水级决定，约 max(210,100,150,240,40)=240 ps。

（5）单周期 1000 条约 1000×770=770000 ps；理想流水线约 (1000+4)×240=240960 ps；加速比约 770000/240960≈3.20。

22. 参考答案

（1）流水线时钟周期由最慢流水级决定，max(210,340,150,240,200)=340 ps。

（2）若指令/数据存储器分离且无其他停顿，7 条指令五级流水线需要 7+4=11 周期，总时间 11×340=3740 ps。

（3）统一存储器下，I1 sw 的 MEM 在周期 4、I2 lw 的 MEM 在周期 5、I3 sw 的 MEM 在周期 6 会阻塞 I4 的取指；I4 lw 的 MEM 在周期 10 会阻塞 I7 的取指。共 4 个取指停顿，总周期约 11+4=15 周期，总时间 15×340=5100 ps。

指令/周期	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
I1 sw	IF	ID	EX	MEM	WB										
I2 lw		IF	ID	EX	MEM	WB									
I3 sw			IF	ID	EX	MEM	WB								
I4 lw							IF	ID	EX	MEM	WB				
I5 beq								IF	ID	EX	MEM	WB			
I6 add									IF	ID	EX	MEM	WB		
I7 slt											IF	ID	EX	MEM	WB

（4）不能从根本上消除。nop 只是不做有效计算，但它本身仍要被取指；结构冒险源于硬件资源不足。根本方法是分离指令/数据存储器或 I/D Cache，或者运行时暂停取指并优先满足数据访存。

23. 参考答案

（1）一种最少 nop 插入如下：

```
add $s3, $s1, $s0
nop
nop
lw  $s2, 4($s3)
lw  $s1, 0($s4)
nop
```

```
or  $s2, $s3, $s2
nop
nop
sw  $s2, 0($s3)
```

（2）主要 RAW：I1 -> I2 的 $s3，R 型结果可由 EX/MEM 转发到 I2 的 EX；I2 -> I4 的 $s2，中间隔 I3，load 数据可由 MEM/WB 转发到 I4 的 EX；I4 -> I5 的 $s2，完整 forwarding 包含 store 写数据转发时不必停顿。没有 lw 后立即 use 的情况，所以不需要 load-use stall。

（3）前 7 周期 ALU 转发信号如下。PCWrite、IF/IDWrite 均为 1，ID/EX 控制信号正常传递，不需要清 0。I5 的 store 写数据若需要，在周期 8 通过 store-data forwarding 取得 I4 结果。

Cycle	EX 阶段指令	ForwardA	ForwardB	冒险检测控制
1	无	X	X	正常
2	无	X	X	正常
3	I1 add	00	00	正常
4	I2 lw	10	00/无关	正常
5	I3 lw	00	00/无关	正常
6	I4 or	00	01	正常
7	I5 sw 地址计算	00	00/无关	正常

（4）若 lw 后立即跟使用 $s2 的 or，则在 or 处于 ID、lw 处于 EX 时检测到 load-use：PCWrite=0，IF/IDWrite=0，ID/EX 控制信号清 0，EX 插入一个 bubble；下一拍再让 or 进入 EX，并通过 forwarding 使用 load 数据。

24. 参考答案

（1）控制冒险本质是下一条 PC 取值依赖分支/跳转方向和目标地址。本题预测不跳但实际跳，因此顺序路径 104、108、112 中已经进入流水线的错误指令需要 flush；具体数量取决于分支在哪一级确定。

（2）按题设每周期取一条且在阶段末确定：ID 末确定时约 flush 1 条；EX 末确定时约 flush 2 条；MEM 末确定时约 flush 3 条。越早确定分支结果，惩罚越小。

（3）需要目标地址加法器和寄存器比较器前移/增加到 ID 阶段，用于更早计算 target address 和判断 rs==rt，从而减少控制冒险的 flush/stall 代价。

（4）静态预测基于典型规律，不看运行历史，如默认不跳或循环后向分支预测跳；动态预测基于运行时历史，常用 branch prediction buffer / branch history table。1-bit 记录上一次跳/不跳；2-bit 使用强/弱状态，通常需要连续错误才改变方向，更稳定。

（5）未定义操作码、算术溢出、syscall 属于异常，因为来自 CPU 内部或当前指令执行；键盘输入、磁盘 DMA 完成、定时器到时属于中断，因为来自外部 I/O/定时器控制器。

（6）错误。指令集会影响流水线难度：定长指令、格式规整、寻址简单、load/store 架构更利于均衡流水线；复杂寻址、变长指令、执行时间差异大，会增加取指、译码、冒险检测和控制逻辑复杂度。