计算机组成原理 CH5 测试题
大容量和高速度：开发存储层次结构

满分：100 分　建议用时：90 分钟　适用范围：PPT CH5 + 真题风格强化

说明：本套题按近年试卷“选择题 + 应用题”的风格编排，重点覆盖 SRAM/DRAM、汉明码、存储层次、Cache 映射与性能、写策略、FSM、TLB/虚拟存储、RAID 等知识点。答案附在试题之后，打印练习时可只打印前半部分。

一、单项选择题（共 40 分，每小题 2 分）

1. 以下关于 SRAM 与 DRAM 的描述，正确的是（　）。

A. SRAM 主要由电容存储信息，通常用于主存

B. DRAM 通常不需要刷新，主要用于 Cache

C. SRAM 通常速度更快，常用于 Cache

D. SRAM 和 DRAM 都属于非易失性存储器

2. 下列属于非易失性存储器的是（　）。

A. 寄存器

B. SRAM Cache

C. DRAM 主存

D. Flash ROM

3. 关于存储层次结构，下列说法正确的是（　）。

A. 越靠近 CPU 的层次通常容量越大、速度越慢

B. 越靠近 CPU 的层次通常速度越快、容量越小、单位成本越高

C. Cache 机制只能用于 CPU 和主存之间，不能用于其他层次

D. 存储层次结构与局部性原理无关

4. 关于局部性原理，下列说法错误的是（　）。

A. 时间局部性指最近访问过的内容可能很快再次访问

B. 空间局部性指访问某地址后可能访问其附近地址

C. 数组顺序访问通常体现空间局部性

D. 局部性原理只对虚拟存储有效，对 Cache 无效

5. 若一个编码系统的最小汉明距离为 3，则通常可以（　）。

A. 只能检测 1 位错，不能纠错

B. 纠正 1 位错，并可检测 2 位错

C. 纠正 2 位错

D. 检测 4 位错

6. 普通奇偶校验码的主要能力是（ ）。

A. 可纠正任意 1 位错误

B. 可定位所有 2 位错误

C. 可检测单比特错误，但通常不能定位并纠正

D. 可同时纠正 1 位并检测 2 位错误

7. 对 4 位数据构造普通汉明码，最少需要的校验位数为（ ）。

A. 2

B. 3

C. 4

D. 5

8. Cache 中 block/line 的含义是（ ）。

A. CPU 一次只能访问的 1 bit

B. Cache 与下一级存储之间复制的基本单位

C. 只存放 tag 的区域

D. 页表中的一个表项

9. Cache 命中率的定义是（ ）。

A. misses / accesses

B. hits / accesses

C. access time / miss penalty

D. hit time + miss penalty

10. 直接映射 Cache 中，主存块号为 B，Cache 总块数为 N，则 Cache 行号为（ ）。

A. B / N

B. N / B

C. B mod N

D. B + N

11. Cache 行中的 valid bit 用于表示（ ）。

A. 当前行数据是否有效存在

B. 当前数据是否一定被修改过

C. 当前 Cache 的容量大小

D. 当前块的块内偏移

12. CPU 地址字段 Tag | Index | Block Offset 中，Index 的作用是（ ）。

A. 判断该 Cache 行是否有效

B. 选择 Cache 的行或组

C. 在数据块内部选择具体字节或字

D. 表示写回脏块

13. 在固定容量 Cache 中，增大 block size 的负面影响不包括（ ）。

A. Cache 中块数减少

B. miss penalty 增加

C. 可能产生 pollution

D. 一定减少访问时间

14. 增加 Cache 相联度主要可以减少（ ）。

A. 强制缺失 compulsory miss

B. 冲突缺失 conflict miss

C. CPU 指令数

D. 主存容量

15. 增加 Cache 容量主要可以减少（ ）。

A. 容量缺失 capacity miss

B. 写直达次数

C. 汉明距离

D. 页内偏移位数

16. 写命中时，write-through 策略会（ ）。

A. 只更新 Cache，不更新主存

B. 更新 Cache 中的块，同时更新主存

C. 只更新主存，不更新 Cache

D. 只设置 dirty bit，不写任何数据

17. 写命中时，write-back 策略通常会（ ）。

A. 更新 Cache，并将该块标记为 dirty

B. 立即删除该 Cache 行

C. 立即从主存重新读取该块

D. 一定不需要 dirty bit

18. 写缺失时，no write allocate / write around 的含义是（ ）。

A. 先把块取入 Cache 再写

B. 不取入 Cache，直接写主存

C. 将旧脏块写回后停止访问

D. 将该页从磁盘调入主存

19. 在 write-back + write-allocate Cache 的 FSM 中，进入 Write-Back 状态的条件通常是（ ）。

A. Cache hit 且读请求

B. Cache hit 且写请求

C. Cache miss 且将被替换的旧块 dirty

D. Cache miss 且旧块 clean

20. 关于 TLB 的说法错误的是（ ）。

A. TLB 是页表项的高速缓存

B. TLB 可以利用程序访问局部性提高地址转换速度

C. TLB 缺失可以由硬件或软件处理

D. TLB 一般放置在主存储器中

二、应用题（共 60 分，每题 15 分）

1. 汉明码与纠检错能力（15 分）

欲发送 4 位数据 0011，题目规定“左边低位”，按奇校验原则构造普通 7 位汉明码。

（1）说明需要几个校验位，并写出各位位置安排。

（2）计算 p1、p2、p4，给出最终汉明码。

（3）若接收码为 0101111，仍按奇校验检查，求 syndrome 并指出错误位。

（4）若要实现 SECDED，一般还需要增加什么？它的含义是什么？

2. 直接映射 Cache 地址划分与命中判断（15 分）

某机器采用 32 位字地址。数据 Cache 为直接映射，共 8 个 Cache 块，每块 2 个字。Cache 初始为空，CPU 按序以下字地址：

3，180，43，2，191，88，190，3，181，44

（1）写出 offset 位数、index 位数、tag 位数。

（2）填写下表，给出每次访问的主存块号、tag、index、offset 以及 Hit/Miss。

序号	字地址	主存块号	Tag	Index	Offset	H/M
1						
2						
3						
4						
5						
6						
7						
8						
9						
10						

（3）计算命中率。

3. 相联映射、替换算法与设计权衡（15 分）

某 Cache 共有 8 行，采用 2 路相，初始空，序列：

0，4，0，8，4，0，1，5，1，9，5，1，12，0

采用 LRU 替换算法。

（1）该 Cache 有多少组？块号为 b 时映射到哪一组？

（2）列表判断每次访问 Hit/Miss，给出命中率。

（3）分别说明增加 Cache 容量、增加相联度、增加块大小主要减少哪类 miss，并说明一个负面性能影响。

4. TLB/虚拟存储与 Cache 控制 FSM（15 分）

某系统使用 16 位虚拟地址，页大小为 1 KiB。TLB 为全相联，初始有效项如下：

Valid	VPN Tag	PPN
1	0x08	0x05
1	0x03	0x12
1	0x2A	0x1C

表相如下：

VPN	Valid	PPN/磁盘
0x08	1	0x05
0x09	1	0x06
0x0A	0	Disk

CPU 依次地址： 0x201A，0x243C，0x2801。

（1）写出虚拟地址划分中页内偏移位数和虚页号位数。

（2）分别判断每次访问的 TLB hit/miss、页表 hit/miss 或 page fault；若能形成物理地址，写出物理地址。

（3）对 write-back + write-allocate Cache，若访问新块 miss，且将被替换的旧块 dirty，请写出 FSM 状态顺序，并解释 Memory not ready 的含义。

参考答案与评分要点

一、单项选择题答案

题号	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
答案	C	D	B	D	B	C	B	B	B	C	A	B	D	B	A	B	A	B	C	D

二、应用题答案

1. 汉明码与纠检错能力

（1）m=4，需 r=3，因为 2^3 = 8 >= 4 + 3 + 1。校验位放在 1、2、4 位：位置 1=p1，2=p2，3=d1，4=p4，5=d2，6=d3，7=d4。

（2）数据 0011 填入 d1,d2,d3,d4 后： p1 p2 0 p4 0 1 1。按奇校验：p1 检查 1,3,5,7，已有 1 个 1，故 p1=0；p2 检查 2,3,6,7，已有 2 个 1，故 p2=1；p4 检查 4,5,6,7，已有 2 个 1，故 p4=1。最终汉明码为 0101011。

（3）接收 0101111。p1 组 1,3,5,7 为 0,0,1,1，奇校验失败，s1=1；p2 组 2,3,6,7 为 1,0,1,1，奇校验正确，s2=0；p4 组 4,5,6,7 为 1,1,1,1，奇校验失败，s4=1。syndrome = s4s2s1 = 101_2 = 5，故第 5 位出错。

（4）SECDED 通常在普通汉明码外再加 1 位总奇偶校验位，用于 Single Error Correction, Double Error Detection，即纠正 1 位错误、检测 2 位错误。

2. 直接映射 Cache 地址划分与命中判断

（1）每块 2 个字，所以 offset=1 位；Cache 共 8 块，所以 index=3 位；32 位字地址，所以 tag=32-1-3=28 位。

序号	字地址	主存块号	Tag	Index	Offset	H/M
1	3	1	0	1	1	M
2	180	90	11	2	0	M
3	43	21	2	5	1	M
4	2	1	0	1	0	H
5	191	95	11	7	1	M
6	88	44	5	4	0	M
7	190	95	11	7	0	H
8	3	1	0	1	1	H
9	181	90	11	2	1	H
10	44	22	2	6	0	M

（3）共 10 次访问，命中 4 次，命中率 = 4/10 = 40%。

3. 相联映射、替换算法与设计权衡

（1）8 行、2 路组相联，所以组数 = 8/2 = 4。块号 b 映射到组号 b mod 4。

序号	块号	组号	H/M	替换块	访问后组内状态（LRU -> MRU）
1	0	0	M	-	Set0: [0]
2	4	0	M	-	Set0: [0,4]

3	0	0	H	-	Set0: [4,0]
4	8	0	M	4	Set0: [0,8]
5	4	0	M	0	Set0: [8,4]
6	0	0	M	8	Set0: [4,0]
7	1	1	M	-	Set1: [1]
8	5	1	M	-	Set1: [1,5]
9	1	1	H	-	Set1: [5,1]
10	9	1	M	5	Set1: [1,9]
11	5	1	M	1	Set1: [9,5]
12	1	1	M	9	Set1: [5,1]
13	12	0	M	4	Set0: [0,12]
14	0	0	H	-	Set0: [12,0]

（2）命中 3 次，共 14 次访问，命中率 = 3/14 ≈ 21.4%。

（3）增加 Cache 容量：主要减少 capacity miss，但可能增加访问时间；增加相联度：主要减少 conflict miss，但并行比较 tag 更复杂，可能增加访问时间；增加块大小：主要减少 compulsory miss，但会增加 miss penalty，块过大还可能 pollution，反而增加 miss rate。

4. TLB/虚拟存储与 Cache 控制 FSM

（1）页大小 1 KiB = 2^10 B，所以页内偏移 10 位；虚拟地址 16 位，所以 VPN 为 6 位。

（2）0x201A：VPN=0x08，offset=0x01A，TLB hit，PPN=0x05，物理地址=0x05<<10 + 0x01A = 0x141A。

0x243C：VPN=0x09，offset=0x03C，TLB miss；查页表 valid=1，页表命中，PPN=0x06，物理地址 =0x06<<10 + 0x03C = 0x183C。

0x2801：VPN=0x0A，offset=0x001，TLB miss；页表 valid=0，发生 page fault，暂不能形成物理地址。

（3）状态顺序：Idle -> Compare Tag -> Write-Back -> Allocate -> Compare Tag -> Idle。若 Write-Back 或 Allocate 期间 Memory not ready，则停留在当前状态等待；Memory ready 后才进入下一状态。Write-Back 写回的是将被替换的旧 dirty block，Allocate 读入的是本次 miss 的新块。