Verilog 第一次实验报告

实验名称	基于 Nandgame 平台的逻辑门与加法器设计实验				
学生姓名	赵宇哲	学号	2411094	指导老师	杨飞
实验地点	公共实验楼 A 区 306 教室		实验时间	2025-9-10 星期三第三四节	

1 实验项目名称

基于 Nandgame 平台的逻辑门与加法器设计实验

2 实验目的

通过在 Nandgame 平台上进行逻辑门电路与加法器的设计实验，深入理解逻辑门的工作原理、组合逻辑电路的设计方法，掌握加法器（半加器、全加器等）的实现逻辑，提升数字电路设计的实践能力，为后续复杂数字系统设计奠定基础。

3 必修或选修

必修


4 实验平台

Nandgame 在线平台

5 实验内容及步骤

5.1 继电器元件介绍

5.1.1 常开继电器




(a) (b)

- **原理**
  - 未通电时：继电器的线圈（图中带绕组的部分）没有电流通过，此时内部的触点处于断开状态，电路保持通路。(a)
  - 通电后：当给继电器的线圈通电，线圈会产生磁场。这个磁场会吸引衔铁（图中可动的部分，通过红色连线示意动作），使得原本断开的触点闭合，从而让电路断开，实现对电路的控制。(b)
- **控制逻辑（真值表）**

c	in	$output$
0	0	0
0	1	1
1	0	0
1	1	0

5.1.2 常闭继电器



(a) (b)

- **原理**
  - 未通电时：继电器的线圈（图中带绕组的部分）没有电流通过，此时内部的触点处于闭合状态，电路保持断路。(a)
  - 通电后：当给继电器的线圈通电，线圈会产生磁场。这个磁场会吸引衔铁（图中可动的部分，通过红色连线示意动作），使得原本闭合的触点断开，从而使电路连通，实现对电路的控制。(b)
- **控制逻辑（真值表）**

c	in	$output$
0	0	0
0	1	0
1	0	0
1	1	1

5.2 基本逻辑门的实现

基于两种继电器的通断路，可以在 *Nandgame* 平台构建基本逻辑门，以下是具体实现思路：

5.2.1 与非门（nand）

根据 5.1 继电器元件介绍，我们了解到两种类型继电器可以通过电路中电流的通断来实现逻辑功能。

基于此，我们观察真值表，发现只有 a，b 均为 1 时，才会输出 0，根据这一特征，我们综合利用以上两种继电器，设计了如下电路（图 1: 与非门），并发现实验结果与要求输出值一致，电路连接正确。




图 1: 与非门

5.2.2 非门（inv）

根据下方真值表，我们使用与非门（nand）可以很容易地得到如下电路，并发现实验结果符合预期，电路连接正确。




图 2: 非门

5.2.3 与门（and）

通过观察真值表，与门的实现思路在于与非门的取反，即将信号输入 nand，并通过 inv 实现取反，由此得到如下电路，并发现实验结果符合预期，电路连接正确。




图 3: 与门

5.2.4 或门（or）

通过观察真值表，或门的实现思路与与门有异曲同工之处，但操作步骤相反，即先使用 inv 对输入信号分别取反，后输入 nand，由此得到如下电路，并发现实验结果符合预期，电路连接正确。




图 4: 或门

5.2.5 异或门（xor）


观察真值表，当输入 a 和 b 取值不同时输出 1，相同时输出 0，在离散数学中，异或的逻辑表达式为：

$$a \oplus b = (a \cdot \overline{b}) + (\overline{a} \cdot b)$$


即

$$a\ XOR\ b = (\ a\ AND\ \neg b\ )\ OR\ (\ \neg a\ AND\ b\ )$$

根据这两种逻辑思路，我们通过非门、与门和或门设计出如下左图的电路图（a）；又利用与非门、或门、与门设计出如下右图的电路图（b）. 发现实验结果均符合预期，电路连接正确。



(a)



(b)

图 5: 异或门

5.3 半加器与全加器的实现

在实现了基本逻辑门后，我们对其进行封装，可以实现一些常见的算数元件。

5.3.1 半加器

分别观察高位输出 h 和低位输出 l 的情况，可推断出进位 h 由与门（and）控制，而数位 l 由异或门（xor）控制。分别连接两个输出位的电路，发现结果分别符合预期，电路连接正确。




图 6: 半加器

5.3.2 全加器

全加器相较于半加器需要考虑上一位的进位，因此先对两个数进行半加后再考虑下一位的进位，将得到的数位和新增的进位 c 相加得到输出的数位 l 和一个进位值，将次进位与上次半加得到的进位做半加得到的数位 l 即为输出的进位，即高位 h。完成电路连接，发现结果分别符合预期，电路连接正确。




图 7: 全加器

6 关键问题讨论

6.1 对实验的思考


- **nand 门的价值**
  nand 门通过结构重组可实现多种基础逻辑门，奠定数字电路设计基础。
  - 输入端短接构成**非门 (inv)**：$Y = \overline{A \cdot A} = \overline{A}$
  - 与非门 + 非门组合实现**与门 (nad)**：$Y = \overline{\overline{A \cdot B}}$
  - 多组 NAND 门级联可搭建**异或门 (xor)** 等复杂逻辑结构
- **逻辑到电路的映射**
  以 or 门为例：直接按逻辑式 $Y = A + B$ 搭建电路易出错，需通过**德摩根定律**转换为等价形式：
  $$Y = A + B = \overline{\overline{A} \cdot \overline{B}}$$
  实现方式：先对输入取反，再通过 nand 门组合，确保电路与逻辑公式精准映射。
- **逻辑的多种实现形式**
  - **异或门（xor）两种方案对比**：

方案	实现方式	表达式
方案一	inv+and+or 组合	$A \oplus B = (A \cdot \overline{B}) + (\overline{A} \cdot B)$
方案二	全 nand 门组合	需通过逻辑变换减少元件（如 $A \oplus B = \overline{\overline{A \cdot \overline{B}} \cdot \overline{\overline{A} \cdot B}}$）

  - **设计启示**：可根据硬件成本、功耗效率等需求选择不同实现路径，真值表一致性是验证正确性的核心标准。

6.2 PPT-P10

Verilog HDL基本结构



功能描述：a b为输入，out为输出，sl为选通信号 。当sl为1的时候，a的信号通过，否则b的信号通过。

编写文件：mux2for1.v

```
module  mux2for1 ( sel,a,b,out);

        output  out;        // 输出端口声明
        input sel;
        input  a,b;         // 输入端口声明

        assign out = (sel == 1) ? a : b;
endmodule
```

多路选择器真值表

a	b	sel	out
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

二路选择器可类比为一个具备两个输入通道（记为 a 和 b）的“信号选择开关”，同时存在一个选通控制信号 sel 来决定开关的“导通方向”。

具体而言，当选通信号 sel 的值为 1 时，该“开关”会“接通”输入通道 a，将 a 端的输入信号传递至输出端 out；而当 sel 的值为 0 时，“开关”则会“切换”到输入通道 b，把 b 端的输入信号从输出端 out 送出。

简言之，二路选择器能够依据选通信号 sel 的取值，从两个输入信号（a 和 b）中挑选出一个，并将其传输到输出端 out。

7 总结

本次实验在 Nandgame 平台完成逻辑门与加法器设计关卡，耗时约 20 分钟。通过实践，我系统掌握了与非门、非门、与门、或门、异或门等基本逻辑门的功能，以及半加器和全加器的电路实现，深刻认识到复杂电路乃至计算机本质上是由逻辑门互联构成，为后续 Verilog 电路设计奠定基础。

实验初期因未接触过继电器，在第一关耗时较长，后通过分析常开 / 常闭继电器的真值表理清控制逻辑，顺利突破关卡；全加器设计中先给出繁琐解法，课后通过逻辑运算优化得到更优方案。这一过程让我体会到，电路设计需综合代数公式、真值表和电路图，不能简单堆砌元件。例如，NAND 门通过结构重组可实现多种基础门，异或门也可通过 “inv+and+or 组合” 或 “全 NAND 门级联” 等不同方案实现，而选择方案时需兼顾硬件成本、功耗效率等因素，真值表一致性是验证正确性的核心标准。

此次实验不仅加深了我对布尔代数和逻辑运算的理解，更让我掌握了从基本单元到复杂系统的设计思路。通过逐一遍历输入输出组合验证电路正确性的过程，也与实际硬件设计的仿真逻辑高度契合，切实提升了实验工具的分析调试能力，为后续学习组合逻辑和时序逻辑电路筑牢根基。