一. 实验目的

1. 学习掌握基本 RS 触发器，D 触发器和 JK 触发器的逻辑功能和测试方法。

2. 初步了解时序逻辑电路特征。

二. 实验仪器及元器件

(一) 实验仪器

实验仪器	型号	备注
直流稳压电源	SS3223 可跟踪直流稳定电源	
数字示波器	KEYSIGHT InfiniiVision DSO-X 2012A	
信号发生器	Suin TFG6080 80MHz	
电路实验箱	JPDZ-3 模拟、数字电路实验箱	

(二) 电子元器件

电子元器件	规格	数量
SN74HC00N 芯片		1
SN74LS76AN 芯片		1
SN74HC74N 芯片		1
导线		若干

三. 实验原理

触发器是时序逻辑电路的基本单元，能够存储一位二值信号。它是一种具有记忆功能的时序器件，输出状态不仅与输入信号有关，还与输入信号的次序有关。

触发器必须具备以下两个基本特点：

1. 具有两个能自行保持的稳定状态，用来表示逻辑状态的 0 和 1。

2. 根据不同的输入信号以及次序，可以置成 1 或 0 的状态。

四. 实验内容、步骤与要求及结果

1 RS 触发器

1.1 实验内容

用 7400 构成基本 RS 触发器和时钟型 RS 触发器（即同步 RS 触发器），输出端连接 LED 灯，输入端 R、S 用逻辑开关控制，做出其状态表。

1.2 状态表和状态图


R、S 为低有效输入，因此与常见的 RS 触发器状态表相反。

基本 RS 触发器

表 1: RS 触发器-状态表

现态 Q	次态 $Q^{(n+1)}$			
	$RS=00$	$RS=01$	$RS=11$	$RS=10$
0	d	0	0	1
1	d	0	1	1

图 1: RS 触发器-状态图



时钟型 RS 触发器

时钟型 RS 触发器状态图与状态表与基本 RS 触发器一致，只是引入了 CP 时钟端，即 $CP=1$ 时 RS 的输入信号才对现态 Q 产生相应作用（如表 1、图 1），$CP=0$ 时，$Q^{n+1}=Q$

1.3 逻辑电路图

根据 RS 电路图的内部结构，我们可以使用与非门 $NAND$ 对其进行逻辑上的实现，体现在物理层面上即使用 7400 芯片（内含 4 个与非逻辑门），其组可以实现上述的基本 RS 触发器和时钟型 RS 触发器。

逻辑电路图如下（实际实验中是据此在 7400 上进行实物连接）：

基本 RS 触发器




图 2: 基本 RS 触发器-逻辑电路图

时钟型 RS 触发器

我们在已经构建好的基本 RS 触发器基础上，继续通过与非门从而引入时钟 CP

具体方法与逻辑推导为：把外部的 R、S 跟时钟 CP 做 RS 触发器（用 7400 前两个与非门构建）的“门控”。

第 3 门输出 S_n：输入是 S 和 CP；

第 4 门输出 R_n：输入是 R 和 CP。

于是有：

$$S_n = \overline{S \cdot CP}, \qquad R_n = \overline{R \cdot CP}$$

CP 为高电平有效，因此

$$CP = 1 \Rightarrow \text{允许} R\ S \text{ 生效}$$

$$CP = 0 \Rightarrow \text{失效保持状态}$$

因此得到如下逻辑电路图：（见下一页）




图 3: 时钟型 RS 触发器-逻辑电路图

2 D 触发器

2.1 实验内容


7474 为 D 触发器：搭好电路，在 CP 端送入连续 TTL 方波；观测并记录 D=1、D=0、D=$\overline{Q}$ 时的输出波形，把时钟与输出对照，看准翻转时刻，由此说明 D 触发器特点。

2.2 状态表和状态图

表 2: D 触发器-状态表（$CP =\uparrow$）

现态 Q	次态 $Q^{(n+1)}$	
	$D=0$	$D=1$
0	0	1
1	0	1

图 4: D 触发器-状态图（$CP =\uparrow$）



2.3 实物连接示意图

因为本实验只应用单个 7474 芯片，且该芯片上已经集成了 D 触发器的功能，课上提及芯片内部电路结构不作为「数字电路」课程重点考察内容，因此在这里只放了实物连接示意图（实物图看不清），如下：（见下一页）




图 5: 7474 实物连接示意图

连接时，$\overline{R}$、$\overline{S}$ 需置 1，方能保证时钟到来时真正起作用的是 D。

2.4 波形图

补充：回顾信号发生器的使用

- 需要调至 $1kHz$（因为需要在示波器观察完整的波形周期，如果观察对象对 LED 灯，需调至 $1Hz$，否则无法观察到明暗变化）。
- 并将 $Offset$ 调至 $2.5000Vdc$，将波形震荡区间上移至 0 ～ 5V。$Ampl$ 调至 $5.0000Vpp$
- 我们需要用到的 TTL 方波，需要我们接通 $Sync$ 接口。

得到如下波形:




图 6: D=0




图 7: D=1




图 8: D=$\overline{Q}$

由图 8 可见，当 $D = \overline{Q}$ 时，Q 在 CP 上升沿发生翻转，故 D 触发器为上升沿触发器。

3 JK 触发器

3.1 实验内容

7474 为 D 触发器：搭好电路，在 CP 端送入连续 TTL 方波；观测并记录 D=1、D=0、D=$\overline{Q}$ 时的输出波形，把时钟与输出对照，看准翻转时刻，由此说明 D 触发器特点。


3.2 状态表和状态图

在时钟 CP 的有效边沿（例如上升沿）到来时，7476 JK 触发器的状态转移关系如表 3 所示。（见下一页）

表 3: JK 触发器-状态表（$CP=\downarrow$）

现态 Q	次态 $Q^{(n+1)}$			
	$JK=00$	$JK=01$	$JK=11$	$JK=10$
0	0	0	1	1
1	1	0	0	1

图 9: JK 触发器-状态图（$CP=\downarrow$））



3.3 实物连接示意图

因为本实验只应用单个 7476 芯片，且该芯片上已经集成了 JS 触发器的功能，课上提及芯片内部电路结构不作为「数字电路」课程重点考察内容，因此在这里只放了实物连接示意图（实物图看不清），如下：




图 10: 7476 实物连接示意图

连接时，$\overline{R}$、$\overline{S}$ 需置 1，方能保证时钟到来时真正起作用的是 J、K。

3.4 波形图




图 11: J=1 K=0




图 12: J=0 K=1




图 13: J=1 K=1

由图 13 可见，当 $J=1$ 且 $K=1$ 时，Q 在 CP 下降沿发生翻转，故 JK 触发器为下降沿触发器。

4 二进制加法器

4.1 实验内容

用 D 触发器 7474 实现两位二进制加法计数器。

4.2 状态图和状态表

图 14: 两位二进制加法计数器-状态图




表 4: 两位二进制加法计数器状态表

现态 Q_1Q_0		次态 $Q_1^{(n+1)}Q_0^{(n+1)}$		输出 Z
0	0	0	1	0
0	1	1	0	0
1	0	1	1	0
1	1	0	0	1


4.3 次态真值表

$Q_1^{(n+1)}Q_0^{(n+1)}$

Q_1	Q_0	$Q_1^{(n+1)}$	$Q_0^{(n+1)}$	D_1	D_0
0	0	0	1	0	1
0	1	1	0	1	0
1	0	1	1	1	1
1	1	0	0	0	0

4.4 逻辑表达式化简（卡诺图法）


D_0 卡诺图与化简



从圈出的两格可以看出 1 出现在 $Q_0 = 0$ 的一列，与 Q_1 无关，因此

$$D_0 = \overline{Q_0}.$$

D_1 卡诺图与化简



1 出现在 $(Q_1, Q_0) = (0, 1)$ 与 $(1, 0)$ 两个格子中，因此

$$D_1 = \overline{Q_1} Q_0 + Q_1 \overline{Q_0} = Q_1 \oplus Q_0.$$

4.5 逻辑电路图




图 15: 二进制加法器-逻辑电路图

4.6 仿真波形图




图 16: 二进制加法器-波形图

5 D 触发器与 JK 触发器的相互转化

5.1 JK 触发器转化为 D 触发器

5.1.1 次态方程

D 触发器特性方程

$$Q_{\mathrm{D}}^{(n+1)} = D$$

JK 触发器特性方程

$$Q_{\mathrm{JK}}^{(n+1)} = J\overline{Q} + \overline{K}Q$$

5.1.2 次态方程转化

即对任意当前状态 Q 和输入 D，满足

$$Q_{\mathrm{JK}}^{(n+1)} = Q_{\mathrm{D}}^{(n+1)}.$$

代入特性方程，有

$$J\overline{Q} + \overline{K}Q = D.$$

这是关于 J, K, Q, D 的约束关系。为了得到简单的连接方式，可以不让 J, K 依赖 Q，直接选取一组总能满足上述等式的解。我们令：

$$J = D \qquad K = \overline{D}$$

在这组连接下，对于任意 Q 和 D，都成立

$$Q_{\mathrm{JK}}^{(n+1)} = D = Q_{\mathrm{D}}^{(n+1)},$$

因此一个 JK 触发器在外部就表现得与 D 触发器完全一致。

5.1.3 逻辑电路图




图 17: JK->D-逻辑电路图

5.1.4 仿真波形图




图 18: JK->D-波形图

5.2 D 触发器转化为 JK 触发器

5.2.1 次态方程

同 5.1.1

5.2.2 次态方程转化

即对任意 (J,K,Q)，使

$$Q_{\mathrm{D}}^{+}=Q_{\mathrm{JK}}^{(n+1)}.$$

代入特性方程：

$$D=Q_{\mathrm{D}}^{(n+1)}=Q_{\mathrm{JK}}^{(n+1)}=J\overline{Q}+\overline{K}Q.$$

于是得到 D 端的输入应为

$$D=J\overline{Q}+\overline{K}Q$$

我们可以用 7400 的与非门来实现这一逻辑，因此可以进一步将上式改写成仅含 NAND 运算的形式：

$$\begin{aligned}D&=J\overline{Q}+\overline{K}Q\\&=\overline{\overline{J\overline{Q}+\overline{K}Q}}\\&=\overline{\overline{J\overline{Q}}\cdot\overline{\overline{K}Q}}\end{aligned}$$

5.2.3 逻辑电路图




图 19: D->JK-逻辑电路图

5.2.4 仿真波形图




图 20: D->JK-波形图

五、实验思考题

1. 与非门构成的基本 RS 触发器的约束条件是什么？同或非门构成的基本 RS 触发器约束条件是否一样?

   由与非门构成的基本 RS 触发器不允许 R、S 同时为 0，因此约束条件为 $R+S=1$

   由或非门构成的基本 RS 触发器不允许 R、S 同时为 1，因此约束条件为 $R\cdot S=1$

2. 7474 和 7476 是正沿触发还是负沿触发?

   7474（即 D 触发器），由实验 2 可知为正沿（上升沿）触发，7476（即 JK 触发器），由实验 3 可知为负沿（下降沿）触发。