一. 实验目的

1. 掌握时序逻辑电路的设计过程。

2. 了解时序电路器件的构成，用触发器设计一些简单的时序电路。

二. 实验仪器及元器件

(一) 实验仪器

实验仪器	型号	备注
直流稳压电源	SS3223 可跟踪直流稳定电源	
数字示波器	KEYSIGHT InfiniiVision DSO-X 2012A	
信号发生器	Suin TFG6080 80MHz	
电路实验箱	JPDZ-3 模拟、数字电路实验箱	

(二) 电子元器件

电子元器件	规格	数量
SN74HC00N 芯片		若干
SN74LS76AN 芯片		1
SN74HC74N 芯片		1
74175 芯片		1
导线		若干

三. 实验原理

如果电路任一时刻的输出不仅取决于当时的输入信号，还取决于电路原来的状态，或者说还与以前的输入信号有关，具备这种逻辑功能特点的电路我们称之为时序逻辑电路。

根据时序电路的时钟信号是否相同，即触发器是否同时翻转，又可以把时序电路分为异步时序电路和同步时序电路。

四. 实验内容、步骤与要求及结果

1 异步减法计数器

1.1 实验内容

用 D 触发器 7474 设计一个异步减法计数器，验证功能并画出逻辑图。

1.2 状态图和状态表

我们以二位二进制异步减法计数器为例：

图 1: 异步减法计数器-状态图




表 1: 异步减法计数器-状态表

现态 Q_1Q_0	次态 $Q_1^{(n+1)}Q_0^{(n+1)}$
00	11
11	10
10	01
01	00

四种状态的二进制编码，$2^{(2-1)} < 4 \leq 2^2$ ，所以 D 触发器数量为 2。

1.3 次态真值表

表 2: 异步减法计数器-次态真值表

Q_1	Q_0	D_1	C_1	D_0	C_0	$Q_1^{(n+1)}$	$Q_0^{(n+1)}$
0	0	1	1	1	1	1	1
0	1	d	0	0	1	0	0
1	1	d	0	0	1	1	0
1	0	0	1	1	1	0	1

1.4 逻辑表达式化简（卡诺图法）




图 2: D_1 - 卡诺图




图 3: C_1 - 卡诺图

$$D_1 = \overline{Q_1}$$

$$C_1 = \overline{Q_0}$$




图 4: D_0 - 卡诺图




图 5: C_0 -卡诺图

$$D_0 = \overline{Q_0}$$

$$C_0 = 1$$

1.5 逻辑电路图




图 6: 异步减法计数器-逻辑电路图

如果后续扩展到 3 位以至于更高位二进制异步减法计数器，可以通过级联等数量的 D 触发器实现。

1.6 仿真波形图

作为预习任务，无法进行实物图连接通过 LED 灯明暗或示波器波形直接判断电路连接是否正确，因此采用 Verilog 仿真的方式绘制逻辑电路图并进行仿真，得到波形图，从而判断电路色设计的正确性。




图 7: 异步减法计数器-仿真波形图

2 七进制同步加法计数器

2.1 实验内容

制作任意进制加法计数器。(7 进制计数器，同步)

2.2 状态图和状态表

用三位二进制表示状态 $Q_2Q_1Q_0$，并给出现态与次态，同时将无效状态 “111” 设置为自启动。如表 3 所示。

图 8: 模七进制同步加法计数器-状态图




表 3: 七进制同步加法计数器-状态表

现态 $Q_2Q_1Q_0$	次态 $Q_2^{(n+1)}Q_1^{(n+1)}Q_0^{(n+1)}$
000	001
001	010
010	011
011	100
100	101
101	110
110	000
111	000

八种状态的二进制编码，$2^{(3-1)} < 8 \leq 2^3$ ，所以 JK 触发器数量为 3。

2.3 次态真值表

表 4: 次态真值表

$Q_2Q_1Q_0$	J_2	K_2	J_1	K_1	J_0	K_0	$Q_2^{(n+1)}Q_1^{(n+1)}Q_0^{(n+1)}$
000	0	d	0	d	1	d	001
001	0	d	1	d	d	1	010
010	0	d	0	d	1	d	011
011	1	d	d	1	d	1	100
100	0	d	0	d	1	d	101
101	0	d	1	d	d	1	110
110	d	1	d	1	0	d	000
111	d	1	d	1	d	1	000

2.4 逻辑表达式化简（卡诺图法）

Q_2 \ Q_1Q_0	00	01	11	10
0	0	0	1	0
1	0	0	d	d

图 9: J_2 -卡诺图

Q_2 \ Q_1Q_0	00	01	11	10
0	0	0	0	0
1	0	1	1	0

图 10: K_2 -卡诺图

$$J_2 = Q_1Q_0$$

$$K_2 = 1$$




图 11: J_1 -卡诺图

$$J_1 = Q_0$$




图 12: K_1 -卡诺图

$$K_1 = 1$$




图 13: J_0 -卡诺图

$$J_0 = \overline{Q_1} + \overline{Q_2}$$




图 14: K_0 -卡诺图

$$K_0 = 1$$

2.5 逻辑电路图




图 15: 七进制同步加法计数器-逻辑电路图

2.6 仿真波形图

作为预习任务，无法进行实物图连接通过 LED 灯明暗或示波器波形直接判断电路连接是否正确，因此采用 Verilog 仿真的方式绘制逻辑电路图并进行仿真，得到波形图，从而判断电路色设计的正确性。




图 16: 七进制同步加法计数器-仿真波形图

3 九进制同步加法计数器

3.1 实验内容

用 JK 触发器 7476 设计一个九进制同步加法计数器，搭建电路验证其功能，并画出逻辑图。

3.2 状态图和状态表

图 17: 九进制同步加法计数器-状态图




表 5: 九进制同步加法计数器-状态表

十进制	当前状态 $Q_3Q_2Q_1Q_0$	下一状态 $Q_3^{(n+1)}Q_2^{(n+1)}Q_1^{(n+1)}Q_0^{(n+1)}$
0	0000	0001
1	0001	0010
2	0010	0011
3	0011	0100
4	0100	0101
5	0101	0110
6	0110	0111
7	0111	1000
8	1000	0000

九种状态的二进制编码，$2^{(4-1)} < 9 \leq 2^4$ ，所以 JK 触发器数量为 4。

3.3 次态真值表

表 6: 九进制同步加法计数器-次态真值表

$Q_3Q_2Q_1Q_0$	J_3	K_3	J_2	K_2	J_1	K_1	J_0	K_0	$Q_3^{(n+1)}Q_2^{(n+1)}Q_1^{(n+1)}Q_0^{(n+1)}$
0000	0	d	0	d	0	d	1	d	0001
0001	0	d	0	d	1	d	d	1	0010
0010	0	d	0	d	d	0	1	d	0011
0011	0	d	1	d	d	1	d	1	0100
0100	0	d	d	0	0	d	1	d	0101
0101	0	d	d	0	1	d	d	1	0110
0110	0	d	d	0	d	0	1	d	0111
0111	1	d	d	1	d	1	d	1	1000
1000	d	1	0	d	0	d	0	d	0000

3.4 逻辑表达式化简（卡诺图法）




图 18: J_3 -卡诺图




图 19: K_3 -卡诺图

$$J_3 = Q_2Q_1Q_0$$

$$K_3 = 1$$

Q_3Q_2 \ Q_1Q_0	00	01	11	10
00	0	0	1	0
01	d	d	d	d
11	d	d	d	d
10	0	d	d	d

图 20: J_2 -卡诺图

Q_3Q_2 \ Q_1Q_0	00	01	11	10
00	d	d	d	d
01	0	0	1	0
11	d	d	d	d
10	d	d	d	d

图 21: K_2 -卡诺图

$$J_2 = Q_1Q_0$$

$$K_2 = Q_1Q_0$$

Q_3Q_2 \ Q_1Q_0	00	01	11	10
00	0	1	d	d
01	d	1	d	d
11	d	d	d	d
10	0	d	d	d

图 22: J_1 -卡诺图

Q_3Q_2 \ Q_1Q_0	00	01	11	10
00	d	d	1	0
01	d	d	1	0
11	d	d	d	d
10	d	d	d	d

图 23: K_1 -卡诺图

$$J_1 = Q_0$$

$$K_1 = Q_0$$

Q_3Q_2 \ Q_1Q_0	00	01	11	10
00	1	d	d	1
01	1	d	d	1
11	d	d	d	d
10	0	d	d	d

图 24: J_0 -卡诺图

Q_3Q_2 \ Q_1Q_0	00	01	11	10
00	d	1	1	d
01	d	1	1	d
11	d	d	d	d
10	d	d	d	d

图 25: K_0 -卡诺图

$$J_0 = \overline{Q_3}$$

$$K_0 = 1$$

3.5 逻辑电路图




图 26: 九进制同步加法计数器-逻辑电路图

3.6 仿真波形图

作为预习任务，无法进行实物图连接通过 LED 灯明暗或示波器波形直接判断电路连接是否正确，因此采用 Verilog 仿真的方式绘制逻辑电路图并进行仿真，得到波形图，从而判断电路色设计的正确性。




图 27: 九进制同步加法计数器-仿真波形图

4 序列信号检测器

4.1 实验内容

用 JK 触发器和门电路设计 111 序列信号检测器，有一个信号输入端口 X，一个输出端口 Y，当 X 输入序列 111 时，输出 Y=1。

4.2 状态图和状态表

我们选择采用 Moore 型电路，允许重叠检测的逻辑。(即：当输入 “1111” 时候，输出为 “0011”)

图 28: 序列信号检测器-状态图




表 7: 序列信号检测器-状态表

现态	编码 Q_1Q_0	输入 X	次态	次态 $Q_1^{(n+1)}Q_0^{(n+1)}$	输出 Y
S_0	00	0	S_0	00	0
S_0	00	1	S_1	01	0
S_1	01	0	S_0	00	0
S_1	01	1	S_2	10	0
S_2	10	0	S_0	00	0
S_2	10	1	S_3	11	0
S_3	11	0	S_0	00	1
S_3	11	1	S_3	11	1

三种状态的二进制编码，$2^{(2-1)} < 3 \leq 2^2$ ，所以 JK 触发器数量为 2。

4.3 次态真值表

表 8: 序列信号检测器-次态真值表

X	Q_1	Q_0	J_1	K_1	J_0	K_0	$Q_1^{(n+1)}$	$Q_0^{(n+1)}$	Y
0	0	0	0	d	0	d	0	0	0
1	0	0	0	d	1	d	0	1	0
0	0	1	0	d	d	1	0	0	0
1	0	1	1	d	d	1	1	0	0
0	1	0	d	1	0	d	0	0	0
1	1	0	d	0	1	d	1	1	0
0	1	1	d	1	d	1	0	0	1
1	1	1	d	0	d	0	1	1	1

4.4 逻辑表达式化简（卡诺图法）




图 29: J_1 -卡诺图




图 30: K_1 -卡诺图

$$J_1 = XQ_0$$

$$K_1 = \overline{X}$$




图 31: J_0 -卡诺图




图 32: K_0 -卡诺图

$$J_0 = X$$

$$K_0 = \overline{Q_1} + \overline{X}$$




图 33: Y -卡诺图

$$Y = Q_1Q_0$$

4.5 逻辑电路图




图 34: 序列信号检测器-逻辑电路图

4.6 仿真波形图

作为预习任务，无法进行实物图连接通过 LED 灯明暗或示波器波形直接判断电路连接是否正确，因此采用 Verilog 仿真的方式绘制逻辑电路图并进行仿真，得到波形图，从而判断电路色设计的正确性。




图 35: 序列信号检测器-仿真波形图

5 自动售货机

5.1 实验内容


设计一个自动售货机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。(提示：把投币信号作为逻辑变量，一元的用 A 表示，投入为 1，不投为 0，五角为 B，投入为 1，不投为 0。给出饮料和找零为两个输出变量。分别用 Y、Z 表示。给出饮料时 Y=1，不给时 Y=0；找回一枚五角硬币时 Z=1，不找时 Z=0。)

5.2 状态图和状态表

$$
\begin{aligned}
&S_0：\text{当前累计金额0 元}, \quad Q_1Q_0 = 00,\\
&S_1：\text{当前累计金额0.5 元}, \quad Q_1Q_0 = 01,\\
&S_2：\text{当前累计金额1 元}, \quad Q_1Q_0 = 10.
\end{aligned}
$$

我们选择采用 Mearly 型电路：

图 36: 自动售货机-状态图



三种状态的二进制编码，$2^{(2-1)} < 3 \leq 2^2$ ，我们采用 D 触发器，且 D 触发器数量为 2。

表 9: 自动售货机-状态表

现态	Q_1Q_0	A	B	次态	$Q_1^{n+1}Q_0^{(n+1)}$	Y	Z
S_0	00	0	0	S_0	00	0	0
S_0	00	0	1	S_1	01	0	0
S_0	00	1	0	S_2	10	0	0
S_1	01	0	0	S_1	01	0	0
S_1	01	0	1	S_2	10	0	0
S_1	01	1	0	S_0	00	1	0
S_2	10	0	0	S_2	10	0	0
S_2	10	0	1	S_0	00	1	0
S_2	10	1	0	S_0	00	1	1

5.3 次态真值表

表 10: 自动售货机-次态真值表

Q_1	Q_0	A	B	D_1	D_0	$Q_1^{(n+1)}$	$Q_0^{(n+1)}$	Y	Z
0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	1	0	0
0	0	1	0	1	0	1	0	0	0
0	0	1	1	d	d	d	d	d	d
0	1	0	0	0	1	0	1	0	0
0	1	0	1	1	0	1	0	0	0
0	1	1	0	0	0	0	0	1	0
0	1	1	1	d	d	d	d	d	d
1	0	0	0	1	0	1	0	0	0
1	0	0	1	0	0	0	0	1	0
1	0	1	0	0	0	0	0	1	1
1	0	1	1	d	d	d	d	d	d
1	1	0	0	d	d	d	d	d	d
1	1	0	1	d	d	d	d	d	d
1	1	1	0	d	d	d	d	d	d
1	1	1	1	d	d	d	d	d	d

5.4 逻辑表达式化简（卡诺图法）




图 37: D_1 -卡诺图




图 38: D_0 -卡诺图

$$D_1 = BQ_0 + \overline{AB}Q_1 + A\overline{Q_1Q_0}$$

$$D_0 = \overline{AB}Q_0 + B\overline{Q_1Q_0}$$




图 39: Y -卡诺图




图 40: Z -卡诺图

$$Y = BQ_1 + AQ_0 + AQ_1$$

$$Z = AQ_1$$

5.5 逻辑电路图




图 41: 自动售货机-逻辑电路图

5.6 仿真波形图

作为预习任务，无法进行实物图连接通过 LED 灯明暗或示波器波形直接判断电路连接是否正确，因此采用 Verilog 仿真的方式绘制逻辑电路图并进行仿真，得到波形图，从而判断电路色设计的正确性。




图 42: 自动售货机-仿真波形图