第 五 章

同步时序逻辑电路

本章知识要点：

- 时序逻辑电路的基本概念；
- 同步时序逻辑电路的分析和设计方法；
- 典型同步时序逻辑电路的分析和设计。

5．1　概　　述


5.1.1　时序逻辑电路的定义、结构和特点

一、定义

若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为**时序逻辑电路。**

二、结构

时序逻辑电路由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。



图中，CP为时钟脉冲信号，它是否存在取决于时序逻辑电路的类型。

时序逻辑电路的状态$y_1,\ldots,y_s$是存储电路对过去输入信号记忆的结果，它随着外部信号的作用而变化。

次态与现态的概念：

在对电路功能进行研究时，通常将某一时刻的状态称为**“现态”，记作y^n，简记为 y；**

将在某一现态下，外部信号发生变化后到达的新的状态称为**“次态”，记作 y^{n+1}**。

三、特点

☆电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；

☆电路中包含反馈回路，通过反馈使电路功能与“时序”相关；

☆电路的输出由电路当时的输入和状态(对过去输入的记忆)共同决定。

5.1.2时序逻辑电路的分类

一、按电路的工作方式分类

按照电路的工作方式，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两种类型。

1. 同步时序电路

（1）特点：电路中有统一的定时信号，存储器件采用时钟控制触发器，电路状态在时钟脉冲控制下同时发生转换，即电路状态的改变依赖于输入信号和时钟脉冲信号（的变化）。

（2）现态与次态

同步时序电路中的现态与次态是**针对某个时钟脉冲**而言的。

现态----指时钟脉冲作用之前电路所处的状态。

次态----指时钟脉冲作用之后电路到达的状态。

注意：前一个脉冲的次态即后一个脉冲的现态！

（3）对时钟的要求（物理惯性—制约速度）

脉冲的宽度：必须保证触发器可靠翻转；

脉冲的频率：必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。

2. 异步时序逻辑电路

异步时序逻辑电路的存储电路可由触发器或延时元件组成，电路中没有统一的时钟信号同步，电路输入信号的变化将直接导致电路状态的变化（状态即历史）。

二、按电路输出对输入的依从关系分类

根据电路的输出是否与**输入直接相关**，时序逻辑电路可以分为Mealy型和Moore型两种不同的 模型。

1．Mealy型电路：若时序逻辑电路的输出是电路输入和电路状态的函数，则称为Mealy型时序逻辑电路。**（显式关系）**

$Z_i = f_i(x_1, \ldots, x_n, y_1, \ldots, y_s)$ i=1,2,…,m（Mealy型电路)

2．Moore型电路：若时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序逻辑电路。**（显式关系）**

$Z_i = f_i(y_1, \ldots, y_s)$ i=1,2,…,m（Moore型电路）

三、按输入信号形式分类

时序逻辑电路的输入信号可以是脉冲信号也可以是电平信号。根据输入信号形式的不同，时序逻辑电路通常又被分为脉冲型和电平型两种类型。 （值得斟酌！）

5.1.3 同步时序逻辑电路的描述方法

一、逻辑函数表达式

同步时序电路的结构和功能，可用三组逻辑函数表达式描述。

1．输出函数表达式：是一组反映电路输出Z与输入x和状态y之间关系的表达式。

$Z_i = f_i(x_1, \ldots, x_n, y_1, \ldots, y_s)$ $i=1,2,\ldots,m$（Mealy型电路）

$Z_i = f_i(y_1, \ldots, y_s)$ $i=1,2,\ldots,m$（Moore型电路）

2．激励函数表达式： 激励函数又称为控制函数，它反映了存储电路的输入Y与外部输入x和电路状 态y之间的关系。其函数表达式为

$$Y_j = g_j(x_1, \ldots, x_n, y_1, \ldots, y_s) \quad j = 1,2,\ldots,r$$

3．次态函数表达式： 次态函数用来反映同步时序电路的次态$y^{(n+1)}$与激励函数Y和电路现态y之间的关系，**它与触发器类型相关**。其函数表达式为

$$y_l^{n+1} = k_l(Y_j, y_l) \quad j=1,2,\ldots,r\ ;\ l=1,2,\ldots,s$$

二、状态表

状态表：反映同步时序电路输出Z、次态y^{n+1}与电路输入x、现态y之间关系的表格，又称为状态转移表。

Mealy型同步时序电路状态表的格式如作下表所示。

Mealy型电路状态表格式

现态	次态/输出		
		输入 x	
y		$y^{(n+1)}/Z$	

$Z_i = f_i(x_1, \ldots, x_n, y_1, \ldots, y_s)$ i=1,2,…,m（Mealy型电路）

表中，列数 = 各输入的所有取值组合数；

行数 = 各触发器的状态组合数。

Moore型电路状态表的格式如左下表所示。

Moore型电路状态表格式

现 态	次态			输 出
		输入x		
y		$y^{(n+1)}$		Z


$Z_i = f_i(y_1, \ldots, y_s)$ $\quad i=1,2,\ldots,m$（Moore型电路）

状态表是同步时序电路分析和设计中常用的工具，它非常清晰地给出了同步时序电路在不同输入和现态下的次态和输出。

三、状态图

状态图：是一种反映同步时序电路状态转换规律及相应输入、输出取值关系的有向图。

Mealy型电路状态图的形式如图(a)所示。图中，在有向箭头的旁边标出发生该转换的输入条件以及在该输入和现态下的相应输出。



Moore型电路状态图的形式如图(b) 所示，电路输出标在圆圈内的状态右下方，表示输出只与状态相关。

四、时间图

时间图是用波形图的形式来表示输入信号、输出信号和电路状态等的取值在各时刻的对应关系，通常又称为工作波形图。**在时间图上，可以把电路状态转换的时刻形象地表示出来。**

5.2 同步时序逻辑电路分析

5.2.1 分析的方法和步骤

常用方法有表格法和代数法。

一、表格分析法的一般步骤

1. 写出输出函数和激励函数表达式。
↓
2. 借助触发器功能表列出电路次态真值表。
↓
3. 作出状态表和状态图（必要时画出时间图）。
↓
4. 归纳出电路的逻辑功能。

二、 代数分析法的一般步骤

1．写出输出函数表达式和激励函数表达式。

↓

2．把激励函数表达式代入触发器的次态方程，导出电路的次态方程组。

↓

3．作出状态表和状态图（必要画出时间图）。


↓

4．归纳出电路的逻辑功能。

由分析步骤可知，两种方法仅第二步有所不同，分析中可视具体问题灵活选用。

5.2.2　分析举例

例　用表格法分析下图所示同步时序逻辑电路。



解　该电路的输出即状态变量，因此，该电路属于Moore型电路的特例。时钟下跳沿有效。

1.写出输出函数和激励函数表达式

$Z_1 = y_1$；　$Z_2 = y_2$

$J_1 = K_1 = 1$　；　$J_2 = K_2 = x \oplus y_1$

2．列出电路次态真值表（现态与次态转移顺序-时序图）

$Z_1 = y_1$；　$Z_2 = y_2$

$J_1 = K_1 = 1$；　$J_2 = K_2 = x \oplus y_1$

次态真值表


输入 x	现态 y_2	现态 y_1	激励函数 J_2	激励函数 K_2	激励函数 J_1	激励函数 K_1	次态 $y_2^{(n+1)}$	次态 $y_1^{(n+1)}$
0	0	0	0	0	1	1	0	1
0	0	1	1	1	1	1	1	0
0	1	0	0	0	1	1	1	1
0	1	1	1	1	1	1	0	0
1	0	0	1	1	1	1	1	1
1	0	1	0	0	1	1	0	0
1	1	0	1	1	1	1	0	1
1	1	1	0	0	1	1	1	0

J K	$Q^{(n+1)}$
0 0	Q
0 1	0
1 0	1
1 1	$\overline{Q}$

3．作出状态表和状态图

状态表

现态 $y_2\ y_1$	次态 $y_2^{(n+1)}y_1^{(n+1)}$	
	X=0	X=1
0 0	0 1	1 1
0 1	1 0	0 0
1 0	1 1	0 1
1 1	0 0	1 0




4. 描述电路的逻辑功能。

由状态图可知，该电路是一个2 位二进制数可逆计数器。

当输入x=0 时，可逆计数器进行加1计数，其计数序列为



当输入x=1时，可逆计数器进行减1计数，其计数序列为



作一个电路的时间图时，一般先假设电路初始状态，并拟定一典型输入序列；然后作出状态和输出响应序列；最后根据响应序列画出波形图。

设图 5.8 所示电路的初始状态为 $y_2y_1=00$，输入 x 为电平信号，典型输入序列为 111100000，则根据状态表或状态图可作出电路的状态响应序列如下：

CP	1	2	3	4	5	6	7	8	9
x	1	1	1	1	0	0	0	0	0
y_2	0	1	1	0	0	0	1	1	0
y_1	0	1	0	1	0	1	0	1	0
y_2^{n+1}	1	1	0	0	0	1	1	0	0
y_1^{n+1}	1	0	1	0	1	0	1	0	1

根据状态响应序列可作出时间图，如图 5.10 所示。由于现态和次态是针对具体时钟脉冲的作用而言的，前一个时钟脉冲的次态即为后一个时钟脉冲的现态，所以，时间图中可以将现态和次态共用一个波形表示。





图 5.10　时间图

例　试用代数法分析下图所示同步时序逻辑电路的逻辑功能。



解 该电路由一个J-K触发器（下跳沿有效）和四个逻辑门构成，电路有两个输入端x_1和x_2，一个输出端Z。输出Z与输入和状态均有直接联系，属于Mealy型电路。

1．写出输出函数和激励函数表达式

$$Z = x_1 \oplus x_2 \oplus y$$

$$J = x_1 x_2 \qquad K = \overline{x_1 + x_2}$$

2．把激励函数表达式代入触发器的次态方程，得到电路的次态方程组

该电路的存储电路只有一个触发器，因此，电路只有一个次态方程。

根据J-K触发器的次态方程和电路的激励函数表达式，可导出电路的次态方程如下：

$$
\begin{aligned}
y^{(n+1)} &= J\bar{y} + \bar{K}y \\
&= x_1 x_2 \bar{y} + \overline{(x_1 + x_2)}y \\
&= x_1 x_2 \bar{y} + x_1 y + x_2 y \\
&= x_1 x_2 + x_1 y + x_2 y
\end{aligned}
$$

3．根据次态方程和输出函数表达式作出状态表和状态图


根据次态方程和输出函数表达式，可以作出该电路的状态表和状态图如下。

$$y^{n+1} = x_1x_2 + x_1y + x_2y$$

$$Z = x_1 \oplus x_2 \oplus y$$

状态表


现态	次态/输出（$y^{(n+1)}/Z$）			
y	x_1x_2=00	x_1x_2=01	x_1x_2=11	x_1x_2=10
0	0/0	0/1	1/0	0/1
1	0/1	1/0	1/1	1/0



4. 画出时间图，并说明电路的逻辑功能


设电路初态为“0”，输入x_1为**00110110**，输入x_2为**01011100**，根据状态图可作出电路的输出和状态响应序列如下：

时钟节拍：	1	2	3	4	5	6	7	8
输入x_1：	0	0	1	1	0	1	1	0
输入x_2：	0	1	0	1	1	1	0	0
状态y：	“0”	**0**	**0**	**0**	**1**	**1**	**1**	**1**（0）
输出Z：	0	1	1	0	0	1	0	1



根据状态响应序列可作出时间图如下：

时钟节拍：	1	2	3	4	5	6	7	8
输入x_1：	0	0	1	1	0	1	1	0
输入x_2：	0	1	0	1	1	1	0	0
状态 y：	“0”	0	0	0	1	1	1	1	0
输出Z：	0	1	1	0	0	1	0	1



分析时间图可知，该电路实现了**串行加法器的功能。**其中x_1为被加数，x_2为加数，它们按照先低位后高位的顺序串行地输入。**每位相加产生的进位由触发器保存下来参加下一位相加**，输出Z从低位到高位串行地输出“和”数。

其它例题：P126-129例5.2-例5.3**（例5.3/图5.14--错误）**。

例 5.4　分析图 5.17 所示同步时序逻辑电路。




图 5.17　逻辑电路

解　该电路的存储电路部分由 3 个 T 触发器组成，组合电路部分包含 5 个异或门。电路输入为 x，输出为 Z，输出 Z 与输入 x 没有直接关系，故该电路属于Moore型电路。用代数法分析该电路的过程如下。

① 写出输出函数和激励函数表达式。由逻辑电路图可知，该电路的输出函数和激励函数表达式分别为

$$Z=y_3\oplus y_2\oplus y_1$$

$$T_3=y_3\oplus y_2 \qquad T_2=y_2\oplus y_1 \qquad T_1=y_1\oplus x$$

② 写出电路的次态方程组。根据 T 触发器的次态方程 $Q^{n+1}=Q\oplus T$ 和电路的激励函数表达式，可求出电路的次态方程组如下：

$$y_3^{n+1}=y_3\oplus T_3=y_3\oplus y_3\oplus y_2=y_2$$

$$y_2^{n+1}=y_2\oplus T_2=y_2\oplus y_2\oplus y_1=y_1$$

$$y_1^{n+1}=y_1\oplus T_1=y_1\oplus y_1\oplus x=x$$

③ 作出电路的状态表和状态图。根据次态方程组和输出函数表达式，可作出该电路的状态表，如表 5.8 所示；状态图如图 5.18 所示。

④ 电路功能描述。由状态表和状态图可知，该电路是一个 3 位串行输入移位寄存器。输入 x 与寄存器低位相连，在时钟脉冲作用下，寄存器的内容从低往高左移一位，输入端 x 的信号置入寄存器最低位。输出 Z 用来指示所寄存的 3 位数据中含“1”的个数，当含有奇数个“1”时，输出为 1，否则输出为 0。

表 5.8　状态表

现　态	次态 $y_3^{n+1}y_2^{n+1}y_1^{n+1}$		输出
$y_3\ y_2\ y_1$	x=0	x=1	Z
0 0 0	0 0 0	0 0 1	0
0 0 1	0 1 0	0 1 1	1
0 1 0	1 0 0	1 0 1	1
0 1 1	1 1 0	1 1 1	0
1 0 0	0 0 0	0 0 1	1
1 0 1	0 1 0	0 1 1	0
1 1 0	1 0 0	1 0 1	0
1 1 1	1 1 0	1 1 1	1





图 5.18　状态图

5.3 同步时序逻辑电路的设计

同步时序逻辑电路的设计是指根据特定的逻辑要求，设计出能实现其逻辑功能的时序逻辑电路。显然， 设计是分析的逆过程，即：



同步时序逻辑电路设计追求的目标是，使用尽可能少的触发器和逻辑门实现预定的逻辑要求！

设计的一般步骤如下：

1．形成原始状态图和原始状态表；

↓

2．状态化简，求得最小化状态表；(问题逻辑描述简化)

↓

3．状态编码，得到二进制状态表；

↓

4．选定触发器的类型，并求出激励函数和输出函数最简表达式；(逻辑关系简化)

↓

5．画出逻辑电路图。

5.3.1 建立原始状态图和原始状态表

原始状态图和原始状态表是对设计要求的最原始的抽象。建立正确的原始状态图和状态表是同步时序电路设计中最关键的一步。

形成原始状态图时一般应考虑如下几个方面问题：

（注意：要考虑的关键问题，不是工程方法的过程步骤！）

一、 确定电路模型 （？）

设计成Mealy型？ Moore型？

二、 设立初始状态

时序逻辑电路在输入信号开始作用之前的状态称为**初始状态**。

三、 根据需要记忆的信息增加新的状态（可区分/可记忆）

同步时序电路中状态数目的多少取决于需要**记忆和区分的信息量**。

四、 确定各时刻电路的输出，确定电路模型（设计成Mealy型？ Moore型？）

在建立原始状态图时，必须确定各时刻的输出值。在Moore型电路中，应指明每种状态下对应的输出；在Mealy型电路中应指明从每一个状态出发，在不同输入作用下的输出值。

例 某序列检测器有一个输入端x和一个输出端Z。输入端 x 输入一串随机的二进制代码，当输入序列中出现“011”时，输出Z产生一个1输出，平时Z输出0 。典型输入、输出序列如下。

输入x: 1 0 1 0 1 1 1 0 0 1 1 0

输出Z: 0 0 0 0 0 1 0 0 0 0 1 0

试作出该序列检测器的原始状态图和原始状态表。**(模式)**

解 **1. 假定用Mealy型同步时序逻辑电路实现该序列检测器的逻辑功能.**（三位共八种模式，需要四类模式记忆和区分）


状态A------电路的初始状态；（问题逻辑状态/编码模式！）（不是0开始的状态！）

状态B------表示收到了序列“011”中的第一个信号“0”；（0开始的状态—多模式！）

状态C------表示收到了序列“011”中的前面两位“01”；（01出现）

状态D------表示收到了序列“011”。（011出现）

可画出原始状态图如下：


1/0
x/Z
A
B
0/0
(a)
1/0
A
0/0
B
0/0
1/0
C
(b)
1/0
A
0/0
B
0/0
0/0
1/0
D
1/1
C
(c)
1/0
A
0/0
B
0/0
1/0 0/0
0/0
1/0
D
1/1
C
(d)

相应原始状态表如下：

Mealy型状态表


现 态	次态/输出	
	x=0	x=1
A	B/0	A/0
B	B/0	C/0
C	B/0	D/1
D	B/0	A/0

2．假定用Moore型同步时序逻辑电路实现该序列检测器的逻辑功能.

由于电路输出完全取决于状态，而与输入无直接联系。在作状态图时，应将输出标记在代表各状态的圆圈内。

设电路初始状态为A，并用状态B、C、D分别表示收到了输入x送来的0、01、011。显然，根据题意，仅当处于状态D时电路输出为1，其他状态下输出均为0。

构造Moore型原始状态图如下：



相应的原始状态表如下表所示。

Moore型状态表

现 态	次 态		输 出
	x=0	x=1	Z
A	B	A	0
B	B	C	0
C	B	D	0
D	B	A	1

例 设计一个用于引爆控制的同步时序电路，该电路有一个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆，则从 x 连续输入4个1信号(不被0间断)，电路收到第四个1后在输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被炸毁。试建立该电路的Mealy型状态图和状态表。

（该问题的实际意义？----------施工的安全性！）

解 该电路实际上是一个用于特殊场所的**“1111”序列检测器。**它与一般序列检测器有两点不同：

1. 输入带有约束条件，即一旦输入出现1，则一定是不被0间断的连续4个1；

2. 收到4个1后，输出产生的引爆信号使电路自毁，故此时不再存在次态问题。


设：状态A---电路初始状态；（问题逻辑状态/编码模式！）

状态B---表示收到了第一个1输入；

状态C---表示收到了连续2个1输 入；

状态D---表示收到了连续3个1输入。

根据题意，可得到该电路的Mealy型原始状态图和原始状态表如下。图、表中用“d”表示不确定次态或不确定输出。



原始状态表

现 态	次态 / 输出	
	x=0	x=1
A	A/0	B/0
B	d/d	C/0
C	d/d	D/0
D	d/d	d/1

注意：

在时序电路设计中，问题逻辑状态化简时利用不完全确定状态表中不确定次态和不确定输出的随意性，通常可使设计方案变得更简单。这一点类似包含无关最小项的组合电路设计，只不过在处理上要复杂一些。

5.3.2 状态化简

什么叫状态化简？ 所谓状态化简，是指采用某种化简技术从原始状态表中消去多余状态，得到一个既能正确地描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表，通常称这种状态表为最小化状态表。

目的： 简化电路结构。状态数目的多少直接决定电路中所需触发器数目的多少。设状态数目为n,所需触发器数目为m,则应满足如下关系：

$$2^m \geq n > 2^{m-1}$$

方法： 常用方法有观擦法、输出分类法、隐含表法等。下面讨论最常用的一种方法----**隐含表法。**

一、 完全确定状态表的化简（无状态d ）

1．几个概念

(1)等效状态

请注意掌握三点：定义、判断方法和性质。

①定义

设状态S_i和S_j是完全确定状态表中的两个状态，若对于**所有可能的输入序列**，分别从状态S_i和状态S_j出发，所得到的**输出响应序列完全相同**，则状态S_i和S_j是等效的，记作(S_i，S_j)，又称状态S_i和S_j 为等效对。

② 判断方法

若状态S_i和S_j是完全确定的原始状态表中的两个现态，则S_i和S_j等效的条件可归纳为在一位输入的各种取值组合下满足如下两条：

第一，输出相同；

第二，次态属于下列情况之一：

a.次态相同；

b.次态交错或为各自的现态；

c.次态循环或为等效对。

③ 性质

等效状态具有传递性。即假若S_1和S_2等效，S_2和S_3等效,那么，一定有S_1和S_3等效。记作

$$(S_1，S_2)，(S_2，S_3) \longrightarrow (S_1，S_3)$$

(2)等效类

等效类：由若干彼此等效的状态构成的集合。在同一个等效类中的任意两个状态都是等效的。

例如，由$(S_1，S_2)$和$(S_2，S_3)$可以推出$(S_1，S_3)$，进而可知S_1、S_2、S_3属于同一等效类，记作$\{S_1，S_2，S_3\}$，即

$$(S_1，S_2)，(S_2，S_3) \longrightarrow \{S_1，S_2，S_3\}$$

(3) 最大等效类

所谓最大等效类，是指不被任何别的等效类所包含的等效类。


换而言之，**如果一个等效类不是任何其他等效类的子集，则该等效类称为最大等效类。**

完全给定原始状态表的化简过程，就是寻找出表中的所有最大等效类，然后将每个最大等效类中的状态合并为一个新的状态，从而得到最小化状态表。

简化后的状态数等于最大等效类的个数！

2．状态化简

(1)隐含表化简法的一般步骤



① 作隐含表

隐含表是一个直角三角形阶梯网格，表中每个方格代表一个状态对。

②寻找等效对

第一步顺序比较：按照隐含表中从上至下、从左至右的顺序，对照原始状态表依次对所有“状态对”进行逐一检查和比较，并将检查结果标注在隐含表中的相应方格内。

比较结果标注如下：

等效 ------- 在相应方格内填上“∨”；

不等效----- 在相应方格内填上“×”；

与其他状态对相关 ---- 在相应方格内填上相关的状态对。

第二步关联比较：指对那些在顺序比较时尚未确定是否等效的状态对作进一步检查。直到判别出状态对等效或不等效为止。

③求出最大等效类

在找出原始状态表中的所有等效对之后，可利用等效状态的传递性，求出各最大等效类。

④状态合并，作出最小化状态表

将每个最大等效类中的全部状态合并为一个状态，即可得到和原始状态表等价的最小化状态表。

(2)化简举例


例　化简下表所示原始状态表。

原始状态表

现　态	次态 /输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0

解　① 作隐含表

给定原始状态表具有7个状态，根据画隐含表的规则，可画出隐含表框架如下。




② 寻找等效对

根据等效状态的判断标准，依次检查每个状态对，可得到顺序比较结果如图 (a)所示。关联比较的结果如图 (b)所示。


(1) 输出相同；(2)次态属于下列情况之一：a.次态相同；b.次态交错或为各自的现态；c.次态循环或为等效对。

原始状态表


现 态	次态 /输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0



图(a)



图(b)



由判断结果可知，原始状态表中的7个状态共有四个等效对：**(A，B)，(A，E)，(B，E)，(C，F)。**

{ CF⟶ AB/BE⟶ AE}

③求出最大等效类

由所得到的等效对和最大等效类的定义可知，原始状态表中的7个状态共构成{A,B,E},{C,F},{D},{G}四个最大等效类。

④状态合并，作出最小化状态表

令{A,B,E}----a、{C,F}---b、{D}---c、{G}---d，并代入原始状态表中，即可得到化简后的状态表如下边右表所示。

原始状态表

现 态	次态 /输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0



最小化状态表

现 态	次态 /输出	
	x=0	x=1
a	b/0	a/1
b	b/0	d/0
c	c/1	a/0
d	b/1	c/0

二、不完全确定状态表的化简

不完全确定状态表的化简引入了相容状态的概念，详见教材相关内容！　（P144-147）

(1) 相容状态和相容类

1) 相容状态

定义 假定状态 S_i 和 S_j 是不完全确定状态表中的两个状态，如果对于所有的有效输入序列，分别从状态 S_i 和 S_j 出发，所得到的确定输出序列(不确定的位除外)是完全相同的，那么，状态 S_i 和 S_j 是相容的，或者说状态 S_i 和 S_j 是相容对，记作(S_i, S_j)。

这里所谓有效输入序列的含义是：从状态表中的状态 S 出发，如果在某输入序列作用下所得到的状态响应序列除最后一个次态外，其他次态都是确定的(即仅最后一个次态可以确定或者不确定)，那么，这个输入序列对状态 S 是有效的。所有的有效输入序列，是指有效输入序列的长度和结构是任意的。

在不完全确定状态表中，判断两个状态是否相容的依据是表中给出的次态和输出。

判断方法 假定状态 S_i 和 S_j 是不完全确定状态表中的两个现态，那么，状态 S_i 和 S_j 相容的条件，可归纳为在一位输入的各种取值组合下满足如下两条。

第一，输出完全相同，或者其中的一个(或两个)输出不确定。

第二，它们的次态属于下列情况之一：

a. 次态相同；

b. 次态交错或为各自的现态；

c. 次态循环或为相容对；

d. 其中的一个(或两个)为不确定状态。

必须指出，相容状态不具有传递性，即不能由 S_1 和 S_2 相容、S_2 和 S_3 相容，推出 S_1 和 S_3 也相容。这是因为判断两个状态是否相容时，对于不确定的输出和不确定的次态可以随意指定的缘故。

2）相容类

相容类是由彼此相容的状态构成的集合。处于同一相容类中的所有状态之间都是两两相容的。例如，若有相容对(S_1,S_2)、(S_2,S_3)和(S_1,S_3)，则可构成相容类$\{S_1,S_2,S_3\}$。

3）最大相容类

若一个相容类不是任何其他相容类的子集，则该相容类称为最大相容类。由于相容状态无传递性，所以，同一原始状态表的各最大相容类之间可能存在相同状态，即同一状态可能出现在不同的最大相容类中。

(2) 不完全确定状态表的化简

不完全确定状态表的化简过程与完全确定状态表的化简过程相似，只是某些环节的具体处理稍有不同。一般化简过程如图 5.34 所示。




图 5.34　不完全确定状态表的化简过程

① 作隐含表，寻找相容状态对。

② 利用状态合并图，求出最大相容类。

为了方便找到最大相容类，通常借助状态合并图。状态合并图直观地反映了不完全确定状态表中状态的相容关系。它将不完全确定状态表的状态以“点”的形式均匀地绘制在圆周上，然后把所有相容对都用线段连接起来，即用圆周上的点表示状态，点与点之间的连线表示两状态之间的相容关系。如果图中某多边形的所有点之间都两两相连，则该多边形顶点所表示的状态就构成了一个最大相容类。

图 5.35(a)、(b)、(c)分别表示包含 3 个、4 个和 5 个状态的最大相容类。




图 5.35　典型状态合并图

③ 利用闭覆盖表，求最小闭覆盖。

这一步与化简完全确定状态表差别较大。要想求出不完全给定状态表的最小化状态表，应从最大相容类（或相容类）中选出一个相容类的集合，该相容类集合必须满足以下 3 个条件。

a. 覆盖：所选相容类集合应包含原始状态表的全部状态。

b. 最小：所选相容类集合中相容类个数应最少。

c. 闭合：所选相容类集合中的任一相容类，在原始状态表中任一输入条件下产生的次态组合应该属于该集合中的某一个相容类。

同时具备最小、闭合和覆盖 3 个条件的相容类（可以是相容类或者最大相容类）集合，称为**最小闭覆盖**。

不完全确定状态表的化简过程，就是寻找最小闭覆盖的过程。为了方便地求出原始状态表的最小闭覆盖，通常借助覆盖闭合表，简称闭覆盖表。闭覆盖表包括两部分，一部分反映相容类集合对状态的覆盖情况，另一部分反映相容类的闭合关系。闭覆盖表的画法是：在表的左边自上而下列出所选相容类，表的中间覆盖部分列出各相容类对原始状态表中状态的覆盖情况，表的右边闭合部分列出各相容类在一位输入各种取值下的次态组合。必须指出，这里所说的相容类包括最大相容类和它们的子类。

④ 状态合并，作出最简状态表。

选出一个最小闭覆盖之后，将其中的每个相容类用一个新的状态表示，并将原始状态表中的相应状态用新的状态取代，即可得到与原始状态表功能相同的最简状态表。

例 5.12　化简表 5.24 所示的原始状态表。

表 5.24　原始状态表

现态	次态/输出	
	x=0	x=1
A	d/d	A/d
B	B/0	C/1
C	d/1	D/0
D	B/d	d/d
E	C/1	A/0

解　表 5.24 所示的是一个具有 5 个状态的原始状态表，表中存在不确定的次态和输出，因此，是一个不完全确定状态表。用隐含表法化简该状态表的过程如下。

① 作隐含表，寻找相容状态对。作出隐含表，并根据相容状态的判断标准对各状态对进行顺序比较和关联比较，比较后的结果如图5.36所示。由隐含表中的标注可知，该状态表中的相容状态对有：(A,B)、(A,C)、(A,D)、(A,E)、(B,D)、(C,D)、(C,E)。

② 作状态合并图，找出最大相容类。根据相容状态对可作出状态合并图，如图 5.37 所示。从状态合并图得到最大相容类为{A,B,D}、{A,C,D}、{A,C,E}。




图 5.36　隐含表




图 5.37　状态合并图

③ 作闭覆盖表，求最小闭覆盖。假定从最大相容类中选取最小闭覆盖，可作出其闭覆盖表，如表 5.25 所示。由表 5.25 所示闭覆盖表和选择最小闭覆盖的 3 个条件可知，该问题的最小闭覆盖可由最大相容类{A,B,D}和{A,C,E}组成。

表 5.25　闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABD	A	B		D		B	AC
ACD	A		C	D		B	AD
ACE	A		C		E	C	AD

表 5.26　最小化状态表

现态	次态/输出	
	x=0	x=1
a	a/0	b/1
b	b/1	a/0

④ 状态合并，作出最简状态表。假定最小闭覆盖中的相容类{A,B,D}用状态 a 表示，相容类{A,C,E}用状态 b 表示，并将表 5.24 所示原始状态表中的相应状态用新的状态代替，可得到最简状态表，如表 5.26 所示。

在状态合并时注意：若存在确定的次态和不确定的次态，则应根据确定的次态决定合并后的状态；若存在确定的输出和不确定的输出，则应取确定的输出作为合并后的输出。例如，原始状态表中的现态 A、B、D 在输入 x=1 时有确定的次态 A、C 和不确定的次态 d，合并时应根据确定的次态 A、C，合并后用 b 表示；输出有 1 和 d 两种，合并后的状态 b 在 x=1 时的输出应为 1。

例 5.13 化简表 5.27 所示的原始状态表。

解 用隐含表法化简表 5.27 所示原始状态表的过程如下。

① 作隐含表，寻找相容状态对。化简表 5.27 的隐含表如图 5.38 所示。由隐含表中的标注可知，该状态表中的相容状态对有：(A,B)、(A,C)、(A,D)、(A,E)、(B,C)、(C,D)、(D,E)。

表 5.27 原始状态表

现态	次态/输出	
	x=0	x=1
A	D/d	A/0
B	E/0	A/d
C	D/0	B/0
D	C/d	C/d
E	d/1	B /d




图 5.38 隐含表




图 5.39 状态合并图

② 作状态合并图，找出最大相容类。根据相容状态对可作出状态合并图，如图 5.39 所示。从状态合并图得到最大相容类为{A,B,C}、{A,C,D}、{A,D,E}。

③ 作闭覆盖表，求最小闭覆盖。假定从最大相容类中选取最小闭覆盖，可作出其闭覆盖表，如表 5.28 所示。

由表 5.28 所示闭覆盖表和选择最小闭覆盖的 3 个条件可知，该问题的最小闭覆盖应由最大相容类{A,B,C}、{A,C,D}和{A,D,E}组成。

表 5.28 闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABC	A	B	C			DE	AB
ACD	A		C	D		CD	ABC
ADE	A			D	E	CD	ABC

表 5.29 最小化状态表

现态	次态/输出	
	x=0	x=1
a	c/0	a/0
b	b/0	a/0
c	b/1	a/0

④ 状态合并，作出最简状态表。假定最小闭覆盖中的相容类{A,B,C}用状态 a 表示，相容类{A,C,D}用状态 b 表示，{A,D,E}用状态 c 表示，并将表 5.27 所示原始状态表中的相应状态用新的状态代替，可得到化简后的状态表，如表 5.29 所示。

然而，表 5.29 所示的状态表并不是最简状态表。如果求最小闭覆盖时选择最大相容类{A,B,C}和非最大相容类{ D,E}，可作出闭覆盖表，如表 5.30 所示。由表 5.30 所示闭覆盖表和选择最小闭覆盖的 3 个条件可知，该问题的最小闭覆盖可由最大相容类{A,B,C}和非最大相容类{ D,E}组成。假定相容类{A,B,C}用状态 a 表示，相容类{ D,E}用状态 b 表示，并将 5.27 所示原始状态表中的相应状态用新的状态代替，可得到最简状态表如表 5.31 所示。显然，表 5.31 所示状态表比表 5.29 所示状态表更简单。

表 5.30　闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABC	A	B	C			DE	AB
DE				D	E	C	BC

表 5.31　最小化状态表

现态	次态/输出	
	x=0	x=1
a	b/0	a/0
b	a/1	a/d

不完全确定同步时序逻辑电路的设计在解决了状态化简问题后，其他步骤与完全确定同步时序逻辑电路的设计相同。

5.3.3 状态编码

状态编码：是指给最小化状态表中用字母或数字表示的状态，指定一个二进制代码，形成二进制状态表。状态编码也称状态分配，或者状态赋值。

状态编码的任务是：

①确定状态编码的长度(即二进制代码的位数，或者说所需触发器个数)；

②寻找一种最佳的或接近最佳的状态分配方案。以便使所设计的时序电路最简单。（！）

一、确定二进制代码的位数

设最小化状态表的状态数为N ，状态编码的长度为m,则状态数N与状态编码长度m的关系为

$$2^{m-1} < N \leq 2^m$$

例如，若某状态表的状态数N = 7，则状态分配时,二进制代码的位数应为 m = 3。或者说状态变量个数为3。

二、确定状态分配方案

状态与代码之间的对应关系可以有许多种。一般说来，用m位二进制代码的2^m种组合来对N个状态进行分配时，可能出现的状态分配方案数K_s为

$$K_S = A_{2^m}^{N} = \frac{2^m!}{(2^m - N)!}$$

例如，当 N = 4, m= 2时，$K_S = 24$。

一种常用方法称为**相邻分配法**。

相邻分配法的基本思想是：在选择状态编码时，尽可能使激励函数和输出函数在卡诺图上的“1”方格处在相邻位置，从而有利于激励函数和输出函数的化简。

相邻分配法的状态编码原则如下：

① 次态相同，现态相邻。(即在相同输入条件下，具有相同次态的现态应尽可能分配相邻的二进制代码；)

② 同一现态，次态相邻。(即在相邻输入条件下，同一现态的次态应尽可能分配相邻的二进制代码；)

③ 输出相同，现态相邻。(即在每一种输入取值下均具有相同输出的现态应尽可能分配相邻的二进制代码。)

某些状态表常常出现不能同时满足3条原则的情况。此时，可按从①至③的优先顺序考虑。

此外，从电路实际工作状态考虑，**一般将初始状态分配“0”状态。**

三、举例

例 对如下状态表进行状态编码（设A为初始状态）。

现态	次态/输出	
	x=0	x=1
A	C/1	B/0
B	A/0	A/1
C	A/1	D/1
D	D/1	C/0

解 所示状态表中，状态数N = 4，故状态编码的长度应为m=2。即实现该状态表的功能需要两个触发器。

根据相邻法的编码原则，4个状态的**相邻关系如下：**

根据原则 **① 次态相同，现态相邻。** 状态B和C应分配相邻的二进制代码；


根据原则**② 同一现态，次态相邻。** 状态B和C、A和D、C和D应分配相邻的二进制代码；

根据原则**③ 输出相同，现态相邻。** 状态A和D应分配相邻的二进制代码。

综合①~③可知，**状态分配时要求满足B和C、A和D、C和D相邻。**

在进行状态分配时，为了使状态之间的相邻关系一目了然，通常将卡诺图作为状态分配的工具。


现态	次态/输出	
	x=0	x=1
A	C/1	B/0
B	A/0	A/1
C	A/1	D/1
D	D/1	C/0



假定状态变量用y_2y_1表示，并将A分配“0”，一种满足上述相邻关系的分配方案如右图所示。**即状态A、B、C、D的状态编码依次为y_2y_1的取值00、01、11、10。**

将状态表中的状态A、B、C、D分别用编码00、01、11、10代替，即可得到该状态表的二进制状态表如右下表所示。

现态	次态/输出	
	x=0	x=1
A	C/1	B/0
B	A/0	A/1
C	A/1	D/1
D	D/1	C/0



现态 y_2y_1	次态$y_2^{(n+1)}y_1^{(n+1)}$/输出	
	x=0	x=1
00	11/0	01/0
01	00/0	00/1
11	00/1	10/1
10	10/0	11/0

注意：满足分配原则的方案通常可以有多种，设计者可从中任选一种。

5.3.4 确定激励函数和输出函数并画出逻辑电路图

任务：根据二进制状态表和所选触发器的激励表，求出触发器的激励函数表达式和电路的输出函数表达式，并予以化简。以便用适当的逻辑门和所选定的触发器构成实现给定逻辑功能的逻辑电路。

根据二进制状态表和触发器激励表，求激励函数和输出函数的最简表达式一般分为**两步：**

- **列出激励函数和输出函数真值表；**(P82-85/P140-141:触发器激励表)
- **用卡诺图化简后写出最简表达式。**

例 用J-K触发器和适当的逻辑门实现如下二进制状态表的功能。

现态	次态$y_2^{(n+1)}y_1^{(n+1)}$/输出	
y_2y_1	x=0	x=1
00	11/0	01/0
01	00/0	00/1
10	01/0	11/0
11	00/1	10/1

现态 y_2y_1	次态$y_2^{(n+1)}y_1^{(n+1)}$/输出 x=0	x=1
00	11/0	01/0
01	00/0	00/1
10	01/0	11/0
11	00/1	10/1


解　根据给定的二进制状态表和J-K触发器的激励表可列出激励函数和输出函数的真值表如右下表所示。

$Q \rightarrow Q^{(n+1)}$	J	K
0 → 0	0	d
0 → 1	1	d
1 → 0	d	1
1 → 1	d	0


激励函数和输出函数真值表

x	y_2	y_1	激励函数 $J_2K_2J_1K_1$	输出函数 Z
0	0	0	1 d 1 d	0
0	0	1	0 d d 1	0
0	1	0	d 1 1 d	0
0	1	1	d 1 d 1	1
1	0	0	0 d 1 d	0
1	0	1	0 d d 1	1
1	1	0	d 0 1 d	0
1	1	1	d 0 d 1	1


由真值表可作出激励函数和输出函数的卡诺图如下图所示。




$$J_2 = \overline{x} \cdot \overline{y}_1$$




$$K_2 = \overline{x}$$



$J_1=1$



$K_1=1$



Z


$$Z = y_2 y_1 + x y_1 = (y_2 + x) y_1$$

经化简后得到激励函数和输出函数的最简表达式如下：

$$J_2 = \overline{x y_1}\ ; \quad J_1 = K_1 = 1$$

$$K_2 = \overline{x}\ ; \quad Z = y_2 y_1 + x y_1 = (y_2 + x)\, y_1$$

相应逻辑电路图如下图所示。



5.4 同步时序逻辑电路设计举例

见教材中相关内容p148-p154

同步时序逻辑电路设计举例.doc(补充287-290)

5.3.4 同步时序逻辑电路设计举例

在数字系统中，同步时序电路的应用十分广泛，为了帮助读者熟练掌握其设计方法，下面给出几个设计实例。

例 5.14 用 T 触发器作为存储元件，设计一个 2 位二进制减 1 计数器。电路工作状态受输入信号 x 的控制。当 x＝0 时，电路状态不变；当 x＝1 时，在时钟脉冲作用下进行减 1 计数。计数器有一个输出 Z，当产生借位时 Z 为 1，其他情况下 Z 为 0。

解 题中对电路的状态数目及状态转换关系均十分清楚，设计过程如下。

① 作出状态图和状态表。根据问题要求，设状态变量用 y_2、y_1 表示，可直接作出计数器的二进制状态图，如图 5.40 所示；二进制状态表如表 5.32 所示。




图 5.40 状态图

表 3.28 钟控 T 触发器激励表

Q → Q^{n+1}	T
0 0	0
0 1	1
1 0	1
1 1	0

表 5.32 状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z x＝0	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z x＝1
0	0	00/0	11/1
0	1	01/0	00/0
1	1	11/0	10/0
1	0	10/0	01/0

② 确定激励函数和输出函数并化简。根据表 5.32 所示的状态表和 T 触发器的激励表，可作出激励函数和输出函数卡诺图，如图 5.41 所示。

$$Q^{n+1}=T\overline{Q}+\overline{T}Q=T\oplus Q$$




图 5.41 激励函数和输出函数卡诺图

化简后，激励函数和输出函数表达式为

$$T_2=x\overline{y}_1 \qquad T_1=x \qquad Z=x\overline{y}_2\overline{y}_1$$

③ 画出逻辑电路图。根据激励函数和输出函数表达式，画出逻辑电路，如图 5.42 所示。




图 5.42 逻辑电路

例 5.15　设计一个两位串行输入、并行输出双向移位寄存器。该寄存器有 x_1 和 x_2 两个输入端，其中 x_2 为控制端，用于控制移位方向，x_1 为数据输入端。当 $x_2=0$ 时，x_1 往寄存器高位串行送数，寄存器中的数据从高位移向低位；当 $x_2=1$ 时，x_1 往寄存器低位串行送数，寄存器中的数据从低位移向高位。寄存器的输出为触发器状态本身。

解　根据题意，设电路的状态变量为 y_2 和 y_1，其中 y_2 为高位，y_1 为低位，因而可直接画出寄存器的二进制状态图，如图 5.43 所示；状态表如表 5.33 所示。




图 5.43　状态图

表 5.33　二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$ $x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
0	0	0 0	1 0	0 1	0 0
0	1	0 0	1 0	1 1	1 0
1	1	0 1	1 1	1 1	1 0
1	0	0 1	1 1	0 1	0 0

假定采用 D 触发器作为存储元件，根据 D 触发器的激励表和表5.33所示状态表，可作出激励函数卡诺图，如图 5.44 所示。




图 5.44　卡诺图

表 3.22　钟控 D 触发器的激励表

Q → Q^{n+1}		D
0	0	0
0	1	1
1	0	0
1	1	1

$$Q^{n+1}=D$$

化简后的激励函数表达式为

$$D_2=\bar{x}_2x_1+x_2y_1$$
$$D_1=\bar{x}_2y_2+x_2x_1$$

根据以上函数表达式，可画出该寄存器的逻辑电路，如图 5.45 所示。




图 5.45　逻辑电路图

例 5.16 用 J-K 触发器作为存储元件，设计一个“101”序列检测器。该电路有一个输入 x 和一个输出 Z，当随机输入信号中出现“101”序列时，输出一个 1 信号。典型输入/输出序列如下。

输入 x	0	0	1	0	1	0	1	1	0	1	0	0
输出 Z	0	0	0	0	1	0	1	0	0	1	0	0

解 假定用 Moore 型同步时序电路实现给定功能，设计过程如下。

① 作出原始状态图和状态表。设初始状态为 A，根据题意可作出原始状态图，如图 5.46 所示；原始状态表如表 5.34 所示。

② 状态化简。根据化简法则可知，表 5.34 已是最小化状态表。




图 5.46 状态图

表 5.34 状态表

现态	次态 x=0	次态 x=1	输出 Z
A	A	B	0
B	C	B	0
C	A	D	0
D	C	B	1

③ 状态编码。由于最小化状态表中共有 4 个状态，故需 2 位二进制代码表示，即电路中要有 2 个触发器。设状态变量为 y_2、y_1，根据相邻法的编码原则，该例可采用图 5.47 所示的编码方案。相应的二进制状态表如表 5.35 所示。




图 5.47 状态编码方案

表 3.25 钟控 J-K 触发器的激励表

Q → Q^{n+1}		J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

表 5.35 二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$ x=0		次态 x=1		输出 Z
0	0	0	0	0	1	0
0	1	1	0	0	1	0
1	0	0	0	1	1	0
1	1	1	0	0	1	1

④ 确定激励函数和输出函数。根据表 5.35 所示二进制状态表和 J-K 触发器的激励表，可列出激励函数和输出函数真值表，如表 5.36 所示。

表 5.36 激励函数和输出函数真值表

输入 x	现态 y_2	现态 y_1	次态 y_2^{n+1}	次态 y_1^{n+1}	激励函数 J_2	K_2	J_1	K_1	输出 Z
0	0	0	0	0	0	d	0	d	0
0	0	1	1	0	1	d	d	1	0
0	1	0	0	0	d	1	0	d	0
0	1	1	1	0	d	0	d	1	1
1	0	0	0	1	0	d	1	d	0
1	0	1	0	1	0	d	d	0	0
1	1	0	1	1	d	0	1	d	0
1	1	1	0	1	d	1	d	0	1




图 5.48 逻辑电路

用卡诺图对表 5.36 中的激励函数和输出函数化简后，可得到其最简表达式如下：

$$J_2 = \bar{x}y_1 \qquad K_2 = \bar{x}\,\bar{y}_1 + xy_1 = \bar{x} \oplus y_1$$

$$J_1 = x \qquad K_1 = \bar{x}$$

$$Z = y_2 y_1$$

⑤ 画逻辑电路图。根据输出函数和激励函数表达式，可画出“101”序列检测器的逻辑电路图，如图 5.48 所示。

例 5.17 设计一个串行输入 3 位二进制码的奇偶检测器。该电路从输入端 x 串行输入二进制代码，每 3 位为一组，当 3 位代码中含 1 的个数为偶数时，输出 Z 产生一个 1 输出，平时 Z 输出为 0。

解 代码检测器的特点是，输入信号是按位分组的，每组的检测过程相同，即一组检测完后，电路回到初始状态，接着进行下一组的检测。

① 建立原始状态图和原始状态表。假定采用 Mealy 型电路实现给定功能的奇偶检测器，并设电路的初始状态为 A。根据题意，可作出该电路的原始状态图，如图 5.49 所示；与原始状态图对应的原始状态表如表 5.37 所示，表中共包含 7 个不同状态。




图 5.49 原始状态图

② 状态化简。用隐含表法化简表 5.37 所示原始状态表，可得到表 5.38 所示最小化状态表。

表 5.37 原始状态表

现 态	次态/输出	
	x=0	x=1
A	B/0	C/0
B	D/0	E/0
C	F/0	G/0
D	A/1	A/0
E	A/0	A/1
F	A/0	A/1
G	A/1	A/0

表 5.38 最小化状态表

现 态	次态/输出	
	x=0	x=1
A	B/0	C/0
B	D/0	E/0
C	E/0	D/0
D	A/1	A/0
E	A/0	A/1

③ 状态编码。由于最小化状态表中有 5 个状态，所以需采用 3 位二进制码表示，即电路要用 3 个触发器。设状态变量用 y_3、y_2、y_1 表示，根据状态编码的 3 条原则，可采用图 5.50 所示状态编码方案。按照该方案，可得到二进制状态表如表5.39所示。

y_1 \ y_3y_2	00	01	11	10
0	A	B	C	D
1				E

图 5.50　状态分配方案

表 5.39　二进制状态表

y_3	y_2	y_1	$y_3^{n+1}y_2^{n+1}y_1^{n+1}/Z$	
			x=0	x=1
0	0	0	010/0	110/0
0	1	0	100/0	101/0
1	1	0	101/0	100/0
1	0	0	000/1	000/0
1	0	1	000/0	000/1

④ 确定激励函数和输出函数。假定用 D 触发器作为存储元件，根据二进制状态表和 D 触发器激励表，可作出输出函数和激励函数卡诺图，如图 5.51 所示。化简时可将多余状态 001，011，111 作为无关条件处理。




图 5.51　卡诺图

表 3.22　钟控 D 触发器的激励表

Q → Q^{n+1}		D
0	0	0
0	1	1
1	0	0
1	1	1

$$Q^{n+1}=D$$

化简后的激励函数和输出函数表达式为

$$D_3=x\bar{y}_3+y_2$$

$$D_2=\bar{y}_3\bar{y}_2=\overline{y_3+y_2}$$

$$D_1=\bar{x}y_3y_2+x\bar{y}_3y_2=(x\oplus y_3)y_2$$

$$Z=xy_1+\bar{x}y_3\bar{y}_2\bar{y}_1$$

⑤ 讨论。通常，当所设计的电路中触发器所能表示的状态数大于有效状态数时，需要对所设计电路的实际工作状态进行讨论。主要讨论两个问题。第一，当电路偶然进入无效状态时，能否在输入信号和时钟脉冲作用下自动进入有效状态，如果能自动进入有效状态，则称为具有自恢复功能，否则，称为“挂起”。第二，电路万一处在无效状态，是否会产生错误输出信号。一旦发现存在“挂起”现象或错误输出现象，就必须对设计的方案进行修改，否则，将影响

电路工作的可靠性，甚至破坏正常工作。

实际上，只需要根据确定的激励函数和输出函数表达式作出相应状态表和状态图，便可使需要讨论的两个问题一目了然。至于修改设计方案的问题，则只涉及激励函数和输出函数化简时对无效状态下任意项的处理问题。

当电路中包含多个无效状态时，往往又将无效状态构成的集合称作状态的无效序列，相应地将正常工作下的状态集合称为状态的有效序列。本例的状态无效序列中包含 001、011 和 111 共 3 个无效状态，它们在化简激励函数和输出函数时被作为无关条件处理，即在这几个状态下，函数的值可根据化简的需要随意指定为 1 或者 0。通常的做法是，在卡诺图上和 1 圈在一起的即指定为 1，否则为 0。因此，只需检查化简函数时的卡诺图，便可知道无效状态下的激励函数和输出函数的取值，并推出相应次态，进而作出与设计方案对应的状态图或状态表，得出讨论结果。

由图 5.51 可知，本例中无效状态下的激励函数、输出函数和电路次态如表5.40所示。

表 5.40　无效状态检查表

输入	现态			激励函数			次态			输出
x	y_3	y_2	y_1	D_3	D_2	D_1	y_3^{n+1}	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	1	0	0	1	0	0	0
0	1	1	1	1	0	1	1	0	1	0
1	0	0	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1	1
1	1	1	1	1	0	0	1	0	0	1

根据表 5.40 和表 5.39 所示二进制状态表，可作出该设计方案的状态图，如图 5.52 所示。




图 5.52　方案检查状态图

由该状态图可知，此方案的无效状态序列不会产生“挂起”现象，但在无效状态下输入 1 时会产生错误的 1 输出。为此，应将输出函数表达式修改为

$$
\begin{aligned}
Z &= \bar{x}y_3\bar{y}_2\bar{y}_1 + xy_3\bar{y}_2y_1 \\
&= y_3\bar{y}_2(\bar{x}\,\bar{y}_1 + xy_1) \\
&= y_3\bar{y}_2\overline{x \oplus y_1} \\
&= \overline{\bar{y}_3 + y_2 + (x \oplus y_1)}
\end{aligned}
$$

⑥ 画逻辑电路图。根据简化后的激励函数表达式和修改后的输出函数表达式，可画出该奇偶检测电路的逻辑电路，如图 5.53 所示。




图 5.53　逻辑电路

来重新修改设计了。那么能否在前边的设计过程中就注意到电路能否自启动，并且在发现不能自启动时采取措施加以解决呢？

事实上这是可以做到的，下面通过一个例子来说明。

【例 5.4.4】 设计一个七进制计数器，要求它能够自启动。已知该计数器的状态转换图及状态编码如图 5.4.19 所示。

解： 从图 5.4.19 的状态转换图画出所要设计电路的次态（$Q_1^{n+1}\,Q_2^{n+1}\,Q_3^{n+1}$）的卡诺图，如图 5.4.20 所示。图中这七个状态以外的 000 状态为无效状态。

为清楚起见，将图 5.4.20 中的卡诺图分解为图 5.4.21 中的三个卡诺图，分别表示 Q_1^{n+1}、Q_2^{n+1}、Q_3^{n+1}。如果单纯地从追求化简结果最简单出发化简状态方程，则可得到

$$\begin{cases} Q_1^{n+1} = Q_2 \oplus Q_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases} \tag{5.4.13}$$




图 5.4.19 例 5.4.4 的状态转换图

Q_1^n \ $Q_2^nQ_3^n$	00	01	11	10
0	×××	100	001	101
1	010	110	011	111

图 5.4.20 例 5.4.4 电路次态（$Q_1^{n+1}\,Q_2^{n+1}\,Q_3^{n+1}$）的卡诺图

在以上合并 1 的过程中，如果把表示任意项的 × 包括在圈内，则等于把 × 取作 1 了；如果把 × 画在圈外，则等于把 × 取为 0。这无形中已经为无效状态指定了次态。如果这个指定的次态属于有效循环中的状态，那么电路是能自启动的。反之，如果它也是无效状态，则电路将不能自启动。在后一种情况下，就需要修改状态方程的化简方式，将无效状态的次态改为某个有效状态。

由图 5.4.21 可见，化简时将所有的 × 全都划在圈外了，也就是化简时把它




图 5.4.21 图 5.4.20 卡诺图的分解

们全取作 0 了。这也就意味着把图 5.4.20 中 000 状态的次态仍旧定成了 000。这样，电路一旦进入000状态以后，就不可能在时钟信号作用下脱离这个无效状态而进入有效循环，所以电路不能自启动。

为使电路能够自启动，应将图 5.4.20 中的 × × × 取为一个有效状态，例如取为 010。这时 Q_2^{n+1} 的卡诺图被修改为图5.4.22 形式，化简后得到




图 5.4.22 修改后的 Q_2^{n+1} 卡诺图

$$Q_2^{n+1} = Q_1 + \overline{Q}_2\overline{Q}_3$$

故式(5.4.13)的状态方程修改为

$$\begin{cases} Q_1^{n+1} = Q_2 \oplus Q_3 \\ Q_2^{n+1} = Q_1 + \overline{Q}_2\overline{Q}_3 \\ Q_3^{n+1} = Q_2 \end{cases} \tag{5.4.14}$$

若选用 JK 触发器组成这个电路，则应将上式化成 JK 触发器的标准形式，于是得到

$$\begin{cases} Q_1^{n+1} = (Q_2 \oplus Q_3)(Q_1 + \overline{Q}_1) = (Q_2 \oplus Q_3)\overline{Q}_1 + (Q_2 \oplus Q_3)Q_1 \\ Q_2^{n+1} = Q_1(Q_2 + \overline{Q}_2) + \overline{Q}_2\overline{Q}_3 = (Q_1 + \overline{Q}_3)\overline{Q}_2 + Q_1Q_2 \\ Q_3^{n+1} = Q_2(Q_3 + \overline{Q}_3) = Q_2\overline{Q}_3 + Q_2Q_3 \end{cases} \tag{5.4.15}$$

由上式可知各触发器的驱动方程应为

$$\begin{cases} J_1 = Q_2 \oplus Q_3, & K_1 = \overline{Q_2 \oplus Q_3} \\ J_2 = \overline{Q_1 Q_3}, & K_2 = \overline{Q}_1 \\ J_3 = Q_2, & K_3 = \overline{Q}_2 \end{cases} \tag{5.4.16}$$

计数器的输出进位信号 C 由电路的 011 状态译出，故输出方程为

$$C = \overline{Q}_1 Q_2 Q_3 \tag{5.4.17}$$




图 5.4.23 例 5.4.4 的逻辑图

图 5.4.23 是依照式(5.4.16)和式(5.4.17)画出的逻辑图，它一定能够自启动，已无须再进行检验。它的状态转换图示于图 5.4.24 中。

为了保持移位寄存器内部结构不变，只允许修改第一位触发器的输入。因此，只能通过修改每个无效状态中 Q_1 的次态，使它们的次态进入有效循环。




图 5.4.26 例 5.4.5 电路的状态转换图

Q_1 \ Q_2Q_3	00	01	11	10
0	000	100	101	001
1	010	110	111	011

图 5.4.27 由式(5.4.18)得到的次态卡诺图

如果按图 5.4.26 中的虚线连结方式修改状态转换图，则电路将能够自启动。也就是说，电路次态的卡诺图应修改为图 5.4.28 的形式。

Q_1 \ Q_2Q_3	00	01	11	10
0	1 0 0	1 0 0	0 0 1	0 0 1
1	0 1 0	0 1 0	0 1 1	0 1 1

图 5.4.28 例 5.4.5 电路的修改后的卡诺图

由图 5.4.26 可见，如果仅从能自启动的角度考虑，**101** 状态的次态本不必修改，它可以经过另外两个无效状态**110**和**011**以后进入有效循环。但从图 5.4.28 的卡诺图上不难发现，将 **101** 的次态修改为 **010** 以后，Q_1^{n+1} 的逻辑式可以更加简单。根据图 5.4.28 卡诺图求得修改后的状态方程为

$$\begin{cases} Q_1^{n+1} = \overline{Q_1}\,\overline{Q_2} \cdot \\ Q_2^{n+1} = Q_1 \cdot \\ Q_3^{n+1} = Q_2 \end{cases} \tag{5.4.19}$$

若选用 D 触发器组成这个计数器，则驱动方程为

$$\begin{cases} D_1 = Q_1^{n+1} = \overline{\overline{Q_1}\,\overline{Q_2}} = \overline{Q_1} + Q_2 \\ D_2 = Q_2^{n+1} = Q_1 \\ D_3 = Q_3^{n+1} = Q_2 \end{cases} \tag{5.4.20}$$

图 5.4.29 是按照式(5.4.20)画出的逻辑图，这个电路一定能自启动。




图 5.4.29 例 5.4.5 的逻辑图




图 5.4.24　图 5.4.23 电路的状态转换图

如果化简状态方程时把 **000** 状态的次态指定为 **010** 以外 6 个有效状态中的任何一个，所得到的电路也应能自启动。究竟取哪个有效状态为 **000** 的次态为宜，应视得到的状态方程是否最简单而定。

在无效状态不止一个的情况下，为保证电路能够自启动，必须使每个无效状态都能直接地或间接地（即经过其他的无效状态以后）转为某一有效状态。

【例 5.4.5】　设计一个能自启动的 3 位环形计数器。要求它的有效循环状态为 **100→010→001→100**。

解：　根据题目要求的状态循环，可以得到电路的状态转换图和电路次态的卡诺图，如图 5.4.25 所示。




图 5.4.25　例 5.4.5 电路的状态转换图和次态卡诺图
（a）状态转换图　　（b）次态卡诺图

如果只考虑使状态方程最简单，则可将图 5.4.25（b）的卡诺图分解，求得 Q_1^{n+1}、Q_2^{n+1}、Q_3^{n+1} 的最简单形式为

$$\begin{cases} Q_1^{n+1} = Q_3 \\ Q_2^{n+1} = Q_1 \\ Q_3^{n+1} = Q_2 \end{cases} \tag{5.4.18}$$

将 $Q_1Q_2Q_3$ 的五个无效状态 **000**、**011**、**101**、**110**、**111** 分别代入式（5.4.18）求出次态，即得图 5.4.26 中用实线连结的状态转换图。显然这样设计出来的电路是不能自启动的。

由于在化简状态方程的同时，也随之规定了每个无效状态的次态，所以这时电路次态的卡诺图已成为图 5.4.27 的形式。

下面讨论如何修改状态方程，以实现自启动。

第五章作业

5.4

5.6

5.8

5.13

5.15