第 七 章

中规模通用集成电路及其应用

集成电路由SSI发展到MSI、LSI和VLSI，使单个芯片容纳的逻辑功能越来越强。

一般来说,在SSI中仅是基本器件(如逻辑门或触发器)的集成，在MSI中已是逻辑部件(如译码器、寄存器等)的集成，而在LSI和VLSI中则是一个数字子系统或整个数字系统(如微处理器)的集成。

采用中、大规模集成电路组成数字系统具有体积小、功耗低、可靠性高等优点，且易于设计、调试和维护。

本章知识要点：

- 熟悉常用中规模通用集成电路的逻辑符号、基本逻辑功能、外部特性和使用方法；

- 用常用中规模通用集成电路作为基本部件，恰当地、灵活地、充分地利用它们完成各种逻辑电路的设计，有效地实现各种逻辑功能。

7.1 常用中规模组合逻辑电路

使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。

7.1.1 二进制并行加法器

一、定义

二进制并行加法器：是一种能并行产生两个二进制数算术和的组合逻辑部件。

二、类型及典型产品

按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。

1．串行进位二进制并行加法器：由全加器级联构成，高位的进位输出依赖于低位的进位输入。

串行进位二进制并行加法器的特点：

被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。由于每一位相加的和都与本位进位输入有关，所以，最高位必须等到各低位全部相加完成并送来进位信号之后才能产生运算结果。

这种加法器**运算速度较慢，而且位数越多，速度就越低。**

如何提高加法器的运算速度?

必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为**超前进位(又称先行进位)二进制并行加法器。**

2．超前进位二进制并行加法器：根据输入信号同时形成各位向高位的进位，然后同时产生各位的和。通常又称为**先行进位二进制并行加法器**或者**并行进位二进制并行加法器**。

典型芯片有四位二进制并行加法器74283。

四位二进制并行加法器的构成思想如下：

由全加器的结构可知， 第i位全加器的进位输出函数表达式为**(和的表达式见P186或P107例4.9全加器)**。

$$C_i = \overline{A_i}B_iC_{i-1} + A_i\overline{B_i}C_{i-1} + A_iB_i\overline{C_{i-1}} + A_iB_iC_{i-1}$$
$$= (A_i \oplus B_i)C_{i-1} + A_iB_i$$

令 $A_i \oplus B_i \rightarrow P_i$ （进位传递函数）

$A_i B_i \rightarrow G_i$ （进位产生函数）

则有 $C_i = P_i C_{i-1} + G_i$

当 i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为：

$$C_1 = P_1 C_0 + G_1$$


$$C_2 = P_2 C_1 + G_2 = P_2 P_1 C_0 + P_2 G_1 + G_2$$

$$C_3 = P_3 C_2 + G_3 = P_3 P_2 P_1 C_0 + P_3 P_2 G_1 + P_3 G_2 + G_3$$

$$C_4 = P_4 C_3 + G_4 = P_4 P_3 P_2 P_1 C_0 + P_4 P_3 P_2 G_1 + P_4 P_3 G_2 + P_4 G_3 + G_4$$

由于C_1～C_4是P_i、G_i和C_0的函数，即$C_i=f(P_i, G_i, C_0)$，而P_i、G_i又是A_i、B_i的函数，所以，在提供输入A_i、B_i和C_0之后，可以同时产生C_1～C_4。通常将根据P_i、G_i和C_0形成C_1～C_4的逻辑电路称为**先行进位发生器。**

三、四位二进制并行加法器的外部特性和逻辑符号



图中，A_4、A_3、A_2、A_1 ------- 二进制被加数；

B_4、B_3、B_2、B_1 ------- 二进制加数；

F_4、F_3、F_2、F_1 ------相加产生的和数；

C_0 ----------来自低位的进位输入；

FC_4 ----------向高位的进位输出。

四、应用举例

二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。

例 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。 **（P187例7.2）**

解 分析：根据问题要求，设减法采用补码运算，并令

$A = a_4a_3a_2a_1$ ----- 为被加数(或被减数)；

$B = b_4b_3b_2b_1$ ----- 为加数(或减数)；

$S = s_4s_3s_2s_1$ ----- 为和数(或差数)；

M----------为功能选择变量．当M=0时，执行A+B；
当M=1时，执行A-B。

由运算法则可归纳出电路功能为：

当M=0时，执行 $a_4a_3a_2a_1+b_4b_3b_2b_1+ 0$ (A+B)

当M=1时，执行 $a_4a_3a_2a_1+ \overline{b}_4\overline{b}_3\overline{b}_2\overline{b}_1+ 1$ (A-B)

可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。

具体实现：

将4位二进制数$a_4a_3a_2a_1$直接加到并行加法器的$A_4A_3A_2A_1$输入端，4位二进制数 $b_4b_3b_2b_1$ 分别和M异或后加到并行加法器的 $B_4B_3B_2B_1$ 输入端。并将M同时加到并行加法器的 C_0 端。


M=0： $A_i=a_i$, $B_i=b_i$, $C_0=0$

实现$a_4a_3a_2a_1$ + $b_4b_3b_2b_1$ + 0 （即A+B）；

M=1： $A_i=a_i$, $B_i=\overline{b_i}$, $C_0=1$,

实现 $a_4a_3a_2a_1+\overline{b_4}\,\overline{b_3}\,\overline{b_2}\,\overline{b_1}$ + 1（即A-B）。

实现给定功能的逻辑电路图如下：



例 7.3 用 4 位二进制并行加法器设计一个用余 3 码表示的 1 位十进制数加法器。

解 根据余 3 码的特点，两个余 3 码表示的十进制数相加时，需要对相加结果进行修正。修正法则是：若相加结果无进位产生，则“和”需要减 3；若相加结果有进位产生，则“和”需要加 3。据此，可用两片 4 位二进制并行加法器和一个反相器实现给定功能，逻辑电路如图 7.5 所示。其中，片Ⅰ用来对两个 1 位十进制数的余 3 码进行相加，片Ⅱ用来对相加结果进行修正。修正控制函数为片Ⅰ的进位输出FC_4，当 $FC_4=0$ 时，将片Ⅰ的和输出送至片Ⅱ，并将其加上二进制数 1101(即采用补码实现运算结果减二进制数 0011)；当 $FC_4=1$ 时，将片Ⅰ的和输出送至片Ⅱ，并将其加上二进制数 0011，片Ⅱ的和输出即为两个余 3 码相加的和数。




图 7.5 逻辑电路

例 7.4 用 4 位二进制并行加法器实现 4 位二进制数乘法器的逻辑功能。

解 设两个无符号 4 位二进制数 X 和 Y，$X=x_3x_2x_1x_0$，$Y=y_3y_2y_1y_0$，由此可推出 X 和 Y 的乘积 Z 为一个 8 位二进制数，令 $Z=z_7z_6z_5z_4z_3z_2z_1z_0$。两数相乘求积的过程如下：

	被乘数			x_3	x_2	x_1	x_0
×)	乘数			y_3	y_2	y_1	y_0
				y_0x_3	y_0x_2	y_0x_1	y_0x_0
			y_1x_3	y_1x_2	y_1x_1	y_1x_0	
		y_2x_3	y_2x_2	y_2x_1	y_2x_0		
	y_3x_3	y_3x_2	y_3x_1	y_3x_0			
乘积	z_7	z_6	z_5	z_4	z_3	z_2	z_1	z_0

因为两个 1 位二进制数相乘的法则和逻辑“与”运算法则相同，所以“积”项 $x_i y_j$（$i,j=0,1,2,3$）可用两输入与门实现；而对部分积求和则可用并行加法器实现。由此可知，实现 4 位二进制数乘法运算的逻辑电路可由 16 个两输入与门和 3 个 4 位二进制并行加法器构成。其逻辑电路如图 7.6 所示。




图 7.6　逻辑电路

7.1.2 译码器和编码器

译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。

一、译码器

译码器的功能是对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。

译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。

1．二进制译码器

二进制译码器： 能将n个输入变量变换成2^n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。


（1）特点：

- ▲ 二进制译码器一般具有n个输入端、2^n个输出端和一个(或多个)使能输入端；
- ▲ 使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平。
- ▲ 有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。

（2）典型芯片

常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。

图(a)、(b)所示分别是74138型3-8线译码器的管脚排列图和逻辑符号。



图中，A_2、A_1、A_0 --- 输入端；$\overline{Y}_0$～$\overline{Y}_7$ --- 输出端；

S_1、$\overline{S}_2$、$\overline{S}_3$ --- 使能端。

74138译码器真值表

输入					输出							
S_1	$\overline{S_2}+\overline{S_3}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0
0	d	d	d	d	1	1	1	1	1	1	1	1
d	1	d	d	d	1	1	1	1	1	1	1	1


可见，当 $S_1=1,\ \overline{S}_2+\overline{S}_3=0$ 时，无论A_2、A_1和A_0取何值，输出

$\overline{Y_0}$ --- $\overline{Y_7}$ 中有且仅有一个为0(低电平有效)，其余都是1。

2. 二-十进制译码器

功能： 将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。

例如，常用芯片7442是一个将8421码转换成十进制数字的译码器，芯片引脚图和逻辑符号如下。



该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端 $\overline{Y_0}$ ～ $\overline{Y_9}$ 均无低电平信号产生，即译码器对这6个非法码拒绝翻译。

3. 数字显示译码器

功能：数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。

常用的数字显示译码器有器七段数字显示译码器和八段数字显示译码器。

例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输入A_3、A_2、A_1和A_0接收4位二进制码，输出Q_a、Q_b、Q_c、Q_d、Q_e、Q_f和Q_g分别驱动七段显示器的a、b、c、d、e、f和g段。

(教材中给出的74LS48的输出为高电平有效。)


4. 应用举例

译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面举例说明在逻辑设计中的应用。

例 7.5　用 3-8 线译码器 74138 和与非门实现全减器的功能。

全减器：能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生本位差及向高位借位的逻辑电路。

框　图：被减数用A_i表示、减数用B_i表示、来自低位的借位用G_{i-1}表示、差用D_i表示、向相邻高位的借位用G_i表示。



根据全减器的功能，可得到全减器的真值表如下表所示。

全减器真值表

输入 A_i	输入 B_i	输入 G_{i-1}	输出 D_i	输出 G_i	输入 A_i	输入 B_i	输入 G_{i-1}	输出 D_i	输出 G_i
0	0	0	0	0	1	0	0	1	0
0	0	1	1	1	1	0	1	0	0
0	1	0	1	1	1	1	0	0	0
0	1	1	0	1	1	1	1	1	1


由真值表可写出差数D_i和借位G_i的逻辑表达式为：

$$D_i(A_i,B_i,G_{i-1})=m_1+m_2+m_4+m_7=\overline{m_1}\cdot\overline{m_2}\cdot\overline{m_4}\cdot\overline{m_7}$$

$$G_i(A_i,B_i,G_{i-1})=m_1+m_2+m_3+m_7=\overline{m_1}\cdot\overline{m_2}\cdot\overline{m_3}\cdot\overline{m_7}$$

用译码器74138和与非门实现全减器功能时，只需将全减器的输入变量A_i B_i G_{i-1}依次与译码器的输入A_2、A_1、A_0相连接，译码器使能输入端 S_1,$\overline{S_2}$,$\overline{S_3}$接固定工作电平，便可在译码器输出端得到输入变量的最小项之“非”。

根据全减器的输出函数表达式，将相应最小项的“非”送至与非门输入端，便可实现全减器的功能。逻辑电路图如下图所示。



例 7.6 用译码器和与非门实现逻辑函数

$$F(A,B,C,D) = \sum m(2,4,6,8,10,12,14)$$

解 题目给定的逻辑函数有 4 个逻辑变量，显然可采用上例类似的方法用一个 4-16 线译码器和与非门实现。

此外，也可以充分利用译码器的使能输入端，用 3-8 线译码器实现 4 变量逻辑函数。其方法是，用译码器的一个使能端作为变量输入端，将两个 3-8 线译码器扩展成 4-16 线译码器。如图 7.9 所示，用两片 74138 实现给定函数时，可先将给定函数变换为

$$F(A,B,C,D) = \overline{\overline{m}_2\ \overline{m}_4\ \overline{m}_6\ \overline{m}_8\ \overline{m}_{10}\ \overline{m}_{12}\ \overline{m}_{14}}$$

然后将逻辑变量 B、C、D 分别接至片Ⅰ和片Ⅱ的输入端 A_2、A_1、A_0，逻辑变量 A 接至片Ⅰ的使能端 $\overline{S}_2$ 和片Ⅱ的使能端 S_1。这样，当输入变量 A=0 时，片Ⅰ工作，片Ⅱ禁止，由片Ⅰ产生 $\overline{m}_0 \sim \overline{m}_7$；当 A=1 时，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ产生 $\overline{m}_8 \sim \overline{m}_{15}$。将译码器输出中与函数相关的项进行与非运算，即可实现给定函数 F 的功能。

用3-8线译码器74138及与非门实现逻辑函数。

要点：4-16线或两片3-8线译码器。



F
&
$\overline{Y}_0$ $\overline{Y}_1$ $\overline{Y}_2$ $\overline{Y}_3$ $\overline{Y}_4$ $\overline{Y}_5$ $\overline{Y}_6$ $\overline{Y}_7$
74138 I
$\overline{S}_3$
$\overline{S}_2$
A_2 A_1 A_0
S_1
$\overline{Y}_0$ $\overline{Y}_1$ $\overline{Y}_2$ $\overline{Y}_3$ $\overline{Y}_4$ $\overline{Y}_5$ $\overline{Y}_6$ $\overline{Y}_7$
74138 Ⅱ
$\overline{S}_3$
$\overline{S}_2$
A_2 A_1 A_0
S_1
B C D
1 A
0

图 7.9　逻辑电路

二、编码器

功能：编码器的功能恰好与译码器相反，是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义。


类型：编码器按照被编信号的不同特点和要求，有各种不同的类型，最常见的有二-十进制编码器(又称十进制-BCD码编码器)和优先编码器。

1. 二-十进制编码器

(1) **功能：**将十进制数字0～9分别编码成4位BCD码。

(2)结构框图

这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如下：



注意： 二-十进制编码器的输入信号是互斥的，即任何时候只允许一个输入端为有效信号。

最常见的有8421码编码器，例如，按键式8421码编码器（详见教材中有关内容：P194图7.13）。

2．优先编码器

（1）功能：识别输入信号的优先级别，选中优先级别最高的一个进行编码，实现优先权管理。

优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。它与上述二-十进制编码器的最大区别是，**优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号。**

优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。

(2)典型芯片：MSI优先编码器74LS148 。

例7.7 用优先编码器74148设计一个能裁决16级不同中断请求的中断优先编码器。（P195）（中断/循环）

7.1.3 多路选择器和多路分配器

多路选择器和多路分配器是数字系统中常用的中规模集成电路。其基本功能是完成对多路数据的选择与分配、在公共传输线上实现多路数据的分时传送。此外，还可完成数据的并串转换、序列信号产生等多种逻辑功能以及实现各种逻辑函数功能。

一、多路选择器


多路选择器(Multiplexer)又称数据选择器或多路开关，常用MUX表示。它是一种多路输入、单路输出的组合逻辑电路。

1．逻辑特性

（1）逻辑功能：从多路输入中选中某一路送至输出端，输出对输入的选择受选择控制量控制。通常，一个具有2^n路输入和一路输出的多路选择器有n个选择控制变量，控制变量的每种取值组合对应选中一路输入送至输出。

（2）构成思想

多路选择器的构成思想相当于一个单刀多掷开关，即




2. 典型芯片

常见的MSI多路选择器有4路选择器、8路选择器和16路选择器。

(1) 四路数据选择器74153

图(a)、(b)是型号为74153的双4路选择器的管脚排列图和逻辑符号。该芯片中有两个4路选择器。其中，$D_0 \sim D_3$为数据输入端；A_1、A_0为选择控制端；Y为输出端；G为使能端。



(2) 四路数据选择器74153的功能表

74153的功能表

选择控制输入 A_1 A_0	数据输入 D_0 D_1 D_2 D_3	输出 Y
0 0	D_0 d d d	D_0
0 1	d D_1 d d	D_1
1 0	d d D_2 d	D_2
1 1	d d d D_3	D_3

(3) 74153的输出函数表达式

$$Y = \overline{A_1}\,\overline{A_0}D_0 + \overline{A_1}A_0D_1 + A_1\overline{A_0}D_2 + A_1A_0D_3 = \sum_{i=0}^{3} m_i D_i$$

式中，m_i为选择变量A_1、A_0组成的最小项，D_i为i端的输入数据，取值等于0或1。

类似地，可以写出2^n路选择器的输出表达式为

$$Y = \sum_{i=0}^{2^n-1} m_i D_i$$

式中，m_i为选择控制变量A_{n-1}，A_{n-2}，…，A_1，A_0组成的最小项；D_i为2^n路输入中的第i路数据输入，取值0或1。

3. 应用举例

多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。

例 7.8　用 MUX 实现以下逻辑函数的功能：

$$F(A,B,C)=\sum m(2,3,5,6)$$

解　给定函数为一个 3 变量函数，可采用 8 路 MUX 或者 4 路 MUX 实现其功能。

方案 1　采用 8 路数据选择器实现


假定采用 8 路 MUX 74152 实现，MUX 的输出表达式为

$$Y=\overline{A}_2\overline{A}_1\overline{A}_0D_0+\overline{A}_2\overline{A}_1A_0D_1+\overline{A}_2A_1\overline{A}_0D_2+\overline{A}_2A_1A_0D_3$$
$$+A_2\overline{A}_1\overline{A}_0D_4+A_2\overline{A}_1A_0D_5+A_2A_1\overline{A}_0D_6+A_2A_1A_0D_7$$

给定逻辑函数 F 的表达式为

$$F(A,B,C)=\sum m(2,3,5,6)=\overline{A}B\overline{C}+\overline{A}BC+A\overline{B}C+AB\overline{C}$$

比较上述两个表达式可知：要使 Y=F，只需令 8 路 MUX 的 $A_2=A$，$A_1=B$，$A_0=C$ 且 $D_2=D_3=D_5=D_6=1$，而 $D_0=D_1=D_4=D_7=0$ 即可。据此可画出用 8 路 MUX 实现给定函数的逻辑电路，如图 7.17(a)所示。




(a)

方案 2　采用 4 路数据选择器实现

假定采用 4 路 MUX 74153 实现，由于 4 路 MUX 具有 2 个选择控制变量，所以用来实现 3 变量函数功能时，应该首先从函数的 3 个变量中任选 2 个作为选择控制变量，然后再确定选择器的数据输入。假定选 A、B 与选择控制端 A_1、A_0 相连，则可将函数 F 的表达式表示成如下形式：

$$\begin{aligned} F(A,B,C) &= \overline{A}B\overline{C} + \overline{A}BC + A\overline{B}C + AB\overline{C} \\ &= \overline{A}\overline{B}\cdot 0 + \overline{A}B\cdot(\overline{C}+C) + A\overline{B}\cdot C + AB\cdot\overline{C} \\ &= \overline{A}\overline{B}\cdot 0 + \overline{A}B\cdot 1 + A\overline{B}\cdot C + AB\cdot\overline{C} \end{aligned}$$

显然，要使 4 路 MUX 的输出 Y 与函数 F 相等，只需 $D_0=0$、$D_1=1$、$D_2=C$、$D_3=\overline{C}$。据此，可画出用 4 路 MUX 实现给定函数功能的逻辑电路，如图 7.17(b)所示。类似地，也可以选择 A、C 或 B、C 作为选择控制变量，选择控制变量不同，数据输入也不同。例如，本例若选 A、C 与 A_1、A_0 相连，则应有 $D_0=B$、$D_1=B$、$D_2=B$、$D_3=\overline{B}$。



(b)

例 7.9　用 4 路 MUX 实现 4 变量逻辑函数的功能，函数表达式为

$$F(A,B,C,D)=\sum m(0,2,3,7,8,9,10,13)$$

解　用 4 路 MUX 实现该函数时，首先应从函数的 4 个变量中选出 2 个作为 MUX 的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。

方案 1　选用变量 A 和 B 作为选择控制变量


假定选用变量 A 和 B 作为选择控制变量与选择控制端 A_1、A_0 相连，首先对函数作如下变换：

$$\begin{aligned}F(A,B,C,D)&=\sum m(0,2,3,7,8,9,10,13)\\&=\bar{A}\bar{B}\bar{C}\bar{D}+\bar{A}\bar{B}C\bar{D}+\bar{A}\bar{B}CD+\bar{A}BCD+A\bar{B}\bar{C}\bar{D}+A\bar{B}\bar{C}D+A\bar{B}C\bar{D}+ABC\bar{D}\\&=\bar{A}\bar{B}(\bar{C}\bar{D}+C\bar{D}+CD)+\bar{A}B\cdot CD+A\bar{B}(\bar{C}\bar{D}+\bar{C}D+C\bar{D})+AB\cdot\bar{C}D\\&=\bar{A}\bar{B}(C+\bar{D})+\bar{A}B\cdot CD+A\bar{B}(\bar{C}+\bar{D})+AB\cdot\bar{C}D\end{aligned}$$

根据变换后的逻辑表达式，即可确定各数据输入 D_i 分别为

$$D_0=C+\bar{D}\qquad D_1=CD\qquad D_2=\bar{C}+\bar{D}=+\overline{CD}\qquad D_3=\bar{C}D$$

据此，可得到用 MUX 74153 实现给定函数的逻辑电路，如图 7.18(a)所示。除 4 路 MUX 外，附加了 4 个逻辑门。



方案 2　选用变量 C 和 D 作为选择控制变量

如果选用变量 C 和 D 作为选择控制变量与选择控制端 A_1、A_0 相连，则可对函数做如下变换：

$$F(A,B,C,D)=\sum m(0,2,3,7,8,9,10,13)$$

$$=\overline{A}\,\overline{B}\,\overline{C}\,\overline{D}+\overline{A}\,\overline{B}C\overline{D}+\overline{A}\,\overline{B}CD+\overline{A}B\overline{C}D+A\overline{B}\,\overline{C}\,\overline{D}+A\overline{B}\,\overline{C}D+AB\overline{C}\,\overline{D}+ABC\overline{D}$$


$$=\overline{C}\,\overline{D}(\overline{A}\,\overline{B}+A\overline{B})+\overline{C}D(A\overline{B}+AB)+C\overline{D}(\overline{A}\,\overline{B}+A\overline{B})+CD(\overline{A}\,\overline{B}+\overline{A}B)$$

$$=\overline{C}\,\overline{D}\cdot\overline{B}+\overline{C}D\cdot A+C\overline{D}\cdot\overline{B}+CD\cdot\overline{A}$$

根据变换后的逻辑表达式，可确定各数据输入 D_i 分别为

$$D_0=\overline{B}\qquad D_1=A\qquad D_2=\overline{B}\qquad D_3=\overline{A}$$

相应逻辑电路如图 7.18(b)所示，在有反变量提供的前提下，无须附加逻辑门。显然，实现给定函数用 C、D 作为选择控制变量更简单。



例 7.10 用一片双 4 路 MUX 74153 实现 4 变量多输出函数。函数表达式为

$$\begin{cases} F_1(A,B,C,D) = \sum m(0,1,5,7,10,13,15) \\ F_2(A,B,C,D) = \sum m(8,10,12,13,15) \end{cases}$$

解 假定选取函数变量 A、B 作为 MUX 的选择控制变量 A_1、A_0，则可对函数 F_1 和 F_2 做如下变换。

$$\begin{aligned} F_1(A,B,C,D) &= \sum m(0,1,5,7,10,13,15) \\ &= \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}B\bar{C}D + \bar{A}BCD + A\bar{B}\bar{C}\bar{D} + AB\bar{C}D + ABCD \\ &= \bar{A}\bar{B}(\bar{C}\bar{D} + \bar{C}D) + \bar{A}B(\bar{C}D + CD) + A\bar{B} \cdot C\bar{D} + AB(\bar{C}D + CD) \\ &= \bar{A}\bar{B} \cdot \bar{C} + \bar{A}B \cdot D + A\bar{B} \cdot C\bar{D} + AB \cdot D \end{aligned}$$

$$\begin{aligned} F_2(A,B,C,D) &= \sum m(8,10,12,13,15) \\ &= A\bar{B}\bar{C}\bar{D} + A\bar{B}CD + AB\bar{C}\bar{D} + AB\bar{C}D + ABCD \\ &= \bar{A}\bar{B} \cdot 0 + \bar{A}B \cdot 0 + A\bar{B}(\bar{C}\bar{D} + C\bar{D}) + AB(\bar{C}\bar{D} + \bar{C}D + CD) \\ &= \bar{A}\bar{B} \cdot 0 + \bar{A}B \cdot 0 + A\bar{B} \cdot \bar{D} + AB \cdot (\bar{C} + D) \end{aligned}$$

令 MUX74153 的 $1Y = F_1$，$2Y = F_2$，根据上述逻辑表达式可确定 MUX74153 各数据输入端的值，依次为

$1D_0 = \bar{C}$	$1D_1 = D$	$1D_2 = C\bar{D}$	$1D_3 = D$
$2D_0 = 0$	$2D_1 = 0$	$2D_2 = \bar{D}2$	$D_3 = \bar{C} + D$



$\overline{C}+D$
≥1
+5V
B
$\overline{D}$
0
0
F_2
V_{CC} 2G A_0 $2D_3$ $2D_2$ $2D_1$ $2D_0$ 2Y
74153
1G A_1 $1D_3$ $1D_2$ $1D_1$ $1D_0$ 1Y GND
A
D
D
$\overline{C}$
F_1
&
C
$\overline{D}$

图 7.19　逻辑电路

MUX 除用来完成对多路数据进行选择的基本功能外，在逻辑设计中常用来实现各种逻辑函数功能。假定用具有 n 个选择控制变量的 MUX 实现 m 个变量的函数，具体方法可以分为 3 种情况讨论。

① $m=n$（用 n 个选择控制变量的 MUX 实现 n 个变量的函数）。

实现方法：将函数的 n 个变量依次连接到 MUX 的 n 个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含最小项 m_i，则相应 MUX 的 D_i 接 1，否则 D_i 接 0 。

② $m=n+1$（用 n 个选择控制变量的 MUX 实现 $n+1$ 个变量的函数）。

实现方法：从函数的 $n+1$ 个变量中任选 n 个作为 MUX 的选择控制变量，并根据所选定的选择控制变量将函数变换成 $Y=\sum_{i=0}^{2^n-1} m_i D_i$ 的形式，以确定各数据输入 D_i。假定剩余变量为 X，则 D_i 的取值只可能是 0、1、X 或 $\overline{X}$ 四者之一。


③ $m \geqslant n+2$（用 n 个选择控制变量的 MUX，实现 $n+1$ 个以上变量的函数）。

实现方法与②类似，但此时数据输入为去除选择变量之外剩余变量的函数，因此，一般需要增加适当的逻辑门辅助实现，且所需逻辑门的多少通常与选择控制变量的确定相关。

二、多路分配器

多路分配器(Demultiplexer)又称数据分配器，常用DEMUX表示。

多路分配器的结构与多路选择器正好相反，它是一种单输入、多输出组合逻辑部件，由选择控制变量决定输入从哪一路输出。如图所示为4路分配器的逻辑符号。



图中，D为数据输入端，A_1、A_0为选择控制输入端，f_0 ～ f_3为数据输出端。

四路分配器的功能如下表所示。

四路分配器功能表

A_1	A_0	f_0	f_1	f_2	f_3
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D

由功能表可知，4路分配器的输出表达式为

$$f_0=\overline{A_1}\,\overline{A_0}D=m_0D \quad ; \quad f_1=\overline{A_1}A_0D=m_1D$$

$$f_2=A_1\overline{A_0}D=m_2D \quad ; \quad f_3=A_1A_0D=m_3D$$

式中，m_i(i=0～3)是选择控制变量的4个最小项。

例 7.11　用 8 路 MUX 和 3-8 线译码器构造一个 3 位二进制数等值比较器。

解　设进行比较的两个 3 位二进制数分别为 ABC 和 XYZ，将 ABC 作为译码器的输入信号，XYZ 作为 MUX 的选择控制变量，按图 7.22 所示进行连接，即可实现 ABC 和 XYZ 的等值比较。

从图 7.22 可知，当译码器的使能端$\overline{S}_3$、$\overline{S}_2$接地，S_1接“1”时，电路处于工作状态。若 ABC=XYZ，则 MUX 的输出 F=0，否则 F=1。例如，当 ABC=010 时，译码器输出$\overline{Y}_2=0$，其余均为 1。若 MUX 选择控制变量 XYZ=ABC=010，则选通D_2送至输出端 F，由于$D_2=\overline{Y}_2=0$，故 F=0；若 XYZ≠010，则 MUX 会选择 D_2之外的其他数据输入送至输出端 F，由于与其余数据输入端相连的译码器输出均为 1，故 F 为 1。用类似方法，采用合适的译码器和 MUX 可构成多位二进制数比较器。




图 7.22　比较器的逻辑电路

7.2 常用中规模时序逻辑电路

数字系统中最典型的时序逻辑电路是**计数器**和**寄存器**。

7.2.1 计数器

1. 什么是计数器？

广义地说，计数器是一种能在输入信号作用下依次通过预定状态的时序逻辑电路。

就常用的集成电路计数产品而言，可以对其定义如下：

计数器： 是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作“计数脉冲”。

计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常**将一次循环所包含的状态总数称为计数器的“模”**。

2．计数器的种类

计数器的种类很多，通常有不同的分类方法。

(1)按其工作方式可分为**同步计数器**和**异步计数器**；

(2)按其进位制可分为**二进制计数器**、**十进制计数器**和**任意进制计数器**；

(3)按其功能又可分为**加法计数器**、**减法计数器**和**加/减可逆计数器**等。


3．功能

一般具有**计数、保存、清除、预置**等功能。


典型芯片：四位二进制同步可逆计数器74193

1. 74193的管脚排列图及逻辑符号

74193管脚排列图及逻辑符号分别如图(a)、(b)所示。



2．引脚功能



引　线　名　称		功　　能
输入端	CLR	清除
	$\overline{LD}$	预置控制
	D C B A	预置初始值
	CP_U ↑	累加计数脉冲（正脉冲）
	CP_D ↑	累减计数脉冲（正脉冲）
输出端	Q_D Q_C Q_B Q_A	计数值
	$\overline{Q}_{CC}$	进位输出（负脉冲）
	$\overline{Q}_{CB}$	借位输出（负脉冲）

3. 功能表

输入				输出
CLR	$\overline{LD}$	D C B A	CP_U CP_D	$Q_D Q_C Q_B Q_A$
1	d	d d d d	d d	0 0 0 0
0	0	$x_3 x_2 x_1 x_0$	d d	$x_3 x_2 x_1 x_0$
0	1	d d d d	↑ 1	累加计数
0	1	d d d d	1 ↑	累减计数

表中，CLR为高电平，计数器清“0”；$\overline{LD}$ 为低电平，计数器预置D、C、B、A输入值；计数脉冲由CP_U 端输入时，累加计数；计数脉冲由CP_D端输入时，累减计数。

关键点：模的控制！

构成模小于16的计数器

例7.12 用4位二进制同步可逆计数器74193构成模10的加法计数器。（P202-203）

例7.13 用4位二进制同步可逆计数器74193构成模12的减法计数器。（P203）

关键点：模的扩展和控制！

构成模大于16的计数器

例7.14 用两片4位二进制同步可逆计数器74193构成模$(147)_{10}$的加法器。（P203-204）

7.2.2 寄存器


寄存器：数字系统中用来存放数据或运算结果的一种常用逻辑部件。

功能：中规模集成电路寄存器除了具有接收数据、保存数据和传送数据等基本功能外，通常还具有左、右移位，串、并输入，串、并输出以及预置、清零等多种功能，属于多功能寄存器。

一、典型芯片


中规模集成电路寄存器的种类很多，例如，74194型是一种常用的4位双向移位寄存器。

1. 74194的管脚排列图和逻辑符号



74194共有10个输入，4个输出。

2. 引脚功能



引 线 名 称		功 能
输入端	$\overline{CLR}$	清除
	D C B A	并行数据输入
	D_R	右移串行数据输入
	D_L	左移串行数据输入
	S_1 S_0	工作方式选择控制
	CP	工作脉冲
输出端	Q_D Q_C Q_B Q_A	寄存器的状态

3. 功能表

输入				输出
$\overline{CLR}$ CP	S_1 S_0	D_R D_L	D C B A	Q_D Q_C Q_B Q_A
0 d	d d	d d	d d d d	0 0 0 0
1 0	d d	d d	d d d d	Q_D^n Q_C^n Q_B^n Q_A^n
1 ↑	1 1	d d	x_0 x_1 x_2 x_3	x_0 x_1 x_2 x_3
1 ↑	0 1	1 d	d d d d	1 Q_D^n Q_C^n Q_B^n
1 ↑	0 1	0 d	d d d d	0 Q_D^n Q_C^n Q_B^n
1 ↑	1 0	d 1	d d d d	Q_C^n Q_B^n Q_A^n 1
1 ↑	1 0	d 0	d d d d	Q_D^n Q_C^n Q_B^n 0
1 ↑	0 0	d d	d d d d	Q_D^n Q_C^n Q_B^n Q_A^n

从功能表可知，双向移位寄存器在S_1S_0和 $\overline{CLR}$ 的控制下可完成数据的并行输入（ S_1S_0 =11）、右移串行输入（ S_1S_0 =01），左移串行输入（ S_1S_0 =10）、保持（ S_1S_0 =00）和清除（$\overline{CLR}$ =0）等五种功能。

例7.16 （P207），例7.17（P208）

7.1 集成运放组成的基本运算电路

7.1.1 内容提要

一、概述

集成运放是具有高增益的直接耦合多级放大电路。集成运放实现线性应用的必要条件是引入深度负反馈。此时，运放本身工作在线性区，两输入端之间的电压与输出电压成线性关系。各种基本运算电路就是由集成运放加上不同的输入回路和反馈回路组成的。在基本运算电路中，运放本身虽处于线性应用状态，但整个运算电路所实现的运算却既可以是线性的（如比例、加减法、积分和微分），也可以是非线性的（如对数和指数、乘法和除法），这两者必须加以区别。

二、虚短和虚断的重要概念

理想的集成运放，其参数应为：$\dot{A}_{od}\to\infty$，$r_{id}\to\infty$，$r_o\to 0$，$K_{CMR}\to\infty$，$f_{BW}\to\infty$，$S_R\to\infty$，$I_B=0$，$U_{IO}=0$，$\frac{dU_{IO}}{dT}=0$，$I_{IO}=0$，$\frac{dI_{IO}}{dT}=0$。实际的集成运放的参数虽然和上述的有差别，但一般说来 A_{od} 和 r_{id} 都很大。

处在线性工作状态的理想集成运放有两个重要特点：

1．两输入端之间的电压 $u_{Id}=u_{-}-u_{+}\approx 0$，即输入端之间接近于短路而又不是真正短路——“虚短路”。

2．流入两输入端的电流 $|i_{-}|=|i_{+}|\approx 0$，即输入端接近于断路而又不是真正断路——“虚断路”。

这两个十分重要的概念在分析或设计集成运放组成的运算电路时很有用，必须正确理解和掌握。

三、运算电路中集成运放的输入方式及比较（表 7－1）

表 7－1

输入方式	电路	反馈性质	运放特点	运算关系	分析要点
反相	图 7－1	电压并联负反馈	虚地，虚断 $u_{Ic}\approx 0$ $R'_{if}\approx 0$ $R_{if}\approx R_1$ $R_{of}\approx 0$	反相比例 $A_{uf}\approx -R_f/R_1$ （$\lvert A_{uf}\rvert<1$， $=1$，>1）	抓住虚地
同相	图 7－2	电压串联负反馈	虚短，虚断 $u_{Ic}\approx u_I$ $R_{if}\to\infty$ $R_{of}\to 0$	同相比例 $A_{uf}=1+\frac{R_f}{R_1}$ （>1；$=1$，电压跟随器）	抓住虚短 $u_{-}\approx u_O\frac{R_1}{R_1+R_f}$
差动	图 7－3	电压负反馈	虚短，虚断 $u_{Ic}=u_{I2}\frac{R_3}{R_2+R_3}$	$u_O=-\frac{R_f}{R_1}u_{I1}+(1+\frac{R_f}{R_1})\frac{R_3}{R_2+R_3}u_{I2}$；当 $R_2=R_1$，$R_3=R_f$ 时，则 $u_O=\frac{R_f}{R_1}(u_{I2}-u_{I1})$	$u_{+}=u_I$ 采用叠加原理

很多集成运放线性应用电路都以上述三种输入方式为基础。比例、加减和积分运算都有反相输入和同相输入方式。反相输入电路的输入电阻小。在要求输入电阻大时，应选用同相输入方式。差动输入方式的输入电阻也小，而且在图 7－3 的电路中对 R_1～

R_3 和 R_f 要求精密匹配。在需要改变运算关系时，又必须同时选配两对高精密电阻，很不方便。




图 7－1




图 7－2




图 7－3

7.3 常用中规模信号产生与变换电路

信号产生与变换电路常用于产生各种宽度、幅值的脉冲信号，对信号进行变换、整形以及完成模拟信号与数字信号之间的转换等。

最常用的有555、A\D、D\A等中规模集成电路。

7.3.1 集成定时器555及其应用

集成定时器555是一种将模拟功能与逻辑功能巧妙地结合在一起的中规模集成电路。

常用的集成定时器有5G555(TTL电路)和CC7555(CMOS电路)等。下面以5G555为例说明其功能和应用。

一、5G555的电路结构与逻辑功能

1. 电路结构

(1)结构图和管脚排列图

(2)组成




图 7.37 5G555 的电路结构和管脚功能

集成定时器5G555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器五部分组成。

工作原理分析：P209-210。

2．5G555的逻辑功能

(1)外接控制电压时，5G555的逻辑功能

当CO端外接控制电压时，根据各部分电路的功能，可归纳出5G555的逻辑功能如下表所示。

表 7.20　5G555 的功能表

输　入			比较器输出		输　出	
v_{TH}	$v_{\overline{TR}}$	$\bar{R}_D$	R(C_1)	S(C_2)	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<V_{R1}$	$<V_{R2}$	1	1	0	1	截止
$<V_{R1}$	$>V_{R2}$	1	1	1	不变	不变
$>V_{R1}$	$>V_{R2}$	1	0	1	0	导通

(2) 不外接控制电压时，5G555的逻辑功能

当CO端不外接控制电压时，5G555的逻辑功能如下表所示。

表 7.21 5G555 不外接控制电压时的功能表

输入			比较器输出		输出	
v_{TH}	$v_{\overline{TR}}$	$\overline{R}_D$	R(C_1)	S(C_2)	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	1	0	1	截止
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	1	1	不变	不变
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	0	1	0	导通

二、5G555的应用举例

由于5G555具有电源范围宽、定时精度高、使用方法灵活、带负载能力强等特点，所以它在脉冲信号产生、定时与整形等方面的应用非常广泛。


1．用5G555构成多谐振荡器

多谐振荡器又称矩形波发生器，它有两个暂稳态，电路一旦起振，两个暂稳态就交替变化，输出矩形脉冲信号。

(1) 电路构成及工作原理

① 电路构成

用 5G555 构成的多谐振荡器电路及其工作波形图如图(a)、(b)所示。




用 5G555 构成的多谐振荡器电路及工作波形图

从图(a)可知，电路由5G555外加两个电阻和一个电容组成。5G555的D端(即放电三极管T的集电极)经R_1接至电源U_{CC}，构成一个反相器。电阻R_2和电容C构成积分电路。积分电路的电容电压u_C作为电路输入接至输入端TH和$\overline{TR}$。


② 电路的工作原理


该电路的工作原理可归纳为电容C充电、放电的过程。



用5G555构成的多谐振荡器电路及工作波形图

● **电容C充电：** 接通电源U_{CC}的瞬间，电容C上的电压u_C不能突变，故TH端的电压$u_{TH} < \frac{2}{3}U_{CC}$，$\overline{TR}$端的电压$u_{\overline{TR}} < \frac{1}{3}U_{CC}$，输出端OUT的状态为1，放电三极管T截止，电源$U_{CC}$经过$R_1$、$R_2$对电容C充电，$u_C$逐渐上升，电路处在第一个暂稳态。





注：电路周而复始地在两个暂稳态之间交替变换，便产生了如图(b)所示的矩形脉冲信号输出！

接通电源 V_{CC} 的瞬间，电容 C 上的电压 v_C 不能突变，故 TH 端的电压小于 $\frac{2}{3}V_{CC}$，$\overline{TR}$ 端的电压小于 $\frac{1}{3}V_{CC}$，输出端 OUT 的状态为 1，此时 $\overline{Q}=0$，放电三极管 T 截止，电源 V_{CC} 经过 R_1、R_2 对电容 C 充电，v_C 逐渐上升，电路处在第一个暂稳态。

当电容上的电压 v_C 逐渐升高到 $\frac{2}{3}V_{CC}$ 时，由于 TH 端和 $\overline{TR}$ 端的电压为 $\frac{2}{3}V_{CC}$，使输出端 OUT 的状态变为 0，此时 $\overline{Q}=1$，放电三极管 T 导通，电容 C 经 R_2 和 T 放电，v_C 逐渐下降，电路处在第二个暂稳态。

当电容 C 上的电压 v_C 下降到 $\frac{1}{3}V_{CC}$ 时，使输出 OUT 又从低电平 0 变为高电平 1，放电三极管 T 截止，电源 V_{CC} 再经 R_1、R_2 向 C 充电，电路返回到第一个暂稳态。

(2) 输出脉冲信号参数的计算

输出高电平的持续时间 t_H 是电容电压 u_C 从 $\frac{1}{3}U_{CC}$ 上升到 $\frac{2}{3}U_{CC}$ 所需要的时间，它与充电回路的时间常数 $(R_1+R_2)C$ 相关，近似计算公式为

$$t_H \approx 0.7(R_1+R_2)C$$

输出低电平的持续时间 t_L 是电容电压 u_C 从 $\frac{2}{3}U_{CC}$ 下降 $\frac{1}{3}U_{CC}$ 到所需的时间，它与放电回路的时间常数 R_2C 相关，近似计算公式为

$$t_L \approx 0.7\ R_2\ C$$

矩形波振荡周期 T_W 的近似计算公式为

$$T_W \approx t_H + t_L \approx 0.7(R_1+2R_2)C$$

矩形波振荡频率f的近似计算公式为

$$f=\frac{1}{T_W}\approx\frac{1}{0.7(R_1+2R_2)C}\approx\frac{1.43}{(R_1+2R_2)C}$$

矩形波的占空比Q的近似计算公式为

$$Q=\frac{t_H}{T_W}\approx\frac{0.7(R_1+R_2)C}{0.7(R_1+2R_2)C}\approx\frac{R_1+R_2}{R_1+2R_2}$$

2．用5G555构成施密特触发器


(1) 施密特触发器

施密特触发器是一种特殊的双稳态时序电路，与一般的双稳态触发器相比，它具有如下**两个特点：**

- 施密特触发器属于**电平触发**，对于缓慢变化的信号同样适用。只要输入信号电平达到相应的触发电平，输出信号就会发生突变，从一个稳态翻转到另一个稳态，并且稳态的维持依赖于外加触发输入信号。

- 对于正向和负向增长的输入信号，电路有不同的阈值电平。这一特性称为**滞后特性**或**回差特性。**

一种常用施密特触发器的逻辑符号和电压传输特性如下图所示，该器件实际上是一个具有滞后特性的反相器。



施密特触发器

图中，

U_{T+}：u_i上升时的阈值电压，称为正向阈值电平或上限触发电平。


U_{T-}：u_i下降时的阈值电压，称为负向阈值电平或下限触发电平。

ΔU_T：U_{T+} 和 U_{T-}之间的差值，称为回差电压(或滞后电压)。即

$$\Delta U_T = U_{T+} - U_{T-}$$


(2) 5G555构成的施密特触发器

用5G555构成的施密特触发器原理图及其传输特性分别如图 (a)、(b)所示。



5G555构成的施密特触发器

在图(a)中，将5G555的TH端和 $\overline{TR}$端连接在一起作为信号输入端，OUT作为输出端，便构成了一个施密特反相器。



(b)

- u_i从0开始逐渐升高

当$u_i < \frac{1}{3}U_{CC}$时，$u_{TH} = u_{\overline{TR}} < \frac{1}{3}U_{CC}$，输出$u_o$为高电平$U_{OH}$；


当$\frac{1}{3}U_{CC} < u_i < \frac{2}{3}U_{CC}$时，$u_{TH} < \frac{2}{3}U_{CC}$，$u_{\overline{TR}} > \frac{1}{3}U_{CC}$，$u_o$保持高电平；

当u_i上升到$u_i \geq \frac{2}{3}U_{CC}$时，$u_{TH} = u_{\overline{TR}} \geq \frac{2}{3}U_{CC}$，输出$u_o$变为低电平$U_{OL}$。

可见，电路正向阀值电压$u_{T+} = \frac{2}{3}U_{CC}$。传输特性为图（b）中的

$a \rightarrow b \rightarrow c \rightarrow d$。

- u_i从高于 $\frac{2}{3}U_{CC}$逐渐下降



当$\frac{1}{3}U_{CC}<u_i<\frac{2}{3}U_{CC}$时，$u_{TH}<\frac{2}{3}U_{CC}$，$u_{\overline{TR}}>\frac{1}{3}U_{CC}$，输出$u_o$保持低电平不变；

当$u_i\le\frac{1}{3}U_{CC}$时，$u_{TH}=u_{\overline{TR}}\le\frac{1}{3}U_{CC}$，输出$u_o$变为高电平$U_{OH}$。

可见，电路的负向阀值电压$U_{T-}=\frac{1}{3}U_{CC}$。

传输特性如图(b)中的 d→e→f→a。

由以上分析可知，该电路的回差电压为

$$\Delta U_T = U_{T+} - U_{T-} = \frac{1}{3}U_{CC}$$

5G555施密特触发器典型应用

施密特触发器的应用广泛，其典型应用有波形变换、脉冲整形、幅值鉴别等。

波形变换：施密特触发器能将正弦波、三角波或任意形状的模拟信号波形变换成矩形波。图 7.42(a)所示的是将正弦波变换成矩形波。

脉冲整形：经传输后的矩形脉冲往往由于干扰及传输线路的分布电容等因素而使信号发生畸变，出现前、后沿变坏或信号电平波形上叠加脉动干扰波等现象。用施密特触发器，选择适当的回差电压 ΔV_T，即可对输入信号整形后输出。图 7.42(b)所示的就是将干扰后的不规则波形，经整形后变成规则波形。

幅值鉴别：施密特触发器能在一系列幅值各异的脉冲信号中鉴别出幅值大于 V_{T+} 的脉冲，并产生对应的输出信号。如图 7.42(c)所示，输入信号经鉴幅后，仅幅值大于 V_{T+} 的脉冲会产生相应输出信号。




图 7.42　施密特触发器的典型应用

7.3.2 集成D/A转换器

数字系统只能处理数字信号。但在工业过程控制、智能化仪器仪表和数字通信等领域，数字系统处理的对象往往是模拟信号。例如，在生产过程控制中对温度、压力、流量等物理量进行控制时，经过传感器获取的电信号都是模拟信号。这些模拟信号必须变换成数字信号才能由数字系统加工、运算。另一方面，数字系统输出的数字信号，有时又必须变换成模拟信号才能去控制执行机构。因此，在实际应用中，必须解决模拟信号与数字信号之间的转换问题。

为了解决模拟信号与数字信号之间的转换问题，提供了如下**两类器件：**

D/A转换器：把数字信号转换成模拟信号的器件称为数/模转换器，简称D/A转换器或DAC(Digital to Analog Converter)；

A/D转换器：把模拟信号转换成数字信号的器件称为模/数转换器，简称A/D转换器或ADC(Analog to Digital Converter)。

7.3.2 集成 D/A 转换器

数字系统只能处理数字信号，但在工业过程控制、智能化仪器仪表和数字通信等领域，数字系统处理的对象往往是模拟信号。例如，图 7.44 是一个数字控制系统输入/输出信号关系示意图。在生产过程控制中对温度、压力、流量等物理量进行控制时，经过传感器获取的电信号都是模拟信号。这些模拟信号必须变换成数字信号才能由数字系统加工、运算。另一方面，数字系统输出的数字信号，有时又必须变换成模拟信号才能去控制执行单元，通过执行单元对被控对象进行调节。因此，在实际应用中，必须解决模拟信号与数字信号之间的转换问题。




图 7.44　数字控制系统信号关系示意图

把数字信号转换成模拟信号的器件称为数/模转换器，简称 D/A 转换器或 DAC(Digital to Analog Converter)；把模拟信号转换成数字信号的器件称为模/数转换器，简称 A/D 转换器或 ADC(Analog to Digital Converter)。

2. D/A 转换的工作原理与特性

(1) 一般结构

众所周知，数字量是由数字字符按位组合形成的一组代码，每位字符有一定的“权”。将数字量转换成模拟量的基本思想是：首先把数字量的每一位代码按其权的大小依次转换成相应的模拟量，然后将代表各位数字量的模拟量相加，便可得到与数字量对应的模拟量。

D/A 转换器主要由数字寄存器、模拟电子开关、解码网络、求和电路和基准电压源组成，图 7.45 是一个 n 位 D/A 转换器的一般结构框图。图中，数字寄存器用于存放 n 位数字量，寄存器输出的每位数码分别控制对应位的模拟电子开关，使之在解码网络中获得与该位数码权值对应的模拟量送至求和电路，求和电路将各位权值对应的模拟量相加，便可得到与 n 位数字量对应的模拟量。




图 7.45　n 位 D/A 转换器的结构框图

(2) 转换原理

在单片集成 D/A 转换器中，使用最多的是倒 T 形电阻网络 D/A 转换器。下面以 4 位倒 T 形电阻网络 D/A 转换器为例介绍其工作原理。

图 7.46 是 4 位电流型 *R*-2*R* 倒 T 形电阻网络 D/A 转换器的原理图。图中，S_3～S_0为模拟开关，*R*-2*R* 电阻解码网络呈倒 T 形，运算放大器组成求和电路。模拟开关 S_i由输入数码D_i控制，当 $D_i=1$ 时，S_i接运算放大器反相端，电流 I_i流入求和电路；当 $D_i=0$ 时，则 S_i接地，电流流入地。




图 7.46　电流型倒 T 形电阻网络

$$i_{\Sigma}=\frac{I}{2}D_3+\frac{I}{4}D_2+\frac{I}{8}D_1+\frac{I}{16}D_0=\frac{I}{2^4}(2^3D_3+2^2D_2+2^1D_1+2^0D_0) \tag{7-1}$$

式中，D_i为二进制代码，其值为 0 或为 1。

又因为从 D 点向右看的对地电阻为 R，所以总电流

$$I=\frac{V_{REF}}{R}$$

代入式(7-1)，得

$$i_{\Sigma}=\frac{V_{REF}}{2^4R}(2^3D_3+2^2D_2+2^1D_1+2^0D_0)=\frac{V_{REF}}{2^4R}\sum_{i=0}^{3}D_i\times 2^i \tag{7-2}$$

输出电压

$$v_O=-i_{\Sigma}R_f=-\frac{V_{REF}R_f}{2^4R}\sum_{i=0}^{3}D_i\times 2^i \tag{7-3}$$

当 R-$2R$ 倒 T 形电阻网络 D/A 转换器为 n 位时，其输出电压

$$v_O=-\frac{V_{REF}R_f}{2^nR}\sum_{i=0}^{n-1}D_i\times 2^i \tag{7-4}$$

式(7-4)表明，输出模拟量 v_O与输入数字量(n 位二进制数)成正比，转换比例系数 $K=-\frac{V_{REF}R_f}{2^nR}$。输出电压的变化范围可以用 V_{REF}和 R_f来调节。

一般 R-$2R$ 倒 T 形电阻网络 D/A 转换器的集成芯片都使 $R_f=R$，因此式(7-4)可简化为

$$v_O=-\frac{V_{REF}}{2^n}\sum_{i=0}^{n-1}D_i\times 2^i \tag{7-5}$$

由于 R-$2R$ 倒 T 形电阻网络 D/A 转换器在模拟电子开关 S_i状态改变时，与 S_i相连的 $2R$ 电阻总是接地或接虚地，即 $2R$ 电阻两端的电压及流过它的电流都不随开关掷向的变化而改变，故不存在对网络中寄生电容的充、放电现象，而且流过各 $2R$ 电阻的电流都是直接流入运算放大器输入端，所以工作速度快。因而，此类 D/A 转换器的应用较广泛。常用的集成芯片有 AD7524、DAC0832 等。

一、D/A转换器的特性和主要参数

1．转换特性

理想的D/A转换器应使输出模拟量与输入数字量成正比。


设输入数字量$D = D_{n-1}\ldots D_1D_0$，输出模拟量用A表示，则输出与输入之间的关系为

$$A = K \cdot D = K \cdot \sum_{i=0}^{n-1} D_i 2^i$$

式中，K为转换比例系数。

D/A转换的过程：先把输入数字量的每一位代码按其权的大小转换成相应的模拟量，然后将代表各位数字量的模拟量相加，即可得到与数字量成比例的模拟量。

图(a)给出了一个4位D/A转换器的示意框图，其转换特性曲线如图(b)所示。



4位 D/A 转换器示意框图和转换特性曲线

图中，设输出模拟量的满刻度值为A_m，则当数字量为 0001，电路输出最小模拟量 $A_{LSB}=\frac{1}{15}A_m$。推广到一般情况，n位输入的D/A转换器所能转换输出的最小模拟量 $A_{LSB}=\frac{1}{2^n-1}A_m$。

2．主要参数

衡量D/A转换器性能的主要参数有**分辨率、非线性度、绝对精度和建立时间。**

(1) 分辨率

分辨率是指最小模拟量输出与最大模拟量输出之比。对于一个n位D/A转换器，其分辨率为

$$\text{分辨率} = \frac{A_{LSB}}{A_m} = \frac{A_m/(2^n-1)}{A_m} = \frac{1}{2^n-1}$$

由于分辨率决定于数字量的位数，所以有时也用输入数字量的位数表示，如分辨率为8位、10位等。

(2) 非线性误差

具有理想转换特性的D/A转换器，每两个相邻数字量对应的模拟量之差都为 A_{LSB} 。*在满刻度范围内偏离理想转换特性的最大值，称为非线性误差*。

(3) 绝对精度

绝对精度是指在输入端加对应满刻度数字量时，输出的实际值与理想值之差 。一般该值应低于 $\frac{1}{2}A_{LSB}$。

(4) 建立时间

建立时间是指从送入数字信号起，到输出模拟量达到稳定值止所需要的时间。它反映了电路的转换速度。

二、D/A转换器的类型

目前，集成D/A转换器有很多类型和不同的分类方法。从电路结构来看，**各类集成D/A转换器至少都包括电阻网络和电子开关两个基本组成部分。**

1．按网络结构分类

根据电阻网络结构的不同，D/A转换器可分成权电阻网络D/A转换器、R-2R正梯形电阻网络D/A转换器和R-2R倒梯形电阻网络D/A转换器等几类。

2．按电子开关分类

根据电子开关的不同,可分成CMOS电子开关D/A转换器和双极型电子开关D/A转换器。双极型电子开关比CMOS电子开关的开关速度高。

3．按输出模拟信号的类型分类

根据输出模拟信号的类型，D/A转换器可分为**电流型**和**电压型**两种。常用的D/A转换器大部分是电流型，当需要将模拟电流转换成模拟电压时，通常在输出端外加运算放大器。

随着集成电路技术的发展,D/A转换器在电路结构、性能等方面都有很大变化。从只能实现数字量到模拟电流转换的D/A转换器,发展到能与微处理器完全兼容、具有输入数据锁存功能的D/A转换器,进一步又出现了带有参考电压源和输出放大器的D/A转换器，大大提高了D/A转换器综合性能。

常用的D/A转换器有8位、10位、12位、16位等种类，每种又有不同的型号。

三、典型芯片----集成D/A转换器DAC0832

DAC0832是用CMOS工艺制作的8位D/A转换器,采用20引脚双列直插式封装。

1．主要性能

分辨率：8位 ；


转换时间：1μs ；

缓冲能力：双缓冲 ；

输出信号类型：电流型 。

2. 结构框图和管脚排列图

DAC0832的内部结构框图和管脚排列图分别如图(a)、图(b)所示。



(a)

DAC0832的结构框图和管脚排列图

表 7.22　DAC0832 芯片对控制信号的要求

功能	控制条件					说明
	$\overline{CS}$	ILE	$\overline{WR_1}$	$\overline{XFER}$	$\overline{WR_2}$	
数据 $D_7 \sim D_0$ 锁存到输入寄存器	0	1	⊓			$\overline{WR_1}=0$ 接收数据 $\overline{WR_1}=1$ 锁定
数据由输入寄存器转存到 DAC 寄存器				0	⊓	$\overline{WR_2}=0$ 接收数据 $\overline{WR_2}=1$ 锁定
从输出端取模拟量						不受控制，随时可取

① 双缓冲方式。输入数字量进行两级缓冲。首先在 $\overline{CS}$、ILE 和 $\overline{WR_1}$ 控制下，将输入数据锁存到输入寄存器，然后在 $\overline{XFER}$ 和 $\overline{WR_2}$ 控制下将输入寄存器中的数据锁存到 DAC 寄存器。当数据从输入寄存器转存到 DAC 寄存器后，在 D/A 转换器进行 D/A 转换的同时，输入寄存器可以接收新的数据而不影响模拟量输出。

② 单缓冲方式。输入数字量只进行一级缓冲。具体实现时可令两个寄存器中的一个处于受控状态，另一个处于直通状态。例如，将 $\overline{CS}$、ILE 和 $\overline{WR_1}$ 接相应控制信号，而将 $\overline{XFER}$ 和 $\overline{WR_2}$ 接地，这时输入寄存器在控制信号作用下实现对输入数据的锁存，而 DAC 寄存器处在直通状态，即输出随输入变化而变化。显然，此时输入寄存器的输出直接施加到了 D/A 转换器的输入端。同样，也可令输入寄存器处在直通状态，而 DAC 寄存器处于受控状态，从而实现了对输入数据的一级缓冲。

③ 直通方式。输入数字量不进行缓冲，直接作用到 D/A 转换器上。此时可令两个寄存器均处于直通状态，即除 ILE 接高电平 1 外，其余 4 个控制信号均接低电平 0。

4. 应用举例

D/A 转换器的典型应用是将数字信号转换成模拟信号，下面举例说明。

例 7.18 采用 DAC0832 作为波形发生器，产生 n 个三角波信号。

解 芯片 DAC0832 可与 PC 总线直接相连，在应用方面具有较大的灵活性。假定采用单缓冲工作方式，其端口地址为 PORT。硬件连接如图 7.50 所示。




图 7.50 三角波信号发生器硬件连接图

产生 n 个三角波的汇编语言源程序如下：

```
TRIANGULARWAVE  PROC  FAR
        MOV   AX, DATA
```

```
        MOV   DS, AX          ;初始化 DS
        MOV   DX, PORT        ; 置端口地址为 PORT
        MOV   CX, n           ; 置循环次数 CX=n
        MOV   AL, 00H         ; 置数字量初值 AL=00H
L1:     OUT   DX, AL          ; 输出 AL 到 DAC0832
        INC   AL              ; AL 加 1
        JNZ   L1              ; 不为 0，继续输出
        MOV   AL, FEH         ; 为 0，重新置 AL=FEH
L2:     OUT   DX, AL          ; 输出 AL 到 DAC0832
        DEC   AL              ; AL 减 1
        JNZ   L2              ; 不为 0，继续输出
        DEC   CX              ; 为 0，将循环次数减 1
        JNZ   L1              ; 循环次数不为 0，继续生成下一个三角波
TRIANGULARWAVE  ENDP
```

7.3.3 集成A/D转换器

通常，A/D转换的过程包括采样、保持和量化、编码两大步骤。

采样：是指周期地获取模拟信号的瞬时值，从而得到一系列时间上离散的脉冲采样值。

保持：是指在两次采样之间将前一次采样值保存下来，使其在量化编码期间不发生变化。

采样保持电路一般由采样模拟开关、保持电容和运算放大器等几个部分组成。

经采样保持得到的信号值依然是模拟量，而不是数字量。**任何一个数字量的大小，都是以某个最小数字量单位的整数倍来表示的。**

量化：将采样保持电路输出的模拟电压转化为最小数字量单位整数倍的转化过程称为量化。

所取的最小数量单位叫做量化单位，其大小等于数字量的最低有效位所代表的模拟电压大小，记作U_{LSB}。

编码：把量化的结果用代码(如二进制数码、BCD码等)表示出来，称为编码。

A/D转换过程中的量化和编码是由A/D转换器实现的。

一、A/D转换器的类型

A/D转换器的类型很多，根据转换方法的不同，最常用的A/D转换器有如下几种类型。

1．并行比较型A/D转换器

并行比较型A/D转换器由电阻分压器、电压比较器、数码寄存器及编码器4个部分组成。

优点：**转换速度快。**其转换时间只受电路传输延迟时间的限制，最快能达到低于20ns。

缺点：**随着输出二进制位数的增加，器件数目按几何级数增加。**一个n位的转换器，需要2^n-1个比较器。例如，n=8时，需要 $2^8-1=255$个比较器。因此，制造高分辨率的集成并行A/D转换器受到一定限制。

适用于要求转换速度高、但分辨率较低的场合。

2．逐次比较型A/D转换器

逐次比较型A/D转换器是集成ADC芯片中使用最广泛的一种类型。它由**电压比较器、逻辑控制器、D/A转换器及数码寄存器组成**。

特点：转换速度较快，且输出代码的位数多，精度高。

3．双积分型A/D转换器

双积分型A/D转换器是一种间接A/D转换器。**由积分器、检零比较器、时钟控制门和计数器等几部分组成。**

工作原理：把输入的模拟电压转换成一个与之成正比的时间宽度信号，然后在这个时间宽度里对固定频率的时钟脉冲进行计数，其结果就是正比于输入模拟信号的数字量输出。

优点：精度高、抗干扰能力强；缺点:速度较慢.

广泛用于对速度要求不高的数字化仪表。

二、A/D转换器的主要技术参数

1．分辨率

分辨率是指输出数字量变化一个最小单位(最低位的变化)对应输入模拟量需要变化的量。输出位数越多，分辨率越高。通常以输出二进制码的位数表示分辨率。

2．相对精度

相对精度是指实际转换值偏离理想特性的误差。

通常以数字量最低位所代表的模拟输入值来衡量，如相对精度不超过$\pm\frac{1}{2}$LSB 。

3．转换时间

转换时间是指A/D转换器从接到转换命令起到输出稳定的数字量为止所需要的时间。

三、集成A/D转换器典型芯片---ADC0809

常用的集成A/D转换器有8位、10位、12位、16位等，每种又可分为不同的型号。

逐次比较型 A/D 转换器的结构如图 7.51 所示。它由控制与时序电路、逐次逼近寄存器、D/A 转换器、电压比较器以及输出数据寄存器等主要部分组成。




图 7.51　逐次比较型 A/D 转换器的结构框图




图 7.52　ADC0809 原理框图和管脚排列图

地址锁存与译码器控制 8 位模拟开关，实现对 8 路模拟信号的选择。8 个模拟输入端可接收 8 路模拟信号，但某一时刻只能选择其中的一路进行转换。树状开关与 256R 电阻网络一起构成 D/A 转换电路，产生与逐次逼近寄存器中二进制数字量对应的反馈模拟电压，送至比较器，与输入模拟电压进行比较。比较器的输出结果和控制与时序电路的输出一起控制逐次逼近寄存器中的数据从高位至低位变化，依次确定各位的值，直至最低位被确定为止。在转换完成后，转换结果送到三态输出缓冲器。当输出允许信号 OE 有效时，选通输出缓冲器，输出转换结果。

第七章作业

- 7.3
- 7.4
- 7.5
- 7.7