计算机学院

第二学期《数字逻辑》

期未考试试卷　　A 卷

学号_____班级_____姓名_____成绩_____

一、填空（每空 1 分，共 14 分）

1、$(21.5)_{10}$=（　　）$_2$=（　　）$_8$=（　　）$_{16}$

2、若 $x=-0.1101$，则$[x]_{补}$=（　　）

3、十进制数 809 对应的 8421BCD 码是（　　）

4、若采用奇校验，当信息位为 10011 时，校验位应是（　　）

5、数字逻辑电路分为（　　）和（　　）两大类

6、电平异步时序逻辑电路的描述工具有（　　）、（　　）、（　　）

7、函数 $F=(A+B)\cdot(\overline{C}+D)$ 的反函数是（　　）

8、与非门扇出系数 N_O 的含义是（　　）

9、若要消除函数 $F(A,B,C)=\overline{A}B+AC$ 对应的逻辑电路可能存在的险象，则应增加的冗余项是（　　）

二、选择题（每空 2 分，共 16 分）

从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内

1、数字系统采用（　）可以将减法运算转化为加法运算

A．原码　　B．余 3 码　　C．Gray 码　　D．补码

2、欲使 J-K 触发器在 CP 脉冲作用下的次态与现态相反，JK 的取值应为（　）

A．00　　B．01　　C．10　　D．11

3、对完全确定原始状态表中的 6 个状态，A、B、C、D、E、F 进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（　　）个状态

A．2　　B．4　　C．5　　D．6

4、下列集成电路芯片中，（　　）属于组合逻辑电路

A．计数器 74290　　B．寄存器 74194

C．三一八译码器 74138　　D．集成定时器 5G555

5、设计一个 20 进制同步计数器，至少需要（　）个触发器

A．4　　B．5　　C．6　　D．20

6、用 5G555 构成的多谐振荡器有（　）

A．两个稳态　　B．两个暂稳态

C．一个稳态，一个暂稳态　　D．既没有稳态，也没有暂稳态

7、可编程逻辑阵列 PLA 的与、或陈列是（　）

A．与阵列可编程、或阵列可编程　　B．与阵列不可编程、或阵列可编程

C．与阵列可编程、或阵列不可编程　　D．与阵列不可编程、或阵列不可编程

8、最大项和最小项的关系是（　）

A．$\bar{m}_i = M_i$　　B．$m_i = M_i$　　C．$m_i \cdot M_i = 1$　　D．无关系

三、逻辑函数化简（6 分）

把 $F(A,B,C,D) = \Sigma m(0,1,5,14,15) + \Sigma d(4,7,10,11,12)$ 化成最简与—或式

四、分析题（每小题 12 分，共 24 分）

1、分析图 1 所示组合逻辑电路

① 写出输出函数表达式

② 列出真值表

③ 说明电路功能




图 1

2、分析图 2 所示脉冲异步时序逻辑电路

① 写出输出函数和激励函数表达式

② 列出次态真值表，作出状态表和状态图

③ 说明电路功能

④ 设初态 $y_2 y_1 = 00$，作出 x 输入 4 个异步脉冲后的状态 $y_2 y_1$ 和输出 z 的波形图。




图 2

五、设计题（每小题 10 分，共 20 分）

1、作出“1101”序列检测器的 Moore 模型原始状态图和状态表，电路有一个串行输入端 x，一个输出端 z。当 x 输入的序列中出现“1101”时，输出 z 为 1，否则 z 为 0，其典型输入输出序列如下：

输入 x　　0 1 0 1 1 0 1 1 0 1 0

输出 z　　0 0 0 0 0 0 1 0 0 0 0

2、用 D 触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路

现态 y_2y_1	次态/输出 $y_2^{n+1}y_1^{n+1}/z$	
	x=0	x=1
00	01/0	10/0
01	11/0	10/0
11	01/0	00/0
10	00/0	11/1

D 触发器激励表如下


Q→Q^{n+1}		D
0	0	0
0	1	1
1	0	0
1	1	1


六 综合应用题（每小题 10 分，共 20 分）


1、用三一八译码器 74138 和适当的逻辑门设计一个三变量 “多数表决电路”

2、用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个“10010010”序列发生器，循环产生该序列。序列中的最高位“1”是序列的第一位。（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）

附：各集成电路逻辑符号







计算机学院

第二学期《数字逻辑》

期末考试试题 A 卷参考答案

一、填空题（每空 1 分，共 14）

解答：

1.（21.5）$_{10}$=（10101，1）$_{2}$=（25.4）$_{8}$=（15.8）$_{16}$

2. $[x]_{补}$=1.0011　　3. 100000001001

4. 0　　5. 组合逻辑电路，时序逻辑电路

6. 逻辑表达式，流程表，总态图　　7. $\overline{F}=\overline{A}\overline{B}+C\overline{D}$

8. 指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。

9. BC

二、选择题（每空 2 分，共 16 分）


解答

1. D　2. D　3. B　4. C　5. B　6. B　7. A　8. A

三、逻辑函数化简（6 分）

解答

先画出函数 F（A.B.C.D）的卡诺图




化简得最简与__或表达式：$F=\overline{A}\overline{C}+AC$

四、分析题（每小题 12 分，共 24 分）

1. 解答

① 逐级写出输出函数表达式



②列真值表

$$P_1 = \overline{\bar{A}B}$$

$$P_2 = P_1 + D = \overline{\bar{A}B} + D$$

$$P_3 = \overline{B + C}$$

$$F = \overline{P_2 \cdot P_3} = \overline{(\overline{\bar{A}B} + D) \cdot \overline{B + C}} = \overline{\overline{\bar{A}B} + D} + B + C$$

$$= \bar{A}B \cdot \bar{D} + B + C = B + C$$

输入 ABCD	输入 F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	1
0 0 1 1	1
0 1 0 0	1
0 1 0 1	1
0 1 1 0	1
0 1 1 1	1
1 0 0 0	0
1 0 0 1	0
1 0 1 0	1
1 0 1 1	1
1 1 0 0	1
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1

③功能说明

由真值表可知，当输入 ABCD 取值为 0010、0011、0100、0101、0110、0111、1010、1011、1100、1101、1110、1111 时输出 F 为 1，否则 F 为 0。或者说当输入 ABCD 中 B 或 C 为 1 时，F 为 1,否则 F 为 0。

2. 解答

① 输出函数和激励函数表达式

$Z = xy_2y_1$　电路属 Mealy 模型

$J_2 = k_2 = 1$　$c_2 = y_1$（cp=）y_1


$J_1 = k_1 = 1$　$c_1 = x$（cp=）x

② 列次态真值表，作状态表和状态图

输入 x	现态 y_2y_1	激励函数 J_2k_2	C_2	J_1 k_1	C_1	输出 Z	次态 $y_2^{m+1}y_1^{n+1}$
1	0 0	1 1		1 1	↓	0	0 1
1	0 1	1 1	↓	1 1	↓	0	1 0
1	1 0	1 1		1 1	↓	0	1 1
1	1 1	1 1	↓	1 1	↓	1	0 0


状态表

现在 y_2y_1	次真 $y_2^{n+1}y_1^{n+1}$ / Z
0 0	0 1 / 0
0 1	1 0 / 0
1 0	1 1 / 0
1 1	0 0 / 1



③ 电路功能：异步模 4 加 1 计数器，输出 Z 表示进位


④ 时间图



五、设计题（每小题 10 分，共 20 分）

1. 解答　设初态为 (A/0)

原始状态图如下



原始状态表


现态	次态		输出
	x=0	x=1	
A	A	B	0
B	A	C	0
C	D	C	0
D	A	E	0
E	A	B	1


2. 解答

（1）作输出函数和激励函数真值表

输入	次态	激励函数	输出
x y_2 y_1	y_2^{n+1} y_1^{n+1}	D_2 D_1	Z
0 0 0	0 1	0 1	0
0 0 1	1 1	1 1	0
0 1 1	0 1	0 1	0
0 1 0	0 0	0 0	0
1 0 0	1 0	1 0	0
1 0 1	1 0	1 0	0
1 1 1	0 0	0 0	0
1 1 0	1 1	1 1	1


（2）确定输出函数和激励函数





$$D_2 = x\overline{y}_1 + \overline{y}_2 y_1 \qquad D_1 = \overline{x}\ \overline{y}_2 + \overline{x}y_1 + xy_2\overline{y}_1 \qquad Z = xy_2\overline{y}_1$$

（3）画逻辑电路图



注：D_2、D_1 亦可化成与非__与非的形式。

六、综合应用题（每小题 10 分，共 20 分）

1. 解答

① 列其值表

设输入为 A，B，C：1：赞同　0：反对

输出为 F　　：1：通过　0：否决

列其值表如下：

输入 ABC	输出 F
0 0 0	0
0 0 1	0
0 1 0	0
0 1 1	1
1 0 0	0
1 0 1	1
1 1 0	1
1 1 1	1


② 输出函数表达式

$F=\sum m(3,5,6,7)$

③ 变换表达式形式

$$F = m_3 + m_5 + m_6 + m_7$$
$$= \overline{m_3 \cdot m_5 \cdot m_6 \cdot m_7}$$

④画逻辑图



2. 解答

① 把 74193 设计成 8 进制计数器，计数规律为 $Q_DQ_CQ_BQ_A$：

0000→0001→0010→0011

↑ ↓

0111←0110←0101←0100


当 $Q_DQ_CQ_BQ_A$ 向 1000 进位时，强迫计数器产生清 0 信号，所以 $CLR=Q_D$

② 用 $Q_CQ_BQ_A$ 作八选一数据选择的地址选择端

③ 数据选择器的输入端 D_0~D_7 依次接入待产生序列的各位 10010010

④ 设置工作启动按钮，提供清 0 脉冲，CPu 外接工作脉冲，CP_D 按“1”

⑤ 逻辑图如下



武 汉 大 学 计 算 机 学 院

《数字逻辑》期末考试试题（A 卷）

2007—2008 学年第二学期（闭卷考试）

班号：_____学号：_____姓名：_____ 成绩：_____

（注：答案全部写在答题纸上）

一、填空题（每空 1 分，共 16 分）

1、$(27.5)_{10}$=（　　）$_2$=（　　）$_{16}$

2、已知 x=-0.1011，则$[x]_{补}$=（　　）

3、奇偶校验码可检测（　　）位错，但不能定位和纠错

4、每个双稳态触发器可记录（　　）位二进制码

5、十进制数 347 对应的 8421BCD 码是（　　）

6、三态门的三种输出状态是（　　）、（　　）、（　　）

7、有两个相同型号的 TTL 与非门，甲的开门电平为 1.6V, 乙的开门电平为 1.7V，试问在输入相同高电平时，（　　）的抗干扰能力强。

8、$F = A\overline{B} + \overline{C}D$ 的反函数是（　　），对偶函数是（　　）

9、组合逻辑电路的竞争可分为（　　）竞争和（　　）竞争两种类型。

10、用 5G555 构成的单稳触发器的暂稳态持续时间 t_w 的宽度与（　　）有关。

11、脉冲异步时序逻辑电路的状态（　　）同时变化的。

二、单项选择题（每空 2 分，共 14 分）

1、能够直接将输出端相连实现“线与”的逻辑门是（　　）

A. 与门　　B. 或门　　C. OC 门　　D. 与或非门

2、三一八译码器 74138 能够正常工作的条件是使能端 $S_1\overline{S}_2\overline{S}_3$(或为$G_1\overline{G}_{2A}\overline{G}_{2B}$) 必须为（　　）

A.100　　B.011　　C.101　　D.110

3、对上升沿触发的钟控触发器，其状态翻转的时刻发生在（　　）

A.CP 为 0 时　　B. CP 由 0 到 1 时

C. CP 由 1 到 0 时　　D. CP 为 1 时

4、同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（　　）

A.减少触发器个数　　B.提高电路可靠性

C.提高电路工作速度　　D.减少电路中的逻辑门，使电路结构最简

5、电平异步时序逻辑电路，不允许两个或两个以上输入信号（　　）

A.同时为 1　　B. 同时为 0　　C. 同时改变　　D.同时出现

6、对完全确定原始状态表中的 5 个状态 A、B、C、D、E 进行化简，若有（B、C）、（B、D）等效，则最简状态表中只有（　　）个状态

A. 2　　B. 3　　C. 4　　D. 5

7、某同步时序逻辑电路的最简状态表中有　11 个状态，则设计该电路最少需要（　　）个触发器。

A. 3　　B. 4　　C. 5　　D. 15

三、化简逻辑函数（每小题 5 分，共 10 分）

1、用代数法把函数 $F = AB + \overline{A}\overline{B} + A\overline{B}CD + \overline{A}BCD$ 化成最简与一或式

2、用卡诺图法把函数 $F(A.B.C.D) = \Sigma m(2,5,7,8,10,13) + \Sigma d(0,3,14,15)$ 化成最简或—与式

四、分析题（每小题 10 分，共 20 分）

1、分析图 1 所示组合逻辑电路

① 写出输出函数表达式

② 列出真值表

③ 说明电路功能




图 1

2、分析图 2 所示脉冲异步时序逻辑电路

① 写出激励函数表达式

② 作出状态表和状态图

③ 作出时间图并说明电路功能（设初态 y_2y_1=00）




图 2

五、设计题（每小题 10 分，共 20 分）

1、作出“1111”序列检测器的 Moore 模型原始状态图和状态表，电路有一个串行输入端 x，一个输出端 z。当 x 输入的随机序列中出现连续 4 个或 4 个以上 1 时，输出 z 为 1，否则 z 为 0，其典型输入输出序列如下：

输入 x：0 1 1 0 1 1 1 1 1 0 1 0

输出 z：0 0 0 0 0 0 0 1 1 0 0 0


2、用 J-k 触发器和适当的逻辑门设计一个 Mealy 模型同步八进制可逆计数器。电路有一个输入 x，一个输出 z。x=0 在时钟脉冲作用下，作加 1 计数，x=1 作减 1 计数；输出 z 等于 1 表示进位或借位。（J-k 触发器激励表如下）：

$Q \to Q^{n+1}$		J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0


六、综合应用题（每小题 10 分，共 20 分）

1、用 PLA 设计一个组合逻辑电路，该电路用于比较二个一位二进制数 A、B 的大小，产生大于（F_1）、小于（F_2）、等于（F_3）三种比较结果

2、用四位二进制同步可逆计数器 74193，七段显示译码器 7448，七段显示器设计一个“秒”时钟，循环显示“0～9”秒。假设秒脉冲已设计好，可直接接到计数器的 CP 端。（写出设计过程，说明工作原理，画出逻辑图）







武 汉 大 学 计 算 机 学 院

《数字逻辑》期末考试试题（A 卷）参考答案

2007—2008 学年第二学期（闭卷考试）

一、解答（每空 1 分，共 16 分）

1. $(11011.1)_2$、$(1B.8)_{16}$　　2. $[x]_{补}$=1.0101

3. 奇数　　4. 1　　5. 0011 0100 0111　　6. 高电平, 低电平, 高阻

7. 甲　　8. $\overline{F}=(\overline{A}+B)(C+\overline{D})$, $F'=(A+\overline{B})(\overline{C}+D)$

9. 临界竞争, 非临界竞争　　10. 充电时间常数 RC　　11. 不是

二、解答（每小题 2 分，共 14 分）


1. C　　2.A　　3.B　　4.D　　5. C　　6.B　　7.B

三、解答（每小题 5 分，共 10 分）

1.

$$F=AB+\overline{A}\overline{B}+(A\overline{B}+\overline{A}B)CD$$
$$=AB+\overline{A}\overline{B}+\overline{AB+\overline{A}\overline{B}}CD$$
$$=AB+\overline{A}\overline{B}+CD$$

2. 画出函数 F 的卡诺图



解法 1　圈为 0 的项，直接写出或一与式

$F=(B+\overline{D})(\overline{B}+D)$

解法 2　先求 $\overline{F}$ 的最简与一或式。再对 $\overline{F}$ 求反即得 F 的最简或一与式

$$\overline{F}=\overline{B}D+B\overline{D}$$
$$F=\overline{\overline{F}}=(B+\overline{D})(\overline{B}+D)$$

四、解答（每小题 10 分，共 20 分）

1. ①写出输出函数表达式

$F_1=\overline{\overline{A}\overline{B}}$　$F_2=\overline{\overline{A}B}$　$F_3=\overline{A\overline{B}}$　$F_4=\overline{AB}$

② 列其值表

A	B	F_1	F_2	F_3	F_4
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

③功能：由其值表可见，每输入一组二进制码时，与这个二进制码值相对应的输出线上将出现一个低电平为 0 的有效信号。故其功能是将二进制码按它原来的值译成相应的输出信号，是一个二一四译码器，输出低电平有效。

2. ① 写出激励函数表达式

$T_2 = 1 \quad c_2 = y_1$


$D_1 = \overline{y}_1 \quad c_1 = cp$

② 作状态转换其值表

	cp	y_2	y_1	T_2	c_2	D_1	c_1	y_2^{n+1}	y_1^{n+1}
⎍	1	0	0	1	↑	1	1↓	0	1
	1	0	1	1	↓	0	1↓	1	0
	1	1	0	1	↑	1	1↓	1	1
	1	1	1	1	↓	0	1↓	0	0


状态表

现态 y_2y_1	次态 $y_2^{n+1}y_1^{n+1}$
	cp=1
0 0	0 1
0 1	1 0
1 0	1 1
1 1	0 0




状态图

③ 电路功能：该电路是一个异步模四（二位二进制数）加 1 计数器。时间图如下：



五、解答（每小题 10 分，共 20 分）

1. 设初态为 A




原始状态图

原始状态表

现状	状态		输出
	X=0	X=1	
A	A	B	0
B	A	C	0
C	A	D	0
D	A	E	0
E	A	E	1

2. ①形成原始状态图和原始状态表




现态 $y_2y_1y_0$	$y_2^{n+1}y_1^{n+1}y_0^{n+1}/Z$	
	x=0	x=1
0 0 0	001/0	111/1
0 0 1	010/0	000/0
0 1 0	011/0	001/0
0 1 1	100/0	010/0
1 0 0	101/0	011/0
1 0 1	110/0	100/0
1 1 0	111/0	101/0
1 1 1	000/1	110/0


② 确定激励函数和输出函数

输入				次态			输出	激励		
x	y_2	y_1	y_0	y_2^{n+1}	y_1^{n+1}	y_0^{n+1}	z	$J_2 k_2$	$J_1 k_1$	$J_0 k_0$
0	0	0	0	0	0	1	0	0d	0d	1d
0	0	0	1	0	1	0	0	0d	1d	d1
0	0	1	0	0	1	1	0	0d	d0	1d
0	0	1	1	1	0	0	0	1d	d1	d1
0	1	0	0	1	0	1	0	d0	0d	1d
0	1	0	1	1	1	0	0	d0	1d	d1
0	1	1	0	1	1	1	0	d0	d0	1d
0	1	1	1	0	0	0	1	d1	d1	d1
1	0	0	0	1	1	1	1	1d	1d	1d
1	0	0	1	0	0	0	0	0d	0d	d1
1	0	1	0	0	0	1	0	0d	d1	1d
1	0	1	1	0	1	0	0	0d	d0	d1
1	1	0	0	0	1	1	0	d1	1d	1d
1	1	0	1	1	0	0	0	d0	0d	d1
1	1	1	0	1	0	1	0	d0	d1	1d
1	1	1	1	1	1	0	0	d0	d0	d1

画卡诺图化简



J_2



K_2

……

$$\begin{cases} J_2 = x\bar{y}_1\bar{y}_0 + \bar{x}y_1y_0 \\ K_2 = x\bar{y}_1\bar{y}_0 + \bar{x}y_1y_0 \end{cases} \quad \begin{cases} J_1 = x\bar{y}_0 + \bar{x}y_0 \\ K_1 = x\bar{y}_0 + \bar{x}y_0 \end{cases} \quad \begin{cases} J_1 = 1 \\ K_1 = 1 \end{cases} \quad z = \bar{x}y_2y_1y_0 + x\bar{y}_2\bar{y}_1\bar{y}_0$$

③画电路图（略）

六、解答（每小题 10 分，共 20 分）

1.① 列真值表求出 F_1（大于），F_2(小于)，F_3(等于)的最简与或表达式。


A	B	F_1	F_2	F_3
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

$$F_1 = A\bar{B}$$

$$F_2 = \bar{A}B$$

$$F_3 = \bar{A}\bar{B} + AB$$


②画 PLA 的阵列图



2.① 先把 74193 设计成十进制计数器，并用启动脉冲 p_S 将初态 $Q_DQ_CQ_BQ_A$ 清零，CLR=Q_DQ_B,CPu 接“秒”脉冲 CP, CP_D 接“1”。

② 把计数器的输出状态 $Q_DQ_CQ_BQ_A$ 接 7448 的 $A_3A_2A_1A_0$，并正确处理 7448 的辅助控制信号，$\overline{LT}=1$ $\overline{BI}/\overline{RBO}=1$

③ 把 7448 的七段输出端 a~g 接七段显示器的输入 a~g。



“秒”时钟逻辑电路图

计算机学院

《数字逻辑》期末考试试题（A 卷）

2008～2009 学年第二学期（闭卷考试）

班级：_____ 学号：_____ 姓名：_____ 成绩：_____

（注：答案全部写在答题纸上）

一、填空题（每空 1 分，共 16 分）

1．已知$[X]_{补}$=1.1100，则$[X]_{真值}$=（　　），$[X]_{反}$=（　　）。

2．（30.5）$_{10}$=（　　）$_{2}$=（　　）$_{8}$=（　　）$_{16}$。

3．$F=\overline{A}C+BD\overline{C}$ 的反函数是（　　），对偶函数是（　　）。

4．余 3 码 010010001011 对应的十进制数是（　　）。

5．有两个相同型号的 TTL 与非门，甲的关门电平为 0.9V，乙的关门电平为 0.8V，试问在输入相同低电平时，（　）的抗干扰能力强。

6．集电极开路逻辑门（OC 门）的输出端（　　）直接相连实现线与。

7.欲使 T 触发器在 CP 脉冲作用下的次态与现态相反，则 T 的取值应为(　　)。

8．脉冲异步时序逻辑电路（　　）两个或两个以上输入端同时为 1。

9．优先编码器的多个输入端（　　）同时输入有效信号。

10．可编程逻辑阵列 PLA 的与阵列是（　　）编程的。

11．若要消除函数 $F(A,B,C)=\overline{A}\overline{B}+AC$ 对应的电路可能存在的险象，则应增加的冗余项是（　　）。

12．对完全确定状态表中的7 个状态 A、B、C、D、E、F、G 进行化简，若有（A、B），（B、C），（E、F）等效，则最简状态表中只有（　）个状态。

二、证明题（6 分）

$$AB+\overline{A}C+(\overline{B}+\overline{C})D=AB+\overline{A}C+D$$

三、化简题（每小题 5 分，共 10 分）

把下列函数化成最简与一或式：

1．$F=A\overline{B}+\overline{A}C+\overline{B}\overline{C}+\overline{A}BD$；

2．$F(A,B,C,D)=\sum m(0,2,10,13,15)+\sum d(5,7,8,11,14)$。

四、分析题（每小题 10 分，共 20 分）

1．分析图 1 所示组合逻辑电路

（1）写出输出函数表达式（3 分）

（2）列出真值表（4 分）

（3）说明电路功能（3 分）




图 1

2．分析图 2 所示电平异步时序逻辑电路

（1）写出输出函数和激励函数表达式（3 分）

（2）作出流程表（表中输入变量按 X_2X_1 顺序排列）（3 分）

（3）作出总态图（4 分）




图 2

五、设计题（每小题 12 分，共 24 分）

1．作出同步时序逻辑电路“110”序列检测器的 Mealy 模型原始状态图和状态表。电路有一个串行输入端 *X*，一个输出端 *Z*。当 *X* 输入的序列中出现“110”时，输出 *Z* 为 1，否则 *Z* 为 0。其典型输入输出序列如下：

输入 *X*：0 1 0 1 1 0 0 1 1 0 1

输出 *Z*：0 0 0 0 0 1 0 0 0 1 0

2．用 J、K 触发器和适当的逻辑门设计能实现下列最简二进制状态表功能的同步时序逻辑电路。

现态		$y_2^{n+1}\ y_1^{n+1}/z$	
y_2	y_1	X=0	X=1
0	0	00/0	01/0
0	1	00/0	11/0
1	0	dd/d	dd/d
1	1	00/0	11/1

J—K 触发器激励表

$Q \to Q^{n+1}$		J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

六、综合应用题（每小题 12 分，共 24 分）


1．用四选一数据选择器设计一个三变量奇数检测电路，当输入的三个变量A、B、C 中 1 的个数为奇数时，输出 F 等于 1，否则 F 等于 0。（用 AB 作地址选择端）

2．用 5G555 定时器和适当的电阻电容构成的多谐振荡器如下图所示：


①说明电路的工作原理；（4 分）

②画出电容电压 V_C 的充放电波形和输出电压 V_O 的振荡波形；（4 分）

③计算出矩形波的振荡周期。（4 分）



附：5G555 的电路结构图、引脚图、功能表如下：



5G555 不外接控制电压时的功能表

输　入			比较器输出		输　出	
v_{TH}	$v_{\overline{TR}}$	$\overline{R}_D$	R(C_1)	S(C_2)	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	1	0	1	截止
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	1	1	不变	不变
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	0	1	0	导通

计算机学院

《数字逻辑》期末考试（A 卷）参考答案

2008～2009 学年第二学期（闭卷考试）

一、填空题（每空 1 分，共 16 分）

1．$[X]_{真值}$=－0.0100，$[X]_{反}$=1.1011。

2．（30.5）$_{10}$=（11110.1）$_{2}$=（36.4）$_{8}$=（1E.8）$_{16}$

3．反函数 $\overline{F}=(A+\overline{C})(\overline{B}+\overline{D}+C)$，对偶函数 $F'=(\overline{A}+C)(B+D+\overline{C})$。

4．（158）$_{10}$　　5．甲　　6．可以（允许）　　7．1

8．不允许　　9．可以（允许）　　10．可　　11．增加冗余项 $\overline{BC}$　　12．4

二、证明题（6 分）

$$AB+\overline{A}C+\left(\overline{B}+\overline{C}\right)D=AB+\overline{A}C+BC+\overline{BC}D$$

$$=AB+\overline{A}C+BC+D$$

$$=AB+\overline{A}C+D$$

三、化简题（每小题 5 分，共 10 分）

1．解：

$$F=\overline{B}\left(A+\overline{C}\right)+\overline{A}C+\overline{A}BD$$


$$=\overline{B}\,\overline{\overline{A}C}+\overline{A}C+\overline{A}BD$$

$$=\overline{A}C+\overline{B}+B\overline{A}D$$

$$=\overline{A}C+\overline{B}+\overline{A}D$$

$$=\overline{B}+\overline{A}C+\overline{A}D$$

2．解①：画卡诺图



②最简与一或式　$F=BD+\overline{B}D$

四、分析题（每小题 10 分，共 20 分）

1．解答

（1）输出函数表达式：$F_1 = \overline{A}B$

$F_2 = \overline{\overline{A}B + A\overline{B}} = \overline{A \oplus B} = A \odot B$

$F_3 = A\overline{B}$

（2）列真值表

输入		输出		
A	B	F_1	F_2	F_3
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

（3）功能说明：该电路对二个1位二进制数A、B进行比较，产生小于（F_1），等于（F_2）和大于（F_3）三种比较结果。


2．解答

（1）输出函数和激励函数表达式：$Z = x_2 x_1 + \overline{x}_1 y$　$Y = x_2 x_1 + \overline{x}_1 y$　（电路属于 Mealy 模型）

（2）流程表


二次状态	激励状态/输出状态 Y/Z			
y	x_2x_1=0 0	0 1	1 1	1 0
0	0/0	0/0	1/1	0/0
1	1/1	0/0	1/1	1/1

（3）总整图




五、设计题（每小题12分，共24分）

1．解：设初态为A，由题意得：



现态	次态/输出	
y	x=0	x=1
A	A/0	B/0
B	A/0	C/0
C	D/1	C/0
D	A/0	B/0

2. 解（1）：列次态转换真值表




输入			次态		激励				输出
x	y_2	y_1	y_2^{n+1}	y_1^{n+1}	J_2	K_2	J_1	K_1	Z
0	0	0	0	0	0	d	0	d	0
0	0	1	0	0	0	d	d	1	0
0	1	0	d	d	d	d	d	d	d
0	1	1	0	0	d	1	d	1	0
1	0	0	0	1	0	d	1	d	0
1	0	1	1	1	1	d	d	0	0
1	1	0	d	d	d	d	d	d	d
1	1	1	1	1	d	0	d	0	1

（2）用卡诺图化简得：

$$\begin{cases} J_2 = xy_1 \\ K_2 = \bar{x} \end{cases} \qquad \begin{cases} J_1 = x \\ K_1 = \bar{x} \end{cases} \qquad Z = x y_2$$

（3）讨论当电路进入多余状态 10 时，电路能否自启动。

x	y_2	y_1	J_2	K_2	J_1	K_1	y_2^{n+1}	y_1^{n+1}	z
0	1	0	0	1	0	1	0	0	0
1	1	0	0	0	1	0	1	1	0



可见电路能自启动。

（4）画逻辑图（略）


六、综合应用题（每小题 12 分，共 24 分）

1. 解（1）：设输入变量为 A、B、C，输出为 F，列真值表如下：

输入			输出
A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

（2）写输出函数表达式：$F = \sum m(1,2,4,7)$


（3）选 A、B 作地址端，确定输入数据 D_0、D_1、D_2、D_3。



D_0=C、$D_1 = \bar{C}$

$D_2 = \bar{C}$、D_3=C

（4）画逻辑图



2. 解：


①工作原理

当合上电源瞬间 ， 电容上 的电压不 能突变，

$V_C < \frac{1}{3}V_{CC}$，所以$V_{TH} = V_{\overline{TR}} < \frac{1}{3}V_{CC}$，输出 V_o=1，放电三极管截止，电源电压经 R_1、R_2 和电容 C 充电，V_C 逐步上升，当 V_C 上升到$\frac{1}{3}V_{CC} < V_C < \frac{2}{3}V_{CC}$ 时，放电三极管仍然截止，V_0 仍然为 1，电路处于第一个暂稳态。当 V_C 继续充电到$> \frac{2}{3}V_{CC}$ 时，此时$V_{\overline{TR}} > \frac{1}{3}V_{CC}$，$V_{TH} > \frac{2}{3}V_{CC}$，放电三极管开始导通，输出$V_o$=0，电容经过 C、R_2 和放电三极管 T 放电，V_C 开始下降。当$V_C = V_{TH} = V_{\overline{TR}}$ 下降到$\frac{1}{3}V_{CC} < V_C < \frac{2}{3}V_{CC}$ 时，输出 V_0 仍为 0，电路处于第

二个暂稳态。当 V_C 继续放电下降到$V_C < \frac{1}{3}V_{CC}$ 时，V_{TH} 就$< \frac{2}{3}V_{CC}$，$V_{\overline{TR}} < \frac{1}{3}V_{CC}$，放电三极管又截止，输出 V_0 又变到 1，又重复第一个暂稳态，如此循环产生振荡，输出矩形波。

（2）电容电压 V_C 的充放电波形和输出电压 V_o 的振荡波形如下：



（3）输出矩形波的高电平时间 t_H 是电容电压 V_C 的充电时间，与$(R_1 + R_2)C$ 有关，即$t_H = f\left[(R_1 + R_2)C\right]$或$t_H \approx 0.7(R_1 + R_2)C$。

输出低电平的时间 t_L 为 V_C 的放电时间，与 R_2C 有关。

即$t_L = f(R_2C)$或$t_L = 0.7R_2C$

∴ 矩形波的振荡周期

$$T_W = t_H + t_L = f\left[(R_1 + R_2)C\right] + f(R_2C)$$

或 $$T_W = t_H + t_L = 0.7(R_1 + 2R_2)C$$

计算机学院

2009～2010 学年第二学期 2009 级《数字逻辑》

期末考试试卷　　A 卷

学号_____班级_____姓名_____成绩_____

一、填空题（每空 1 分，共 14 分）

1．在数字电路和计算机中，只有（　　）和（　　）两种符号来表示信息。

2．时序逻辑电路由（　　）和（　　）组成。

3．$(26.25)_{10}=(\quad)_2$；$(5B)_{16}=(\quad)_8$

4．$(305.1)_{10}=(\quad)_{8421BCD}=(\quad)_{余3码}$

5．若 X＝-1010，则$[X]_{补}=$（　　）

6．TTL 与非门的关门电平为 0.8V，开门电平为 1.9V，当其输入低电平为 0.3V，高电平为3.2V 时，其输入低电平噪声容限 V_{NL} 为（　），输入高电平噪声容限 V_{NH} 为（　　）。

7．JK 触发器的特征方程是（　　）。

8．$F=AB+\overline{A}C+BC$ 的反函数是（　　），对偶函数是（　　）。

二、选择题（每题 2 分，共 16 分）

从下面每题的四个答案中选择唯一正确的答案填入括号中。

1．能把缓变输入信号转换成矩形波的电路是（　　）。

A．单稳态触发器　　B．多谐振荡器

C．施密特触发器　　D．边沿触发器

2．用 PLA 进行逻辑设计时，应将逻辑函数表达式变换成（　　）。

A．与非与非式　　B．异或表达式

C．最简与或式　　D．最简或与式

3．在下列器件中，属于时序逻辑电路的是（　　）。

A．计数器　　B．译码器　　C．数据选择器　　D．全加器

4．设计一个能存放 8 位二进制代码的寄存器，需要（　　）个触发器。

A．2　　B．3　　C．4　　D．8

5．维持阻塞 D 触发器是时钟脉冲 CP 的（　　）触发的。

A．下降沿　　B．上升沿　　C．高电平　　D．低电平

6．对完全给定原始状态表中的 6 个状态 A、B、C、D、E、F 化简，若有（AB）、（BC）、（EF）等效，则最简状态表中应有（　　）个状态。

A．4　　B．6　　C．3　　D．5

7．组合逻辑电路的竞争险象是由（　　）引起的。

A．电路有多个输出　　B．电路中使用多种门电路

C．电路中存在延迟　　D．电路不是最简

8．在（　　）电路中，不允许两个或两个以上输入信号同时发生变化。

A．组合逻辑　　B．电平异步时序逻辑

C．脉冲异步时序逻辑　　D．以上都不是

三、证明题（7 分）

$$\overline{AB} = \overline{A} + \overline{B}$$

四、化简题（7 分）

把函数 $F(ABCD) = \sum m(1,4,10,12,14) + \sum d(3,6,7,15)$ 化成最简与一或式。

五、分析题（每小题 10 分，共 20 分）

1．分析图 1 所示由四选一多路选择器构成的组合逻辑电路。

①写出 F 的表达式　　②说明电路逻辑功能




图 1




图 2

2．分析图 2 所示异步时序逻辑电路

① 写出激励函数表达式　　② 作出状态表和状态图

③ 画出 CP、Q_3、Q_2、Q_1 的波形图　　④ 说明电路功能

六、设计题（每小题 10 分，共 20 分）

1．作出三位二进制码奇检测器的 Mealy 模型原始状态图和状态表。

当电路从串行输入端 X 接收的每 3 位一组的二进制代码中有奇数个 1 时，输出 Z 为 1，否则 Z 为 0。

2．用 D 触发器作存储元件，设计能实现下列最简二进制状态表的同步时序逻辑电路。D 触发器激励表如下：


现态 y_2 y_1	次态 $y_2^{n+1}y_1^{n+1}$ $x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
0 0	0 0	1 0	0 1	0 0
0 1	0 0	1 0	1 1	1 0
1 1	0 1	1 1	1 1	1 0
1 0	0 1	1 1	0 1	0 0

Q →	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

七、综合应用题（16 分）

用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个“01101011”序列发生器，循环产生该序列。序列中的最高位“0”是序列的第一位。（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）

附：各集成电路逻辑符号



计算机学院

2009～2010 学年第二学期 2009 级《数字逻辑》

期末考试试题 A 卷参考答案

一、填空题（每空 1 分，共 14 分）

1．0、1　2．组合电路，存储电路　3．$(11010.01)_2$；$(223)_8$

4．$(00110000\ 0101.0001)_{8421BCD}$　$(0110\ 0011\ 1000)_{余3码}$

5．$[X]_{补}=10110$　6．0.5V，1.3V　7．$Q^{n+1}=J\overline{Q}+\overline{K}Q$

8．$\overline{F}=(\overline{A}+\overline{B})(A+\overline{C})(\overline{B}+\overline{C})$　$F'=(A+B)(\overline{A}+C)(B+C)$

二、选择题（每题 2 分，共 16 分）

1．C　2．D　3．A　4．D　5．B　6．C　7．C　8．B

三、证明题（7 分）

可用真值表或代数法证

四、化简题（7 分）

$$F=B\overline{D}+\overline{A}\,\overline{B}D+AC\overline{D}$$

五、分析题（每小题 10 分，共 20 分）


1．
$$\begin{aligned}F&=\overline{A}\,\overline{B}\cdot D_0+\overline{A}B\cdot D_1+A\overline{B}\cdot D_2+AB\cdot D_3\\&=\overline{A}\,\overline{B}\cdot 0+\overline{A}B\cdot 1+A\overline{B}\cdot 1+AB\cdot 0\\&=\overline{A}B+A\overline{B}\\&=A\oplus B\end{aligned}$$

该电路实现异或逻辑功能

2．

$J_1=\overline{Q_3\cdot Q_2}$	$K_1=1$	$CP_1=CP$
$J_2=Q_1$	$K_2=\overline{Q_3\cdot Q_1}$	$CP_1=CP$
$J_3=K_3=1$		$CP_3=Q_2$

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	CP_3	CP_2	CP_1
0	0	0	0	0	1	×	√	√
0	0	1	0	1	0	×	√	√
0	1	0	0	1	1	×	√	√
0	1	1	1	0	0	√	√	√
1	0	0	1	0	1	×	√	√
1	0	1	1	1	0	×	√	√
1	1	0	0	0	0	√	√	√
1	1	1	0	0	0	√	√	√



功能：异步七进制加法计数器，能自启动。

六、设计题（每小题 10 分，共 20 分）

1．参考 P158 图 5.49

2．$D_2 = \overline{x}_2 x_1 + x_2 y_1$　　$D_1 = \overline{x}_2 y_2 + x_2 x_1$

七、综合应用题（16 分）

① 把 74193 设计成 8 进制计数器，计数规律为 $Q_DQ_CQ_BQ_A$：

0000→0001→0010→0011

↑　　↓

0111←0110←0101←0100


当 $Q_DQ_CQ_BQ_A$ 向 1000 进位时，强迫计数器产生清 0 信号，所以 CLR=Q_D

② 用 $Q_CQ_BQ_A$ 作八选一数据选择的地址选择端

③ 数据选择器的输入端 D_0～D_7 依次接入待产生序列的各位 01101011

④ 设置工作启动按钮，提供清 0 脉冲，CPu 外接工作脉冲，CP_D 接“1”

⑤ 逻辑图如下：



计算机学院

2010～2011学年第二学期2010级《数字逻辑》

期未考试试卷（闭卷）　　A卷（A类）

一、填空题（每空1分，共14分）

1．若x=－0.1011，则$[x]_{补}$=（　　）。

2．（10110.1）$_2$=（　　）$_{10}$=（　　）$_8$=（　　）$_{16}$

3．8421BCD码　100100010111对应的十进制数是（　　）。

4．时序逻辑电路由（　　）和（　　）组成。

5．F（ABC）=AB＋$\overline{C}D$的反函数是（　　），对偶函数是（　　）。

6．欲使JK触发器在CP有效跳沿作用下的次态与现状相反，则JK的取值应为（　　）。

7．一个矩形波信号从与非门输入端传到输出端所延迟的时间叫（　　）。

8．消除组合逻辑电路竞争险象的常用方法有（　　）、（　　）、（　　）。

二、单项选择题（每小题2分，共16分）

从下面每题的四个答案中，选择唯一正确的答案代号填入括号内。

1．在一个给定的数字波形中，其周期为脉冲宽度的两倍，则占空比为（　　）。

A．100%　　B．200%　　C．50%　　D．150%

2．具有三种输出状态的门是（　　）。

A．与门　　B．或门　　C．OC门　　D．三态门

3．维持阻塞D触发器是时钟的（　　）触发的。

A．上升沿　　B．下降沿　　C．高电平　　D．低电平

4．电平异步时序逻辑电路的分析工具是（　　）。

A．真值表、卡诺图　　B．状态表、状态图

C．功能表、波形图　　D．流程表、总态图

5．欲把正弦波变换为同频率的矩形波，应选择（　　）。

A．多谐振荡器　　B．施密特触发器　　C．单稳态触发器　　D．J-K触发器

6．对完全给定状态表中的7个状态A、B、C、D、E、F、G进行化简，若有（A、B），（B、C），（E、F）等效，则最简状态表中只有（　　）个状态。

A．4　　B．5　　C．3　　D．6

7．用PLA实现组合逻辑电路功能，通常要将函数表达式表示成（　　）。

A．最小项表达式　　B．最简与一或式　　C．最大项表达式　　D．一般或一与式

8．下列集成电路芯片中，（　　）属于时序逻辑电路。

A．计数器74193　　B．三-八译码器74138　　C．多路选择器74153　　D．优先编码器74148

三、化简题（8分）

用卡诺图把 F（ABCD）=Σm（1，3，13，15）＋Σd（6，9，11，14）化成最简与一或式。


四、分析题（每小题 12 分，共 24 分）

1．分析图示组合逻辑电路

（1）写出输出函数表达式

（2）列出真值表

（3）说明电路功能




2．分析图示同步时序逻辑电路

（1）写出激励函数表达式

（2）作状态表和状态图

（3）说明电路功能



五、设计题（14 分）

用 T 触发器设计一个异步二位二进制（模四）加 1 计数器，该电路对输入端 X 出现的脉冲进行计数，当收到第 4 个脉冲时，输出 Z 产生进位（用 Mealy 模型）。T 触发器激励表如下：

T 触发器激励表

Q	Q^{n+1}	CP	T
0	0	d	0
		0	d
0	1	1	1
1	0	1	1
1	1	d	0
		0	d

六、综合应用题（每小题 12 分，共 24 分）


1．用三-八译码器 74138 和适当的逻辑门设计一个全加器电路（设被加数为A_i，加数B_i，低位进位C_{i-1}，本位和S_i，本位向高位进位C_i）。

2．移位寄存器 74194 的引脚图和逻辑图如下：


（1）说明它的引脚名称和功能。


（2）用 74194 和适当的逻辑门设计一个 11101000（最先输出右边“0”位）序列发生器，循环产生该脉冲序列。

附图：









计算机学院

2010～2011学年第二学期2010级《数字逻辑》

期末考试试题A卷（A类）参考答案

一、解答（每空1分，共14分）

1．$[x]_{补}$=1.0101

2．$(22.5)_{10}$、$(26.4)_{8}$、$(16.8)_{16}$

3．917

4．组合电路、存储电路

5．$\overline{F}=(\overline{A}+\overline{B})\cdot(C+\overline{D})$、$F'=(A+B)\cdot(\overline{C}+D)$

6．11

7．平均传输延迟时间t_{pd}


8．增加冗余项，增加惯性延迟环节，选通法

二、解答（每小题2分，共16分）

1．C　2．D　3．A　4．D　5．B　6．A　7．B　8．A

三、解答（8分）

画出F的卡诺图，圈为1的项，得到最简与一或表达式$F=AD+\overline{B}D$。



四、解答（每小题12分，共24分）

1．（1）写出输出函数表达式并化简

$$F=\overline{AB+\overline{A+B}}\cdot\overline{C}+\overline{\overline{AB+\overline{A+B}}}\cdot C$$
$$=\overline{AB}\cdot(A+B)\cdot\overline{C}+(AB+\overline{A+B})\cdot C$$
$$=(\overline{A}B+A\overline{B})\cdot\overline{C}+(AB+\overline{A}\overline{B})\cdot C$$
$$=(A\oplus B)\cdot\overline{C}+(\overline{A\oplus B})\cdot C$$
$$=A\oplus B\oplus C$$

（2）列真值表

输入			输出
A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0

1	1	0	0
1	1	1	1

（3）功能：该电路是三变量奇检验电路。即当三个输入变量*ABC*中有奇数个1时，*F*输出为1，否则F为0。

2.（1）写激励函数表达式：$D_3=Q_2$　　$D_2=Q_1$　　$D_1=Q_3\oplus Q_1$


（2）列次态真值表，作状态表和状态图

Q_3	Q_2	Q_1	D_3	D_2	D_1	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	0	0	0	0
0	0	1	0	1	1	0	1	1
0	1	0	1	0	0	1	0	0
0	1	1	1	1	1	1	1	1
1	0	0	0	0	1	0	0	1
1	0	1	0	1	0	0	1	0
1	1	0	1	0	1	1	0	1
1	1	1	1	1	0	1	1	0

状态表

Q_3	Q_2	Q_1	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	0
0	0	1	0	1	1
0	1	0	1	0	0
0	1	1	1	1	1
1	0	0	0	0	1
1	0	1	0	1	0
1	1	0	1	0	1
1	1	1	1	1	0


状态图如下：



（3）功能：该电路是一个模7计数器，电路不能自启动，没有自恢复功能。（或者说该电路是一个1110100序列信号发生器）

五、解答（14分）


1．作状态图和状态表



现态		$y_2^{n+1}y_1^{n+1}/z$
y_2	y_1	x=1
0	0	01/0
0	1	10/0
1	0	11/0
1	1	00/1


2．列次态真值表，确定激励函数和输出函数。

输　入			次　态		输出	激　励			
x	y_2	y_1	y_2^{n+1}	y_1^{n+1}	z	C_2	T_2	C_1	T_1
1	0	0	0	1	0	0	d	1	1
1	0	1	1	0	0	1	1	1	1
1	1	0	1	1	0	0	d	1	1
1	1	1	0	0	1	1	1	1	1



化简得：$C_2=xy_1$，$T_2=1$，$C_1=x$，$T_1=1$，$z=xy_2y_1$。

（3）画逻辑图



六、解答（每小题 12 分，共 24 分）

1.（1）列全加器真值表

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

（2）写最小项表达式

$S_i=\Sigma$m（1、2、4、7）


$C_i=\Sigma$m（3、5、6、7）

（3）变换表达式形式

$$S_i = m_1 + m_2 + m_4 + m_7$$
$$= \overline{\overline{m_1} \cdot \overline{m_2} \cdot \overline{m_4} \cdot \overline{m_7}}$$

$$C_i = m_3 + m_5 + m_6 + m_7$$
$$= \overline{\overline{m_3} \cdot \overline{m_5} \cdot \overline{m_6} \cdot \overline{m_7}}$$

（4）画逻辑图



2.（1）$Q_DQ_CQ_BQ_A$：寄存器状态输出端；*DCBA*：并行数据输入端；D_R：右移串行数据输入端；D_L：左移串行数据输入端；$\overline{CLR}$：清零端，$\overline{CLR}$=0 时，$Q_DQ_CQ_BQ_A$=0000，正常工作时$\overline{CLR}$=1；*CP*：工作脉冲；S_1S_0：工作方式控制端，可控制实现右移、左移、并入、保存。

（2）a、因为序列周期 T_P=8，所以需要移位寄存器的级数 $n\geqslant 3$，假设选择 $Q_DQ_CQ_B$ 三位，要产生的序列从右移串行输入端 D_R 输入，在 *CP* 作用下，经 $Q_DQ_CQ_B$ 右移从 Q_B 端一位一位串行输出，$Q_DQ_CQ_B$ 的初态应为最先输出的右边三位，即 000。


b、令$\overline{CLR}$=0，使 $Q_DQ_CQ_B$=000。

c、再令$\overline{CLR}$=1，S_1S_0=01，在 *CP* 作用下，D_R 端依次输入 10111000，即可从 Q_B 端循环产生 11101000 序列。

d、求出 D_R 表达式


CP	D_R	Q_D	Q_C	Q_B
0	1	0	0	0
1	0	1	0	0
2	1	0	1	0
3	1	1	0	1
4	1	1	1	0
5	0	1	1	1
6	0	0	1	1
7	0	0	0	1

D_R=Σm（0、2、5、6）



$$D_R=\overline{Q_D}\,\overline{Q_B}+Q_C\overline{Q_B}+Q_D\overline{Q_C}Q_B$$

e、画电路图


&
&
&
1
1
1
≥1
Q_B Q_C Q_D Q_A
S_1
S_0
cp
$\overline{CLR}$
D_R D C B A D_L