How to control RC servo motor with PWM


이대로 skseofhek@daum.net

서보 모터란?


- 특정 위치로 이동하거나, 특정한 수치(속도 등)만큼 가동시킬 때 사용
- 모터로 부터의 피드백을 통해 정확하게 제어할 수 있는 구조 : closed-loop system
- 모터와 기어박스 그리고 제어회로로 구성
- 자동화 생산 시스템, 로봇, 장난감, 가전제품 등 광범위하게 쓰인다.

산업용 vs RC용

서보 모터 구조 및 작동원리



③ Control circuit 예시




PWM 신호 발생

SG90 9 g Micro Servo




Specifications

- Weight: 9 g
- Dimension: 22.2 x 11.8 x 31 mm approx.
- Stall torque: 1.8 kgf·cm
- Operating speed: 0.1 s/60 degree
- Operating voltage: 4.8 V (~5V)
- Dead band width: 10 μs
- Temperature range: 0 °C − 55 °C




Position "0" (1.5 ms pulse) is middle, "90" (\sim 2 ms pulse) is all the way to the right, "-90" (\sim 1 ms pulse) is all the way to the left.



Q) "1°단위로 제어하고 싶다"


-> 10°와 11°를 구분



+α 를 기준 clock -> "counter"

기준 clock은 얼마로 해야 하나?

- 1) $refresh\ frequency = 20ms$
- 2) $range = time_{max} time_{min}$ = 2ms - 1ms = 1ms
- 3) $f_{needed} = \left(\frac{range}{resolution}\right)^{-1}$




1°단위로 제어 -> resolution = 180

//그럼.. 10°단위로 제어하고 싶을 땐? -> resolution = 18

$$f_{needed} = (\frac{1ms}{180})^{-1}$$
 $=$ 180 kHz -> 이 clock 신호를 만들어 줘야 됨..

frequency_divider : clk_180kHz

ZYBO 외부 125MHz 클럭(L16핀)이용 -> 180kHz 클럭 생성




125MHz로 180kHz 만들기

$$Scale = \frac{f_{in}}{f_{out}}$$


$$= \frac{125MHz}{180kHz} = 694.4444 \cdots \pm 694 \quad -> 150MHz를 694번 씩 세면(=>counter)$$
180kHz가 만들어짐

PWM 생성 flow



Vivado 실습


- 1. 새 project를 생성
 - Target language와 Simulator language는 VHDL 로 하고 board는 zybo로 설정
- 2. 왼쪽에 있는 Flow Navigator -> Project Manager -> Add Sources클릭




3. 'Add or create design sources'체크 후 Next>버튼



4. 'Create File'누르고 'Create Source File'창 뜨면 File name에 'clk_180kHz' 입력, 'Ok'버튼 누르고 나와서 'Finish'클릭



- 5. 'Define Module' 창이 뜨면 그냥 'Ok'클릭 -> 'Yes'클릭
- 6. Design Sources' -> clk_180kHz 더블 클릭해서 코드 입력.



clk_180kHz VHDL 코드

```
Project Summary × 🐠 clk 180kHz.vhd * ×
home/roi/xilinx_vivado/project_2/project_2.srcs/sources_1/new/clk_180kHz.vhd
 16 -- Revision 0.01 - File Created
 17 -- Additional Comments:
 18 --
 20
 22 library IEEE;
                                  --라이브러리 및 패키지 선언
 23 use IEEE.STD LOGIC 1164.ALL;
 24
 25 entity clk_180KHz is
                            --entity : 모듈 이름, 입/출력 port 설정
 26 -- Port ();
 27
       port(
 28
      clk in : in std logic;
 29
      reset : in std logic;
 30
           clk out : out std logic
 31
      );
 32
 33 end clk_180KHz;
```

```
34
35 architecture Behavioral of clk 180KHz is
                                                     --architecture
      signal temporal : std logic;
36
                                                     --선언부 : 데이터 타입, 신호 및 컴포넌트 등 선언
37
      signal counter : integer range 0 to 346 :=0;
38 begin
      frequency divider : process (reset, clk_in)
39
                                                     -- 구현부 : 회로 구현
40
      begin
41
          if(reset ='l') then
                                                      -- reset 설정
42
              temporal <= '0';
43
              counter <= 0;
44
          elsif rising edge(clk in) then
                                                     -- counter = 346일때 까지 clk의 rising edge를 세겠다!
45
              if (counter = 346) then
46
                  temporal <= NOT(temporal);
                                                     -- counter = 346이면 temporal을 반전
47
                  counter <= 0:
48
              else
49
                  counter <= counter +1:
                                                    -- counter < 346일 때, 1씩 증가
50
              end if:
51
          end if:
52
      end process;
53
54
      clk out <= temporal;</pre>
                                                      -- temporal 신호를 clk out으로!
55
56 end Behavioral:
```

57

위에서 150MHz를 694번 세어 준다고 했는데,, Duty 비가 50%인 clock을 만들어 주기 위해 절반인 347(0부터 시작하니까 346이 되어야 함) 이 되면 temporal를 (0에서 1로, 1에서 0으로) 반전시켜 준다. 7. 2-6 반복해서 File name이 servo_pwm인 source 생성 후 코드 입력.

```
∑ Project Summary × ⓓ clk_180kHz.vhd * × ⓓ servo_pwm.vhd * ×
 /home/roi/xilinx_vivado/project_2/project_2.srcs/sources_1/new/servo_pwm.vhd
  17 -- Additional Comments:
  18 --
  20
  21
  22 library IEEE;
                                                       --라이브러리, 패키지선언
  23 use IEEE.STD_LOGIC_1164.ALL;
  24 use IEEE.NUMERIC STD.ALL;
  25
  26 entity servo_pwm is
                                                       -- entity 선언
      PORT (
  27
  28
            clk : IN STD LOGIC;
       reset : IN STD LOGIC;
            pos : IN STD LOGIC VECTOR(9 downto 0);
  30
  31
            servo : OUT STD LOGIC
  32
        );
  33 end servo pwm;
```

```
35 architecture Behavioral of servo pwm is
36
                                                       -- Counter, from 0 to 3599. 20ms를 만들기 위해서 180x20 = 3600이 필요
37
      signal cnt : unsigned(11 downto 0);
38
                                                       -- Temporal signal used to generate the PWM pulse.
39
      signal pwmi: unsigned(9 downto 0);
40 begin
41
                                                       -- 최소 duty cycle이 1ms가 되어야 하므로 180을 더해줌.
42
      pwmi <= unsigned(pos) + 180;</pre>
43
                                                       -- Counter process, from 0 to 3599.
44
      counter: process (reset, clk) begin
45
          if (reset = 'l') then
                                                       -- reset 설정
46
              cnt <= (others => '0');
47
          elsif rising edge(clk) then
                                                       -- cnt=3599에 도달하면 cnt를 0으로!
48
              if (cnt = 3599) then
49
                  cnt <= (others => '0');
50
              else
51
                  cnt \le cnt + 1:
                                                     -- cnt < 3599 이면 +1
52
              end if:
53
          end if:
54
      end process;
55
                                                       -- pwm 출력
56
      servo <= 'l' when (cnt < pwmi) else '0';
57 end Behavioral:
58
```

cnt를 3600(0부터 3599)번 세어주는 이유

- refresh frequency 에 해당하는 20ms를 만들어주기 위함
- 180kHz -> 1s : 180k 개를 세면 1s 180 -> 1ms : 180개를 세면 1ms -> 20mc를 마들어즐기 의해서는 180

=> 20ms를 만들어주기 위해서는 180x20 = 3600개를 세어야 함.


56줄에 보면 cnt < pwmi 일 때 servo로 출력이 '1'나감
- pwmi = 최소 duty cycle인 1ms(180개 세면 1ms이므로 180)
+ 원하는 각도(-90일 때를 0으로 생각)의 이진 표현

8. 2-6 반복해서 File name이 servo_pwm_180kHz인 source 생성 후 코드 입력.


```
22 library IEEE;
23 use IEEE.STD LOGIC 1164.ALL;
24
25 entity servo_pwm_clk180kHz is
                                                          -- entity
26
      PORT (
27
          clk : IN STD LOGIC;
28
          reset: IN STD LOGIC;
          pos : IN STD LOGIC VECTOR(9 downto 0);
30
          servo: OUT STD LOGIC
31
32 end servo pwm clk180kHz;
33
                                                         --architecture
34 architecture Behavioral of servo pwm clk180kHz is
35
      COMPONENT clk 180kHz
                                                          --clk 180kHz 의 인스턴스 생성
36
          PORT (
37
              clk
                  : in STD LOGIC;
38
              reset : in STD LOGIC;
39
             clk_out: out STD_LOGIC
40
          );
41
      END COMPONENT;
```

```
42
43
      COMPONENT servo_pwm
                                                      --servo pwm의 인스턴스 생성
44
         PORT (
45
             clk : IN STD LOGIC;
             reset : IN STD LOGIC;
46
47
             pos : IN STD LOGIC VECTOR(9 downto 0);
48
             servo : OUT STD LOGIC
49
          );
50
      END COMPONENT;
51
52
      signal clk out : STD LOGIC := '0';
53 begin
      clk180kHz_map: clk_180kHz PORT MAP( --인스턴스 이름 : 하위레벨 entity 이름 clk=>clk, reset=>reset, clk_out --포트 연결
54
55
56
     );
57
58
      servo pwm map: servo pwm PORT MAP( --인스턴스 이름 : 하위레벨 entity 이름
          clk=>clk out, reset=>reset, pos=>pos, servo=>servo --포트 연결
59
60
      );
61 end Behavioral:
62
```

- 9. Flow Navigator > Project Manager > Add Sources 클릭
- 10. 'Add or create simulation sources'체크 후 Next>버튼
- 11. 'Create Source File'창에서 File name에 servo_pwm_clk180kHz_tb입력 후 'Ok'클릭 > 'Finish' 클릭



12. 'Define Module'창 에서 'Ok'클릭 >'Yes' 클릭



13. 'Simulation Sources'>sim_1>servo_pwm_clk180kHz_tb 더블 클릭 후 코드 입력

```
rvo pwm clk180kHz tb.vhd*
/home/roi/xilinx_vivado/project_2/project_2.srcs/sim_1/new/servo_pwm_clk180kHz_tb.vhd
       -- Revision:
       -- Revision 0.01 - File Created
16
       -- Additional Comments:
17
18
19
 20
 21
 22
       LIBRARY ieee:
                                                                         -- 라이브러리 및 패키지 선언
 23
       USE ieee.std logic 1164.ALL;
24
       ENTITY servo_pwm_clk180kHz tb IS
 25
                                                                         -- 테스트 벤치는 port 선언이 필요 없음
       END servo pwm clk180kHz tb;
 26
 27
 28
       ARCHITECTURE behavior OF servo pwm clk180kHz tb IS
 29
           -- Unit under test.
           COMPONENT servo pwm clk180kHz
 30
                                                                         -- 검증하고자 하는 모듈을 인스턴스로 생성하기 위해 component 선언
 31
               PORT (
 32
                   clk : IN std logic;
                  reset : IN std logic;
 33
                  pos : IN std logic vector(9 downto 0);
 34
                  servo : OUT std logic
 35
 36
               );
```

END COMPONENT:

```
-- Inputs.
                                                                   -- 생성한 인스턴스와 포트 연결할 시그널 선언
         signal clk : std logic := '0';
         signal reset: std logic := '0';
         signal pos : std logic vector(9 downto 0) := (others => '0');
          -- Outputs.
         signal servo : std logic;
         -- Clock definition.
         constant clk_period : time := 8 ns;
                                                                   -- 외부 125MHz의 클럭 주기 1/125MHz = 8누
      BEGIN
         -- Instance of the unit under test.
         uut: servo pwm clk180kHz PORT MAP (
                                                                   -- 인스턴스 생성
             clk => clk.
             reset => reset.
             pos => pos,
             servo => servo
         ):
                                                                   -- clock 프로세스 정의
        clk process :process begin
58 O
             clk <= '0';
59 O
             wait for clk period/2;
60 O
             clk <= '1';
61 O
             wait for clk period/2;
         end process;
                                                                   -- Stimuli process : 검증하고자 하는 모듈의
                                                                   -- 입력포트에 인가할 입력 신호들을 만들어 줌
         stimuli: process begin
66 O
             reset <= '1';
                                                                     1.5ms pwm 신호를 0도라 할 때
67 O
             wait for 50ns;
68 O
             reset <= '0';
69 O
             wait for 50ns;
70 O
             pos <= B"00 0000 0000";
                                                                    -90도 => 00 0000 0000
71 O
             wait for 20ms;
72 O
             pos <= B"00 0011 1100";
                                                                    -30도 => 00_0011_1100
73 O
             wait for 20ms;
74 O
             pos <= B"00 0111 1000";
                                                                     +30도 => 00_0111_1000
75 O
             wait for 20ms;
76 O
             pos <= B"00 1011 0100";
                                                                     +90도 => 00_1011_0100
77 O
             wait;
78 O
         end process;
79 O END;
```

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55 56

57


62

63 64

65


14. Ctrl+S 눌러 저장


15. Flow Manager>Simulation>Simulation Settings>Simulation 에서 rumtime을 100ms로 설정 >Apply 클릭 > Ok 클릭



16. Flow Manager>Simulation>Run Simulation > Run Behavioral Simulation 클릭


하여 시뮬레이션 시작






PWM 생성 flow - 수정

- switch(4bit)로 pos(8bit) 입력 후 실제 서보 모터 제어



17. 2-6 반복해서 File name이 swt인 source 생성 후 코드 입력



18. servo_pwm, servo_pwm_clk180kHz 코드 수정


```
22 library IEEE;
23 use IEEE. STD LOGIC 1164. ALL;
24 use IEEE.NUMERIC STD.ALL;
26 entity servo pwm is
27
      PORT (
28
          clk : IN STD LOGIC;
          reset : IN STD LOGIC;
30
              : IN STD LOGIC VECTOR(7 downto 0);
31
          servo : OUT STD LOGIC
32
33 end servo_pwm;
35 architecture Behavioral of servo pwm is
37
      signal cnt : unsigned(11 downto 0);
38
      signal pwmi: unsigned(9 downto 0);
40 begin
41
42
      pwmi <= "00" & unsigned(pos) + 180;</pre>
43
44
      counter: process (reset, clk) begin
45
          if (reset = 'l') then
46
              cnt <= (others => '0');
47
          elsif rising edge(clk) then
48
              if (cnt = 3599) then
                   cnt <= (others => '0');
49
50
              else
51
                   cnt \le cnt + 1;
52
              end if:
53
          end if:
54
      end process;
55
      servo <= 'l' when (cnt < pwmi) else '0';
57 end Behavioral:
58
```

```
22 library IEEE;
23 use IEEE.STD LOGIC 1164.ALL;
25 entity servo_pwm_clk180kHz is
      PORT (
27
          clk : IN STD LOGIC;
          reset: IN STD LOGIC;
28
          sw : in std logic vector(3 downto 0);
29
30
31
          servo: OUT STD LOGIC
32
      ):
33 end servo pwm clk180kHz;
35 architecture Behavioral of servo pwm clk180kHz is
      component swt
37 --
      Port ():
38
      port(
39
          sw : in std logic vector(3 downto 0);
40
          pos : out std logic vector(7 downto 0)
41
           );
42
43
      end component;
44
45
      COMPONENT clk 180kHz
46
          PORT (
47
              clk
                      : in STD LOGIC;
48
               reset : in STD LOGIC;
              clk out: out STD LOGIC
49
50
          );
51
      END COMPONENT:
52
53
      COMPONENT servo pwm
54
          PORT (
55
               clk : IN STD LOGIC;
56
               reset : IN STD LOGIC;
57
              pos : IN STD LOGIC VECTOR(7 downto 0);
58
              servo : OUT STD LOGIC
59
          );
60
      END COMPONENT;
61
62
      signal clk out : STD LOGIC := '0':
63
      signal pos : STD LOGIC VECTOR(7 downto 0);
```

```
port(
38
39
          sw : in std logic vector(3 downto 0);
40
          pos : out std logic vector(7 downto 0)
41
          );
42
43
      end component;
44
45
      COMPONENT clk 180kHz
                                                            --cl
46
          PORT (
47
              clk
                      : in STD LOGIC;
48
              reset : in STD LOGIC;
49
              clk out: out STD LOGIC
50
          );
51
      END COMPONENT;
52
53
      COMPONENT servo pwm
                                                            --se
54
          PORT (
55
              clk
                    : IN STD LOGIC;
56
              reset : IN STD LOGIC;
57
                   : IN STD LOGIC VECTOR(7 downto 0);
              pos
58
              servo : OUT STD LOGIC
59
          );
60
      END COMPONENT;
61
62
      signal clk out : STD LOGIC := '0';
63
      signal pos : STD LOGIC VECTOR(7 downto 0);
64 begin
65
      swt_in : swt port map(
66
          sw=>sw, pos => pos
67
          );
68
```

18-1. constraints 재설정

- 구글에 zybo xdc 치고 xilinx github에서 올려져 있는 ZYBO 핀 중에서 사용할 핀만 Ctrl+ C, V 해서 constraint 파일을 만들어 줌



- Constraint 폴더에서 우클릭 한 다음 add sources>Add or create constraints 체크 > Next 클릭 >Create File > File name : zybo 인 파일 만들기
- L16번 : clock, R18번 : reset button,
- G15번 : sw[0], P15번 : sw[1], W13번 : sw[2], T16번 : sw[3]
- T20번 : servo 로 설정한다.

```
7 #Clock signal
9 create clock -add -name sys clk pin -period 8.00 -waveform {0 4} [get ports { clk }];
10
11 ##Buttons
13
14 #Switches
15 set property -dict { PACKAGE PIN G15
                          IOSTANDARD LVCMOS33 } [get ports { sw[0] }]; #IO L19N T3 VREF 35 Sch=SW0
                          IOSTANDARD LVCMOS33 } [get ports { sw[1] }]; #IO L24P T3 34 Sch=SW1
16 set property -dict { PACKAGE PIN P15
                          IOSTANDARD LVCMOS33 } [get ports { sw[2] }]; #IO L4N TO 34 Sch=SW2
17 set property -dict { PACKAGE PIN W13
18 set property -dict { PACKAGE PIN T16
                          IOSTANDARD LVCMOS33 } [get ports { sw[3] }]; #IO L9P T1 DQS 34 Sch=SW3
19
20 #Pmod Header JB
22
23
```

19. ZYBO 보드의 JP5를 JTAG에 두고 ZYBO와 컴퓨터 usb 연결



20. ZYBO reference manual 16. Pmod Ports 부분을 참고해 서보 모터의 pwm선 (주황색)과 ZYBO (JB T20핀) 연결, 서보 모터 전원(5v), ground 연결







Figure 16. Pmod diagram.




21. Flow Navigator>Project Manager>Program and Debug>Open Hardware Manager 클릭




22. ZYBO 의 전원을 켜고 Hardware Manager>Open target>Auto target 클릭하면 local host로 장치가 인식되는 것을 확인할 수 있음





23. Program device 클릭, Program Device 창이 뜨면 Program 클릭, 완료되면 ZYBO에 노란 led에 불이 들어옴



24. 스위치를 올리거나 내리면 모터가 동작하는 것을 확인할 수 있다.

reference

- 1. https://en.wikipedia.org/wiki/Servomotor
- 2. <u>www.thomas.co.kr/tec/download.php?fn=1.서보의%20종</u> 류.pdf@A1161682707
- 3. http://embedded-lab.com/blog/lab-21-servo-motor-control/
- 4. www.ti.com/lit/an/spraa88a/spraa88a.pdf
- 5. http://www.seekic.com/circuit diagram/Basic Circuit/DC motor servo circuit composed of %CE%BCA741.html
- 6. https://www.codeproject.com/Articles/513169/Servomotor-Control-with-PWM-and-VHDL
- 7. https://reference.digilentinc.com/reference/programmable-logic/zybo/reference-manual