`Міністерство освіти і науки України Національний університет "Львівська політехніка" Кафедра "Електронних обчислювальних машин"



Звіт з лабораторної роботи № 1

на тему:

"Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2-Spartan 3A FPGA"


Виконав: ст. гр. КІ - 201 Курило А. О. Перевірив: Козак Н.Б. **Тема роботи:** інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2-Spartan 3A FPGA"

Мета робота: Інсталяція та ознайомлення з середовищем розробкиХіlіnхISE. Ознайомлення зі стендом EllbertV2 –Spartan3AFPGA.

Завдання:

Етапи роботи:

- 1. Створення облікового запису на www.xilinx.com.
- 2. Інсталяція Xilinx ISE та отримання ліцензії.
- 3. Побудова дешифратора <u>3->7</u> за допомогою *ISE WebPACK™ Schematic Capture* та моделювання його роботи за допомогою симулятора *ISim*.
- 4. Генерування Bit файала та тестування за допомогою стенда Elbert V2 Spartan 3A



```
¥·····
# This file is a .ucf for ElbertV2 Development Board
# To use it in your project :
# * Remove or comment the lines corresponding to unused pins in the project
# * Rename the used signals according to the your project
±------
# UCF for ElbertV2 Development Board #
CONFIG VCCAUX = "3.3";
 # Clock 12 MHs
 #NET "Clk"
                                 LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHm;
LOC = P46
                                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                               LOC = P47
LOC = P48
                                            | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
    NET "OUT_1"
NET "OUT_2"
    #NET "OUT_3"
NET "OUT_4"
NET "OUT_5"
                               LOC = P49 | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

LOC = P50 | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

LOC = P51 | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;

LOC = P54 | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
                                            | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12:
| IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12:
| IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12:
     NET "OUT 6"
                                LOC = P55
......
                                         DP Switches
......
                                                 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "IN_1"
                                     PULLUP
                         LOC = P69
                                      PULLUP
                                                  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    #NET "DPSwitch[3]"
#NET "DPSwitch[4]"
#NET "DPSwitch[5]"
                                 LOC = P64 | PULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
LOC = P63 | PULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
LOC = P60 | PULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12;
                                LOC = P64 | FULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:

LOC = P63 | FULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:

LOC = P60 | FULLUP | IOSTANDARD = LVCMOS32 | SLEW = SLOW | DRIVE = 12:

LOC = P59 | FULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:

LOC = P58 | FULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12:
     #NET "DPSwitch[7]"
```

Рис. 2. Конфігурація виводів ПЛІС.




Рис. 3. Часова діаграма для наборів 000 - 111.




Рис. 4. Згенерував ВІТ файл.

Висновок:

Я інсталював та ознайомився з середовищем розробки Xilinx ISE та ознайомився зі стендом Elbert V2-Spartan 3A FPGA.