
# Chapitre 1 : La logique séquentielle






#### Un circuit particulier:



On définit un état présent s et un état suivant s+

S est une variable d'état car elle intervient des deux cotés de l'équation



S	e	s+=s+e
0	0	0
0	1	1
1	0	1
1	1	1



Si s=0 et e=0 alors  $s^+=0$  état stable

Si s=1 et e=1 alors s+=1 état stable

Si s=1 et e=0 alors s<sup>+</sup>=1 état stable


Si s=0 et e=1 alors s<sup>+</sup>=1 état instable

Détecteur de 1 sur e (impossible en combinatoire)


# 4

#### Introduction

Dans l'exemple précédent, la sortie de la machine logique dépend de l'entrée et de la valeur de la sortie aux instants précédents.




La notion d'état présent et suivant provient des imperfections des composants utilisés. Dans ce cas, on peut faire la modélisation suivante :



Seul  $S_i$  est accessible à la mesure et  $S_i^+ = F(X_i)$ .  $S_i^+$  état suivant qui correspond à  $S_i$  après un retard  $\delta$ .



En reprenant l'exemple précédent, on voit apparaître :



X : le vecteur d'entrée

Q+: le vecteur d'état suivant

Q: le vecteur d'état présent

(variables d'excitation secondaire)

S: le vecteur de sortie

• Une équation de transition sur l'état :

$$\mathbf{Q}^{+}\left(t\right) = \mathbf{Q}(t+\delta) = \mathbf{F}(\mathbf{X},\mathbf{Q}(t))$$

• Une équation de sortie de la machine logique :


$$S(t) = G(Q)$$

$$S(t) = G(X,Q)$$

Machine de Moore

Machine de Mealy






**Clock** (pour machine synchrone uniquement)



#### Le montage élémentaire :



Variables d'état :

Équation de transition :

Équation de sortie:



2 variables

$$Y^{+} = \overline{S+z}$$
$$Z^{+} = R + y$$

$$S = \begin{pmatrix} y \\ z \end{pmatrix}$$



La table de vérité avec :  $Y^+ = \overline{S+z}$ 

$L - I \setminus y$
---------------------

	S	R	y	Z	$\mathbf{Y}^{+}$	$\mathbf{Z}^{+}$
	0	0	0	0	1	1*
	0	0	0	1	0	1
SR=00	0	0	1	0	1	0
	0	0	1	1	0	0*
	0	1	0	0	1	0
	0	1	0	1	0	0
SR=01	0	1	1	0	1	0
	0	1	1	1	0	0*
	1	0	0	0	0	1
	1	0	0	1	0	1
SR=10	1	0	1	0	0	0
	1	0	1	1	0	0*
	1	1	0	0	0	0
	1	1	0	1	0	0
<u>SR=11</u>	1	1	1	0	0	0
	1	1	1	1	0	0*

**État stable** 
$$Y^+ = \overline{z}$$
 et  $Z^+ = \overline{y}$ 

**État transitoire** 

$$Y^{+} = \bar{z} \text{ et } Z^{+} = 0$$

$$Y^{+}=0 \text{ et } Z^{+}=\bar{y}$$

$$Y^{+}=0$$
 et  $Z^{+}=0$ 

<sup>\*</sup> y et z changent de valeurs en même temps, ce qui est impossible statistiquement, soit y ou z change de valeur en premier. D'une manière générale, on considère qu'une seule variable peut changer de valeur à un moment donné. On appelle cela <u>le mode fondamental.</u>



#### En résumé:

- si SR=00  $\implies$  état stable (effet mémoire)
- si SR=01  $\longrightarrow$  état stable (z=0,y=1)
- si SR=10  $\longrightarrow$  état stable (z=1,y=0)
- si SR=11  $\rightarrow$  état stable (z=0,y=0)

#### Table de vérité à variable introduite (état stable)

S	R	$Z^{+}$	$Y^+$
0	0	Z	Y
0	1	0	1
1	0	1	0
1	1	0	0

→ Pas de Circuit Combinatoire de Sortie

Si Z est la sortie Q alors:

- S = 1 entraîne Q = 1 d'ou S = set
- R = 1 entraîne Q = 0 d'ou R = reset

On peut remarquer que Y=Z sauf dans le cas SR=11. Afin de garder cette symétrie on interdit ce cas alors :

$$\cdot Z = Q$$


$$\bullet Y = \overline{Q}$$



## Aspects technologiques

#### **Chronogramme:**





Ces temps limitent la fréquence maximale d'utilisation de ces circuits



# Aspects technologiques

Ce montage permet de garder en mémoire des entrées impulsionnelles. On appelle celuici une bascule (flip-flop ou latch). Sa représentation est celle-ci :



Il est possible de réaliser une bascule RS avec des portes NAND : le résultat est identique à ceci près que la combinaison interdite est la combinaison 00 et 11 correspond à la mémorisation.



# Exemple: un dispositif anti-rebond


#### Bascule RS à base de NAND


si SR=11 : effet mémoire

si SR=01 : Q=1,  $\overline{Q}$ =0

si SR=10 : Q=0, Q=1

si SR=00 : Q=0,Q=0








## Aspects technologiques

Prise en compte des perturbations sur les entrées :




Elimination des intervalles ou la machine est sensible aux perturbations

Avec le montage initial, la sensibilité aux perturbations est importante aussi on utilise un signal de validation des entrées (anti glitch) :

• <u>Validation sur niveau</u>:






Si S(H) et R(H) subissent une perturbation pendant le niveau actif de H, le résultat devient erroné. Si la perturbation arrive pendant le niveau bas pas de conséquence.

Mais si H subit une perturbation ...





### Exemple: décodage d'adresse du 8052





## Exemple: décodage d'adresse du 8052





Le montage est sensible aux perturbations uniquement pendant  $T_p$ setup et  $T_p$ hold soit quelques ns.



Si l'évolution des sorties d'une machine logique se fait en fonction d'un signal exogène, on parle de machine

#### **SYNCHRONE**

Si par contre les sorties d'une machine logique ne dépendent que de l'évolution de ces entrées et sorties alors il s'agit d'une machine





La bascule SR synchrone




Table de transition réduite

S	R	Q+ <b>1</b>
0	0	Q
0	1	0
1	0	1
1	1	$\phi$

Combinaison interdite





Équation de transition de la bascule

$$Q^+ = S + \overline{R}Q$$



<u>La bascule JK synchrone</u>: première bascule synchrone conçue à partir de la SR et qui permet d'utiliser la combinaison 11.





SR=11 impossible

Table de transition réduite


J	K	Q <sup>+</sup>
0	0	Q
0	1	0
1	0	1
1	1	Q


JK=11 possible



Compléter : CI : Q=1,  $\overline{Q}=0$ 


$$Q^+ = J\overline{Q} + \overline{K}Q$$







<u>La bascule D synchrone</u> : la plus utilisée actuellement.





D	Q+ <b></b>
0	0
1	1



Compléter : CI : Q=1,  $\overline{Q}=0$ 

$$Q^+ = D$$









#### Le latch D

Compléter : CI : Q=1,  $\overline{Q}=0$ 


$$Q^+ = D$$









<u>La bascule T synchrone</u>: T (Toggle) est une commande plutôt qu'une entrée.






T agit comme une commande en autorisant (T=1) ou pas (T=0) le changement de valeur de la bascule à chaque front actif de H





<u>Chronogramme</u>: (H actif sur front montant)



Fréquence de  $Q_1$  = (fréquence de H) / 2




Diviseur de fréquence



# Les entrées de forçage

Utilisation d'entrées supplémentaires :

Preset ou Set : mise à 1 de Q et à 0 de  $\overline{Q}$ 




Clear, Reset ou RAZ : mise à 0 de Q et à 1 de  $\overline{Q}$ 


Ces entrées dite de forçage sont asynchrones et prioritaires sur les autres entrées. Elles sont à utiliser lors de l'initialisation d'une machine logique ou en cas de disfonctionnement.



# Les entrées de forçage




R	C	D	Q	Q'
0	$\mathbf{X}$	X 0 1	0	1
1	$\uparrow$	0	0	1
1	$\uparrow$	1	1	0




Mise à 0 de la bascule indépendante du signal d'horloge (asynchrone) et donc instantanée




# Timing: un ordre d'idée



Positive edge-triggered flip-flop



7476 Level sensitive Latch



Même comportement sauf lorsque H = 1

# Timing: un ordre d'idée

