Travaux Dirigés de Logique

TD n°1 Algébre de BOOLE Propriétés et formes canoniques

1. Méthode algébrique.

- a) Les 3 opérateurs de base de l'algèbre de Boole sont les opérateurs « non », « et », « ou ». Donner les tables de vérité de ces trois opérateurs.
- b) A partir des tables de vérité, vérifier la propriété suivante : a(b+c) = ab + ac.
- c) Quelle est la propriété utilisée pour effectuer ce développement : a+bc=(a+b)(a+c) ?
- d) Retrouver les propriétés suivantes en utilisant les propriétés de l'éléments neutre et absorbant du « et » logique et du « ou » logique :
 - a+ab=a;
 - a(a+b)=a;
 - $a + \overline{ab} = a + b$;
 - $(a+b)(\overline{a}+c)(b+c)=(a+b)(\overline{a}+c)$;
 - ab + ac = ab + ac + bc
- e) Donner une expression booléenne pour les fonctions f, g et h spécifiées par les tables de vérité ci-dessous

a	b	c	f(a,b,c)	g(a,b,c)	h(a,b,c)
0	0	0	1	0	1
0	0	1	0	0	0
0	1	0	0	0	1
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	1	1	1
1	1	0	0	1	1
1	1	1	1	1	1

$$f(a, b, c) =$$

$$g(a, b, c) =$$

$$h(a, b, c) =$$

- f) En utilisant le théorème du consensus , réduire ces expressions :
 - $F_1 = fea + hgfedcb + hga = fea + hga$
 - $F_2 = \overline{acde} + \overline{de} + c$
- g) Comment appelle-t-on les lois logiques permettant d'effectuer les manipulations suivantes : $\overline{a+b} = \overline{a} \ \overline{b}$, $\overline{ab} = \overline{a} + \overline{b}$?
- h) .Donner la forme minimale des expressions logiques suivantes :
 - $L_1 = ab\overline{(a+bc)}$;
 - $L_2 = \overline{ab} + (\overline{c} + d)(a+b)$;
 - $L_3 = \overline{(\overline{a} + b) + (\overline{a} + \overline{b})} + \overline{(\overline{a} b)} \overline{(\overline{a} \overline{b})}$;

-

•
$$L_4 = \overline{abc} + bc + ac$$
;

•
$$L_5 = (a+b)\overline{\left(\overline{a}(\overline{b}+\overline{c})\right)} + \overline{a}\overline{b} + \overline{a} \ \overline{c}$$
;

•
$$L_6 = (a+b+c)(a+\overline{b}+c)(a+\overline{b}+\overline{c}).$$

i) Vérifier ces égalités en simplifiant les expressions de gauche :

•
$$abc + a\overline{b}(\overline{a} + \overline{c}) = ac$$
;

•
$$\overline{a} c (\overline{a} \overline{b} d) + \overline{a} \overline{b} (\overline{c} d) + \overline{a} \overline{b} c = \overline{b} c + \overline{a} \overline{c} \overline{d} + \overline{a} \overline{b} \overline{c}$$
;

•
$$(\overline{a}+b)(a+b+d)\overline{d}=b\overline{d}$$
;

•
$$a\overline{b} + b\overline{c} + \overline{ac} = \overline{a}b + \overline{b}c + \overline{ca}$$

- j) Démonter la propriété d'associativité du « OU EXCLUSIF » (XOR) ($x \oplus (y \oplus z) = y \oplus (x \oplus z) = z \oplus (x \oplus y) = x \oplus y \oplus z$).
- k) Soient x, y et z, 3 variables booléennes telles que $z=x\oplus y$. Démontrer les 2 égalités suivantes : $y=x\oplus z$ et $x\oplus y\oplus z=0$
- I) Vérifier : $a \oplus (\overline{b \oplus c}) = a \oplus b \oplus c$ et $\overline{a \oplus (\overline{b \oplus c})} = a \oplus b \oplus c$
- m) Une fonction booléenne à trois variables ${\bf a}$, ${\bf b}$ et ${\bf c}$ est fausse uniquement dans le cas
- n)
- o) ou ab = b+c et $a \neq c$. Donner une expression booléenne représentant cette fonction. Astuce : $x\neq y$ est équivalent à $x\oplus y$ et x=y est équivalent à :NON($x\oplus y$).
- p) Ecrire les 2 expressions canoniques minterme ou SOP des 2 fonctions suivantes et les simplifier :
 - $f_1(a,b,c) = \Sigma(0,2,3,4,6,7);$
 - $f_2(a,b,c) = \Sigma(2,4,5,6,7);$

Donner la forme maxterme ou POS et vérifier la forme minimale

2. Modélisation d'un problème et simplification

Police d'assurance :


Les conditions de délivrance d'une police d'assurance précisent que cette police ne peut être souscrite que par les personnes remplissant au moins l'une des conditions suivantes

- Avoir souscrit à la police n°19, être de sexe masculin et marié
- Avoir souscrit à la police n°19, être marié et âgé de moins de 25 ans
- Ne pas avoir souscrit à la police n°19, être marié et de sexe féminin
- Etre de sexe masculin et âgé de moins de 25 ans
- Etre marié et âgé de plus de 25 ans


La lecture de ces conditions donne l'impression d'une surabondance d'informations. Mais bien peu de gens, avec leur seule intuition, seront capables d'identifier toutes les informations redondantes et d'énoncer l'ensemble des règles le plus simplement possible.

3. Chronogramme et Logigramme


a) Completez le chronogramme avec les deux portes :



b) Donnez l'expression de la sortie S en fonction des entrées A_i . Vérifiez que S=1 si le mot d'entrée (codé en code ASCII) est un des chiffres 0 à 9.




c) Ecrivez les expressions booléennes de x des figures suivantes.




·-----

d) Montrer que l'opérateur NOR est un système d'opérateur complet. Est-ce un système d'opérateur complet minimal ?.Que peut-on en déduire du système d'opérateur « ET, OU, NON » ?

e) Donner l'expression de la fonction logique réalisée par le circuit logique donné cidessous. Transformer ce circuit logique en un circuit constitué uniquement de porte NAND, puis uniquement avec des portes NOR.



f) Donner l'expression de F et transformer ce circuit en un circuit fait de portes « NOR » ($\overline{XY} = \overline{X} + \overline{Y}$)



g) Pour chacune des expressions suivantes, construisez le circuit logique correspondant en recourant uniquement à des portes NAND et NOR.

$$x = \overline{AB(C+D)},$$

$$z = \overline{(A+B+\overline{C}D\overline{E})},$$

$$y = (\overline{A+B}+\overline{P}Q)$$

h) Ecrivez la table de vérité correspondant à un système logique permettant de verifier si un nombre de 4 bits est un multiple de 4. Donner le circuit logique correspondant.

Annexe: Propriétés de l'algébre de BOOLE

1. Propriétés des opérations logiques élémentaires

Théorèmes d'idempotence	a.a=a $a+a=a$
généralisation	$\prod a = a$ $\sum a = a$
Théorèmes des constantes	$a \cdot 0 = 0$ $a + 0 = a$ $a \cdot 1 = a$ $a + 1 = 1$
Théorèmes de complémentation	$a.\overline{a} = 0$ $a + \overline{a} = 1$
Théorèmes de commutativité	a.b = b.a $a + b = b + a$
Théorèmes de distributivité	a.(b + c) = a . b + a . c a + b . c = (a + b).(a + c)
Théorèmes d'associativité	a.(b . c)= (a . b). c = a . b . c a+(b + c)=(a + b)+c = a+b+c
Relations d'absorption	$a + a \cdot b = a$ $a \cdot (a + b) = a$ $a + \bar{a} \cdot b = a + b$ $a \cdot b + a \cdot \bar{b} = a$
Théorèmes du consensus	$a.x + b.\overline{x} + a.b = a.x + b.\overline{x}$ $(a+x).(b+\overline{x}).(a+b) = (a+x).(b+\overline{x})$

2. Théorèmes de DE MORGAN

Le complément d'une somme de variables logiques est égal au produit des compléments de ces variables : $\overline{a+b+c+...+n} = \overline{a}.\overline{b}.\overline{c}...\overline{n}$

Le complément d'un produit de variables logiques est égal à la somme des compléments de ces variables : $\overline{a.b.c...n} = \overline{a} + \overline{b} + \overline{c} + ... + \overline{n}$

3. Formes Canoniques

Première forme canonique **SOP** (sum of product): $\sum \prod$ (somme de mintermes).

$$f(a,b,c) = \bar{a}\bar{b}.c + a\bar{b}.\bar{c} + ...$$

minterme

Deuxième forme canonique **POS** (product of sum): $\Pi \Sigma$ (produit de maxtermes).

$$f(a,b,c) = \underbrace{(a+b+c)}_{\text{maxterme}} \cdot (a+\overline{b}+\overline{c}) \cdot (\dots$$

TD n°2 : Tableau de Karnaugh

1.

Donner la forme minimale (mintermes) des fonctions logiques : В 01 **ab** ab ab 00 10 0 00 00 00 0 01 01 cd cd 0 11 10 0 10 10 équation de A : _ équation de B : _ équation de C : _ Ε ab 10 00 10 00 0 0 0 00 00 0 01 1 01 01 cd cd 1 11 11 1 1 1 1 11 1 1 10 10 10 équation de D : équation de E : . équation de F: Н

	U					
			al	b		
		00	01	11	10	
	00	1	1	0	0	
cd	01	1	1	0	0	
	11	0	0	1	1	
	10	0	0	1	1	
,						

			-	•		
			a	b		
		00	01	11	10	
	00	1	0	0	0	
cd	01	1	0	0	0	
	11	0	0	0	1	
	10	0	0	0	1	

équation de H:_

		ab			
		00	01	11	10
	00	0	0	0	0
cd	01	1	0	0	1
	11	1	0	0	1
	10	0	0	0	0

équation de I : _

équation de G : . J

équation de J : .

		_					
		ab					
	00	01	11	10			
00	1	0	0	1			
01	0	0	0	0			
11	1	1	1	1			
10	1	0	0	1			
	01 11	00 1 01 0 11 1	00 01 00 1 0 01 0 0 11 1 1	00 1 0 0 01 0 0 0 11 1 1 1			

		K				
		00	a 01	b 11	10	
	00	1	0	0	0	
	01	1	1	0	0	
cd	11	0	1	1	0	
	10	0	0	1	1	

équation de K:

	L							
ab _00_01_11_10								
	00	1	0	0	0			
1	01	0	1	1	0			
cd	11	1	0	0	1			
	10	0	0	1	0			
équation de L :								

• Donner les équations simplifiées en utilisant les tableaux de KARNAUGH.

∖ab				
cd	00	01	11	10
00	0	0	1	0
01	1	0	1	1
11	1	1	1	1
10	0	0	1	0

cd ab	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0

∖ab				
cd 🔪	00	01	11	10
00	0	1	0	1
01	1	0	1	1
11	0	1	0	1
10	1	1	1	1

M =

∖ab				
\ab cd \	00	01	11	10
00	φ	0	0	0
01	1	0	1	1
11	φ	φ	1	1
10	φ	0	1	0

dF bo	00	01	11	10
00	φ	1	1	0
01	1	0	φ	1
11	1	φ	0	1
10	0	1	1	0

ab				
cd	00	01	11	10
00	0	φ	φ	1
01	1	0	1	1
11	φ	1	0	1
10	1	1	φ	φ

P =

\ ab				
cd	00	01	11	10
00	1	0	φ	1
01	0	0	1	0
11	0	0	φ	0
10	1	0	1	φ

∖ab				
cd	00	01	11	10
00	1	0	1	1
01	φ	0	1	0
11	φ	0	φ	1
10	1	0	1	φ

∖ąb				
cd	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	0	1	0	1
10	1	0	1	0

S =

T=

Q =

U=

R =

Exercice 2: Tableau de Karnaugh à 5 variables

a) Extraire l'expression minimale des fonctions logiques A et B :

cde								
ab	000	001	011	010	110	111	101	100
00	0	1	1	0	0	1	0	0
01	0	1	1	0	0	1	0	0
11	0	1	1	0	0	1	0	0
10	0	1	1	0	0	1	0	0

A =

cde								
ab	000	001	011	010	110	111	101	100
00	1	0	0	1	1	0	0	1
01	0	1	0	0	0	0	0	0
11	0	1	0	0	0	0	1	1
10	1	0	0	1	1	0	0	1

B =

- Ré-écrire ces tableaux sous forme de deux tableaux à 4 variables d'entrée et en extraire la forme minimale des fonctions A et B.
- b) Une fonction logique F des variables « abcde » est donnée par les tables de Karnaugh cidessous :

< cc	i					
ab	00	01	11	10		
00	0	1	1	0		
01	1	1	1	1		
11	0	1	0	1		
10	0	1	1	φ		
	e = 0					

01	11	10
1	φ	0
φ	0	0
0	φ	0
1	1	1
	1 φ 0	1 φ φ 0 0 φ

e = 1

TD 2 – Tableau de Karnaugh

c) Une fonction de logique de 5 variables « a,b,c,d,e » est spécifiée par la table de karnaugh suivante :

< cc	l				
ab	00	01	11	10	
00	0	1	1	0	
01	0	0	0	0	
11	1	0	1	1	
10	0	0	0	0	
Δ – 0					

00	01	11	10
0	1	1	0
0	1	0	0
0	0	1	1
0	0	1	1
	·		

e = 1

- Ecrire l'expression logique de la fonction sous forme d'une somme minimale d'implicants premiers.
- Faire le tableau de Karnaugh à 4 entrées de la fonction en prenant « e » comme variable introduite. Retrouver à l'aide de cette table le résultat précédent.

Exercice 3 : Tableau de Karnaugh à 6 variables

Une fonction de logique de 6 variables « a,b,c,d,e,f » est spécifiée par le tableau de Karnaugh donné ci-dessous:

、ab				
	00	01	11	10
cd 00	1	φ	0	1
01	0	0	0	0
11	Λ	1	1	1

ef = 00

-d	00	01	11	10
cd 00	1	φ	0	1
01	0	0	0	0
11	0	1	1	1
10	φ	0	1	1

∖ab				
cd	00	01	11	10
00	0	0	φ	φ
01	1	1	φ	0
11	0	0	φ	1
10	0	φ	φ	1
ef= 10				

$$ef = 01$$

、ab				
-4	00	01	11	10
cd 00	0	φ	φ	0
01	1	0	φ	0
11	φ	1	φ	1
10	0	0	1	φ

ab				
cd	00	01	11	10
00	1	φ	0	φ
01	φ	0	φ	0
11	φ	1	1	1
10	φ	0	φ	1

Une fonction de logique de 6 variables « a,b,c,d,e,f » est spécifiée par le tableau de

ef= 11

a				
cd	00	01	11	10
00	0	1	1	0
01	1	е	e+f	0
11	0	0	$\overline{e} + f$	0
10	$ar{f}$	$\overline{e}f$	ef	0

Karnaugh à variables introduites suivant :

En déduire l'expression de la fonction sous forme d'une somme minimale d'implicants premiers.

Exercice 4: Table de couverture

Donner l'expression minimale des fonctions logiques suivantes en utilisant une table de couverture

 Une fonction de logique de 5 variables « a,b,c,d,e » est spécifiée par la table de karnaugh suivante :

ab	l 00	01	11	10
00	0	1	1	0
01	1	1	1	1
11	0	1	0	1
10	0	1	1	φ

00	01	11	10
φ	1	φ	0
0	φ	0	0
1	0	φ	0
0	1	1	1

e = 0

e = 1

même travail sur la fonction de logique suivante :

$$e = 0$$

$$e = 1$$

ab cd	00	01	11	10
00	1	1	0	φ
01	0	1	1	φ
11	1	0	φ	1
10	1	φ	φ	1

∖ąb				
cd	00	01	11	10
00	1	1	φ	φ
01	φ	0	0	φ
11	φ	1	1	1
10	0	1	φ	1

TD n°3 & n°4 Analyse / Synthèse de circuits combinatoires

Exercice 1:

Certains compas numériques utilisent un codeur optique faisant appel au codage Gray. L'aimant du compas est solidaire d'un disque équipé d'un système de codage optique; ce dernier est basé sur un code Gray ou code binaire réfléchi. Ce code à la particularité, pour n'importe quel nombre, de ne voir qu'un de ses bits changer d'état lorsque que ce nombre passe à la valeur immédiatement supérieure ou inférieure. Lorsqu'un bit est à 1 le disque codé laisse passer la lumière, lorsqu'il est à zéro, il empêche son passage. Un système optique vient lire l'état des bits et donc la valeur de l'angle entre l'appareil et le nord. Le disque ci-contre est codé en binaire réfléchi sur les 16 secteurs de ses 4 pistes. Pour chaque valeur 0 la piste est transparente, pour chaque valeur 1 elle est opaque.

Un système optique composé d'une diode LED et d'inrécepteur (photodiode ou phototransistor) vient lire, suiva un rayon, la valeur de chaque secteur. L'erreur de lectureste inférieure à un secteur. En pratique, pour avoir un meilleure résolution, le nombre de pistes et de secteurs et plus élevé. On trouve aujourd'hui des codeurs à plus de bits.

6 4 3 2
- + \(\begin{align*}
9 10 13
10 11 12 13

Valeur	Code	Code Gray
décimale	binaire	
	dcba	δχβα
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
Etc		


- a) Complétez la table de vérité ci-dessus. Donner l'expression non minimisée des bits du transcodeur : $\delta\chi\beta\alpha$.
- b) Minimiser les expression de $\delta\chi\beta\alpha$.
- b) Concevez un circuit simple qui permet de convertir un code Gray à 4 bits en un code binaire.

Exercice 2: analyse du circuit 74153

Le schéma interne est donné par le logigramme suivant :

- 1) Ecrire l'expression reliant la sortie Z_a aux entrées S_0 , S_1 , I_{0a} , I_{1a} , I_{2a} , I_{3a} et $\overline{E_a}$.
- 2) Donner la table de vérité qui relie Z_a à S_0 , S_1 , et $\overline{E_a}$. Les entrées I_{0a} , I_{1a} , I_{2a} et I_{3a} seront traités comme des variables introduites.

3) Quelle est la fonction de ce circuit?



Exercice 3: réalisation d'une fonction par multiplexeur

La fonction G(a,b,c,d,e,f) est donné par les tables de Karnaugh suivantes :

	e f = 0 0			
ab cd	00	01	11	10
00	0	0	1	X
01	1	1	0	0
11	Χ	0	0	1
10	1	Х	0	0

	e f = 0 1			
ab cd	00	01	11	10
00	0	0	1	Х
01	1	1	1	0
11	Χ	1	0	1
10	0	Χ	0	1

	e f = 1 0			
ab cd	00	01	11	10
00	0	1	1	Х
01	0	1	0	0
11	Χ	1	0	1
10	1	Х	0	0

	e f = 1 1			
ab cd	00	01	11	10
00	0	1	1	Χ
01	0	1	1	0
11	Χ	1	1	1
10	0	Х	0	1

- 1) Ecrire la table de vérité de la fonction G sous forme d'une seule table de Karnaugh dont les variables d'entrée sont a,b,c,d et à variables introduites e,f.
- 2) En déduire un circuit permettant de réaliser la fonction G comportant quelques portes et un multiplexeur à 4 entrées de commande, en précisant quelles sont les variables de commande ainsi que leur poids.

Exercice 4: Transcodeur du binaire naturel vers le BCD et le « 2 Parmi 5 »

- 1) Donner la table de vérité (DCBA pour le binaire naturel, UTZYX pour le 2 parmi 5)
- 2) Déterminer les expressions minimales de U, T, Z, Y et X.
- 3) Réaliser le transcodeur avec des multiplexeurs (4-16). Est-ce une solution acceptable ? (justifier).


Exercice 5 : Réalisation d'une fonction logique par décodeur & multiplexeur


On veut réaliser une fonction Z de 8 variables ABCDEFGH avec un décodeur à 4 entrées d'adresses ABCD et un multiplexeur à 4 entrées de sélection EFGH. Les combinaisons d'entrées pour lesquelles la fonction vaut 1 sont indiquées dans la table suivante. Pour toutes les autres combinaisons d'entrée, la fonction vaut 0.

D	С	В	Α	Н	G	F	Е
0	0	0	0	0	1	0	1
0	0	0	1	0	0	0	1
0	1	1	0	0	1	0	0
0	1	1	1	0	1	0	0
1	0	0	1	1	0	0	0
1	0	0	1	1	0	1	0
1	0	1	1	1	1	0	0
1	0	1	1	1	1	0	1
1	0	1	1	1	1	1	0
1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	0

<u>Réalisation</u>: Le décodeur et le multiplexeur sont représentés ci-dessous. Les sorties du décodeur sont notées X_d avec $d=\{DCBA\}$ en binaire naturel, D étant le MSB. Les entrées du multiplexeur sont notées Y_m avec $m=\{HGFE\}$ en binaire naturel, H étant le MSB. Sur le schéma ci-dessous, « d » et « m » sont notés en décimal.

- Connecter les entrées du multiplexeur et les sorties du décodeur (utiliser au besoin quelques portes logiques) pour réaliser la fonction donnée par la table précédente.
- Indiquer comment on pourrait représenter la fonction par une table de Karnaugh à 4 variables d'entrées (du multiplexeur) et à variables introduites du décodeur.





Exercice 6: Calendrier

On souhaite concevoir le plus petit circuit (en terme de portes logiques) recevant en entrée le numéro du mois de l'année (nombre de 1 à 12 codé en binaire naturel) et fournissant en sortie un état haut si le mois compte plus de trente jours, un état bas sinon. On utilisera la méthode de synthèse du coût minimal (pour les conditions indifférentes) et un tableau de Karnaugh pour obtenir l'expression minimale de X.




Figure n° 8.1 : Circuit logique (le nombre d'entrée n'est pas forcément le bon)

- 8.1] Combien de bits d'entrée aura ce circuit logique ? justifier
- 8.2] Completer la table de vérité donnée ci-dessous :
- 8.3] Expression minimale de X

Mois	Code binaire	X
	a ₀	
1		
2		
3 4 5		
4		
5		
6		
7		
8		
9		
10		
11		
12		_


Exercice 7 : Circuit arithmétique

On cherche à réaliser un circuit combinatoire qui réalise l'opération suivante $y = x^2 + 1$.

x est un nombre binaire codé sur 2 bits $(x=x_1x_0)$ et y sur 4 bits $(y=y_3y_2y_1y_0)$.

- a) Pour cela, compléter la table de vérité de cette fonction :
- b) Donner les expressions des bits de y.
- c) La PLD (Programmable Logic Device) ci-dessous sert à réaliser l'opération $y=x^2+1$, où x est un nombre binaire codé sur 2 bits, et y un nombre codé sur 4 bits. Quels fusibles faut-il griller pour réaliser cette fonction (barrer les fusibles à détruire) ? Un fusible est représenté sur la figure de la


manière suivante : .




Exercice 8 : Synthèse Combinatoire

- 8.a) Construire un circuit combinatoire à trois entrées x0, x1 et x2 capable de détecter si le nombre de représentation binaire $x_2x_1x_0$ est divisible par 3.
- 8.b) Un multiplexeur est un circuit combinatoire capable de sélectionner" une de ses deux entrées $(d_0 \text{ et } d_1)$ selon la valeur d'une troisième entrée a. Lorsque a=0, la sortie s du circuit doit être identique à d_0 et quand a=1, s doit être égale à d_1 . Dessiner le logigramme du circuit combinatoire.
- 8.c) Un système de surveillance d'un réservoir est composé d'un circuit combinatoire relié à deux capteurs et à un afficheur numérique à sept segments. Le premier capteur met à 1 l'entrée cb du circuit lorsque le niveau du liquide est supéerieur ou égal à 30cm, l'entrée est à 0 dans le cas contraire. Le second capteur fait de même avec l'entrée ch du circuit pour une hauteur de 250cm. Les sept sorties a, b, c, d, e, f et g du circuit correspondent chacune à un des sept segments de l'afficheur. Celui-ci n'affiche rien si le niveau est normal (compris entre 30cm et 250cm). Quand le niveau est bas (inférieur à 30cm), l'afficheur indique « b ». Lorsque le liquide dépasse la hauteur de 250cm, il affiche « H » et en cas d'incohérence des capteurs (cb = 0 et ch = 1), c'est « E » (Erreur) qui est affiché. Donner un logigramme du circuit combinatoire.


Correction:







 $s = \overline{x_2} \cdot \overline{x_1} \cdot \overline{x_0} + \overline{x_2} \cdot x_1 \cdot x_0 + x_2 \cdot x_1 \cdot \overline{x_0}$

a	d_0	d_1	s
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1






c_b	c_h	a	b	c	d	e	f	g
0	0	0	0	1	1	1	1	1
0	1	1	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0
1	1	0	1	1	0	1	1	1
		$\overline{c_b} \cdot c_h$	$c_b \cdot c_h$	$\overline{c_b} \oplus c_h$	$\overline{c_b}$	$\overline{c_b} + c_h$	$\overline{c_b} + c_h$	$\overline{c_b} + c_h$



Exercice 9 : Détecteur de niveau dans un château d'eau



Un château d'eau est composé d'un réservoir de grande capacité qui alimente par gravité le circuit de distribution d'eau potable. Pour remplir ce château d'eau, deux pompes, reliées aux forages, puisent, dans la nappe phréatique, l'eau nécessaire distribution (nous ferons abstraction ici du système de traitement de l'eau). La présence de deux pompes est nécessaire assurer pour fonctionnement en cas de défaillance de l'une d'entre elles.

Deux capteurs de niveau N1 et N2 passent à 1 respectivement quand le niveau d'eau est supérieur à la moitié de la hauteur du réservoir et quand le réservoir est plein.

Le fonctionnement souhaité est le suivant (en situation normale) :

Réservoir plein pompes arrêtées


Réservoir à moitié une seule pompe fonctionne Réservoir vide les deux pompes fonctionnent.

Pour équilibrer l'usure des pompes, une variable, nommée c, passe à 1 les jours pairs, et est à 0 les jours impairs. Les jours pairs, si une seule pompe fonctionne, c'est P_1 , les jours impairs, c'est P_2 .

En cas de défaillance sur P_1 un bit de sécurité H_1 passe à 1, (H_2 pour P_2). Si P_1 est en panne, seule P_2 doit être activée (même si le jour est pair), si P_2 est en panne, seule P_1 doit être activée (même si le jour est impair). De plus, si P_1 ou P_2 sont en panne, un voyant défaut (D) doit s'allumer, et si P_1 et P_2 sont toutes deux en panne, une sonnerie S doit aussi se déclencher, de manière à ce que le défaut soit pris en compte au plus vite.

9.1. Etablir les tables de vérité correspondant au fonctionnement des pompes et de la signalisation 9.2. Dresser les tableaux de Karnaugh pour les deux pompes. En déduire les expressions logiques minimales.

Exercice 10 : Chauffage d'un réacteur



Le niveau d'une cuve est contrôlé par 2 capteurs de niveau (nb, nh) et 2 capteurs de température (th, tb). Une vanne permet le remplissage tant que le niveau haut n'est pas atteint. Une résistance chauffante assure le chauffage iusau'à température Une sécurité maximale. de fonctionnement interdit le chauffage si le niveau bas est atteint, de même le remplissage est arrêté si la température minimale n'est pas atteinte.

Les capteurs nb, nh sont à l'état 1 si le liquide est présent devant le capteur.

Les capteurs de température th, tb sont à l'état 1 si la température du liquide est supérieure à th, tb.

- 10.1. Décrire le fonctionnement par une table de vérité.
- 10.2. Déterminer les équations de fonctionnement par la méthode de votre choix.

Exercice 11: ADDITIONNEURS (semi adder, full & ripple carry, full & fast carry)

On veut réaliser l'addition S de 2 nombres A et B codés en binaires naturel sur n bits tels que :

Α	\rightarrow	A_n	A_{n-1}	 A_1
В	\rightarrow	B_n	B_{n-1}	 B_1
S	\rightarrow	S_n	S_{n-1}	 S_1

 $A_n B_n$ et S_n étant les bits de poids fort.

11.1. <u>Demi-additionneur</u> : on appelle S_i et C_i respectivement le résultat et la retenue de l'addition de 2 bits A_i et B_i indépendamment de la retenue C_{i-1} de l'addition des 2 bits précédents.

Etablir les tables de Karnaugh de S_i et C_i. En déduire le diagramme logique de ces 2 fonctions en utilisant des fonctions élémentaires (OR, AND, NI, XOR).

11.2. <u>Additionneur complet à retenue propagée</u> (ripple carry) : pour réaliser l'addition de A et B, on additionne en commençant par les bits de poids faible, A_i , B_i et C_{i-1} . Le résultat est S et une retenue éventuelle C_{OUT} .

Faire les tables de Karnaugh de S_i et C_i. En déduire le logigramme de ces fonctions. Précisez les circuits utilisés.

11.3. A partir du bloc élémentaire d'addition définit précédemment, définir le schéma réalisant l'addition de A et B (4 bits).

T_P étant le temps de propagation de la famille logique choisie, en déduire le temps de propagation de la retenue C₄.

11.4 Additionneur à retenue générée (fast carry) :

On appelle : A_i . $B_i = G_i$ le terme de génération de retenue

 $A_i + B_i = P_i$ le terme de propagation de retenue


Exprimer C_i en fonction de G_i, P_i et C_{i-1}. En déduire l'expression logique de C1, C2, C3 et C4 en fonction des P_i, G_i et C_{IN} (retenue initiale)

Calculer $\overline{P_i}G_i$. Exprimer les $\overline{C_i}$ en fonction des $\overline{G_i}$, $\overline{P_i}$ et $\overline{C_{IN}}$.

Exprimer $A_i \oplus B_i$ en fonction de $\overline{G_i}P_i$. En déduire l'expression de S_i en fonction de G_i , P_i , et C_{i-1} .

11.5. Avec les résultats précédents, étudier le diagramme logique du circuit 74283 (voir figure)

Quel est le retard maximum pour C_{OUT} dans cette conception ? Comparer au 2°).



11.6. Quel est le rôle des portes OUI situées sur la seconde strate.

Exercice 12: Comparateur binaire « n » bits

On veut étudier le principe de fonctionnement de l'opération de comparaison entre 2 nombres binaire X et Y de « n » bits tels que X_{n-1} et Y_{n-1} sont les bits de poids fort (MSB). Le résultat de la comparaison est indiqué par la variable logique :

$$F_{=} = 1$$
 \Leftrightarrow $X = Y$ (tous les bits sont identiques)

Le i^{éme} bit de X (ou Y) est noté X_{i-1} (ou Y_{i-1}). Le résultat de la comparaison dépend des résultats précédents. On a donc une structure itérative.

12.1. Préliminaires :

- Donner l'expression du « XOR» : $X_i \oplus Y_i$ sous la représentation canonique minterme.
- En déduire l'expression minimale de $\overline{X_i \oplus Y_i}$ (« XOR» complémenté) sous la même représentation.
- Comment réaliser les fonctions $\overline{X_i}Y_i$ et $X_i\overline{Y_i}$ à partir de la fonction $\overline{X_i}Y_i$ et des signaux X_i , Y_i ? En déduire une forme de réalisation de la fonction $\overline{X_i \oplus Y_i}$.

12.2. <u>Demi-Comparateur « 1 bit »</u>

Ce comparateur réalise la comparaison des 2 bits X_0 et Y_0 sans tenir compte d'une comparaison de rang inférieur.

• Etablir le tableau de Karnaugh de $F_{0=}$. En déduire son expression logique, quelle est la fonction logique obtenue ? .

12.3. Comparateur Complet « 1 » bit

Il réalise la comparaison de 2 bits X_i et Y_i , en faisant intervenir le résultat de la comparaison du rang $i-1:F_{i-1}=$

• Etablir une table de Karnaugh et en extraire l'expression logique de la fonction $F_{i=}$ en fonction de X_i , Y_i et $F_{i-1=}$.

12.4. Comparateur « n » bits

Cette machine logique réalise la comparaison de 2 <u>nombres</u> X et Y de « n » bits. Le résultat de la comparaison des bits de rang i utilise le résultat de la comparaison du rang i-1.

• Donner l'expression de $F_{=}$ en fonctions des X_i et Y_i avec $i \in [0,3]$.


12.5. Analyse du circuit **74LS85**

Ce circuit permet de réaliser la comparaison de deux nombres binaires de 4 bits. Le résultat de la comparaison est indiqué par 3 variables logiques :

$$\begin{array}{ll} F_{>} = 1 \Leftrightarrow & A > B \ (si \ A_n > B_n \ ou \ [(A_n = B_n) \ et \ (A_{n-1} > B_{n-1})] \ ou \ ...) \\ F_{=} = 1 \Leftrightarrow & A = B \ (tous \ les \ bits \ sont \ identiques) \\ F_{<} = 1 \Leftrightarrow & A < B \ (si \ A_n < B_n \ ou \ [(A_n = B_n) \ et \ (A_{n-1} < B_{n-1})] \ ou \ ...) \end{array}$$

Sachant que les signaux A>B et A<B sont à 0 et A=B est à 1 :

- Indiquer sur le logigramme du **74LS85** les endroits où sont réalisées les fonctions $\overline{A_i \oplus B_i}$.(à rendre avec la copie)
- Donner l'expression de A=B. Cette fonction est-elle itérative ? Quel est l'avantage de cette forme ? Comment réaliser un comparateur 16 bits ?
- Sachant que toutes les portes ont le même temps de propagation : δ . Donner le temps d'établissement de la sortie A=B en fonction de δ .



Logigramme du **74LS85**

Exercice 13: Code barres

Les codes à barres sont des codages de valeurs alphanumériques très largement utilisés tant dans l'industrie que dans la distribution. Le code à barres d'un chiffre ou d'une lettre est constitué d'une suite de barres séparées par des intervalles. L'un des codes les plus répandus dans l'industrie est le code '3 parmi 9, encore appelé '39'. Dans ce code, chaque barre et chaque intervalle peut être soit large soit étroit. Large est associé à la valeur binaire 1 et étroit à 0. Chaque chiffre ou lettre est codé par un ensemble de 5 barres et 4 intervalles, soit 9 digits qui forment un mot de 5 digits correspondant au codage de la largeur des barres et un mots de 4 digits correspondant au codage de la largeur des intervalles. Dans le code barre '3 parmi 9', on dénombre 2 barres et 1 intervalle larges exactement, soient 3 valeurs 1 parmi 9. Le code '39' de toutes les valeurs alphanumériques est donné dans le tableau suivant. Les différentes variables alphanumériques codées sont listées dans le tableau donné ci-dessous.

barres intervalles d'erreur barres intervalles d'erreur Μ Ν Ρ Q R S Т U Α W В Χ C Υ D Ζ Ε F G Espace Н \$ Ι J Κ +

Le codage à barre d'une pièce consiste à lui affecter un code alphanumérique appelé message, BK5 par exemple, puis à le transformer en une succession de barres et d'intervalles conformément à l'état binaire associé à chacune des valeurs B, K, 5 pour notre exemple.

%


Ce code souvent complété par un caractère de contrôle égal à la somme modulo 43 de la valeur du message. La valeur de contrôle de chaque chiffre ou lettre est donnée dans les colonnes 4 et 8 du tableau.

Le code barre de la figure suivante correspond au message BK5 : on retrouve une barre étroite suivie d'une large puis 2 étroite et une large, c'est à dire le code 01001, séparées par 2 intervalles étroits puis un large et un étroit, c'est à dire le code 0010, soit un total le code B. Les 5 barres suivantes correspondent de la même façon au code à K et les 5 suivants à 5. Les 5 dernières correspondent au code de contrôle. La valeur de la somme de B,K et 5 correspond à l'addition suivante : 11 + 20 + 5 = 36. On retrouve bien sur ces 5 dernières barres le code correspondant au tiret dont la valeur de contrôle est égale à 36.




13.1. Soient les codes à barres de la figure ci dessous. Donner le code alphanumérique correspondant à chaque code à barres lorsque celui-ci est correct, si celui-ci est incorrect,

essayez de préciser ou est l'erreur.



- 13.2. Dessiner le code à barres correspondant au message JM8.
- 13.3. On souhaite utiliser ce système pour contrôler la circulation de 6 types de pièces différentes dans un atelier entièrement automatisé. Chaque pièce est identifiée par un des 6 codes suivants : BK1, BK2, BK3, BK4, BK5 et BK6. On cherche à synthétiser le transcodeur qui, à partir du code à barres **du numéro de type (1, 2, 3, 4, 5, 6)** de la pièce fournit le code binaire naturel correspondant. On suppose que le code de toutes les pièces est correct et donc on ne tient pas compte du code de contrôle de chaque pièce. On utilisera les notations suivantes pour le codage des barres et intervalles :



- a) Combien le transcodeur doit-il avoir de sorties?
- b) Ecrire dans une table les entrées représentant les barres et les intervalles utilisés pour coder ces 6 numéros. Quelle est le nombre minimal d'entrées nécessaire pour ce transcodeur ? $b_9b_8b_7b_5$ car ($b_6=0$ $b_4b_3b_2b_1=0100$)
- c) Trouver les équations minimales (forme minterme) reliant les sorties aux variables entrées du transcodeur. On utilisera la méthode du coût minimale pour cette question. Refaire avec une synthèse risque minimale :
 - 13.4. On suppose maintenant que le code de certaines pièces peut être incorrect. Ceci peut être dû à une erreur de code sur l'étiquette magnétique de la pièce ou bien une erreur de lecture de cette étiquette. Synthétiser un décodeur qui fournit une sortie S à l'état haut lorsque le code est correct et à l'état bas lorsque le code est erroné.

TD LOGIQUE n°5 : Bascules – Chronogrammes

Exercice 1: Généralités - Cours

- 1.1. Expliquez la différence entre une bascule synchrone et asynchrone.
- 1.2. Expliquez la différence entre « Latch » et « Flip-Flop ».
- 1.3. Etude de la notice technique (« Data Sheet ») de l'annexe A . A quoi correspondent les temps T_{pd} , T_{plh} et T_{phl} ?
- 1.4. Que doit-on imposer comme contrainte sur les commandes (entrées) si l'on considère les temps de préparation/stabilisation (T_{su} : T_{SETUP}) et de maintien (T_h : T_{HOLD}) des bascules ?
- 1.5. Quel type de bascule doit-on utiliser pour ne considérer que le temps de préparation T_S?
- 1.6. Deux bascules D et JK possèdent les caractéristiques suivantes :

temps (ns)	T_{S}	T_{H}	T_{PLH}	$T_{ m PHL}$	F_{MAX}
D (74 74)	20	5	25	40	15 (MHz)
JK (74 112)	20	0	16	24	30 (MHz)

Quelles sont les fréquences maximales d'utilisation si on les utilise avec un circuit combinatoire qui possède un temps de propagation $T_{pd} = 55$ ns ?


Exercice 2 : Résumé Bascules (tables de sorties/excitations, graphes des états)

- 2.1.Donnez la structure d'une bascule RS à base de NAND.
- 2.2. Etablir un diagramme des états, une table de sortie, commentez le fonctionnement.
- 2.3. Pour les autres bascules (JK, T, D), établir l'équation de transition, la table de sortie, la table des excitations.

Exercice 3: Chronogrammes

PET: positive Edge Triggered; NET: Negative Edge Triggered

3.1. Avec des bascules D, complétez les chronogrammes suivants :




3.2. Avec des bascules RS, complétez les chronogrammes suivants : S R Q 3.3. Avec des bascules JK, complétez les chronogrammes suivants : Bascules JK PET JK NET Н J K Q Н J K Q Н J K Q 3.4. Completez le chronogramme suivant pour la bascule T PET Η Т Q

TD LOGIQUE n°6: Analyse Asynchrone

Exercice 1 : Bascule RS Maître-Esclave en mode fondamental


Le circuit de la bascule est représenté sur la figure ci-dessous.

- 1.1.Tracer le graphe de connexion et déterminer tous les ensembles de sommets essentiels conduisant au nombre minimum de coupures.
- 1.2.On place la coupure C_1 juste après la sortie de la porte 3 et la coupure c_2 juste après la sortie de la porte 7. La variable « état présent » de la coupure ci est notée y_i et la variable « état suivant » (ou « état futur ») est notée Y_i^+ . Etablir les expressions logiques de Y_i^+ 1, Y_i^+ 2, Q_i^+ 9 en fonction de H_i 1, H_i^+ 9, H_i^+ 9, H_i^+ 9, H_i^+ 9 en fonction de H_i^+ 9, H_i^+ 9, H_i^+ 9, H_i^+ 9, H_i^+ 9 en fonction de H_i^+ 9, H_i
- 1.3. Etablir la table de transition (pour $Y_1^+Y_2^+$) et la table de sortie (pour QQ') en mode fondamental suivant le modèle $y_1y_2\SR$ --H=0 | H=1.
- 1.4.Dessiner le graphe de transition en indiquant les sorties uniquement pour les états stables.
- 1.5.Retrouver d'après les tables précédentes les mécanismes de mise à 1 et de mise à 0 correspondant au fonctionnement normal de la bascule étudiée
- 1.6.D'après les tables précédentes, que se passe-t-il si, à partir de l'état total HSRy₁y₂ = 01100, H passe à 1 puis revient à 0 ? Ce résultat vous semble-t-il correspondre au fonctionnement réel ? Justifier et commenter la réponse.



Exercice 2 : Synchroniseur de pulse

On veut étudier le fonctionnement en mode fondamental du circuit ci dessous. H est un signal d'horloge, A un signal de commande destiné à laisser passer ou non le signal d'horloge, M une entrée de sélection du mode de fonctionnement et Z la sortie.




- 2.1.Tracer le graphe de connexion. Determiner tous les circuits élémentaires fondamentaux. En déduire quels sont les sommets essentiels conduisant au nombre minimal de coupures.
- 2.2.On place la coupure c1 après la sortie de la porte 5 et c2 après la porte 6. La variable « état présent » de la coupure ci est notée yi et la variable « état suivant » (ou « état futur ») est notée Y⁺i. Etablir les expressions logiques de Y⁺1, Y⁺2 et Z en fonction de H, A, M, y₁ et y₂.
- 2.3.Etablir la table de transition selon le modèle $y_1y_2\HA -- M=0 \mid M=1$. Le fonctionnement est-il satisfaisant ?

2.4. Etude des modes M. Pour M=0, on fait varier A selon le chronogramme de la figure 2. Indiquer sur la même figure la séquence des états internes y_1y_2 et le chronogramme de la sortie Z correspondant. Même question pour M=1 et le chronogramme de la figure 3.

2.5.Le circuit étudié est en fait un 74120 synchroniseur d'impulsion. Le Datasheet indique que pour un mode de fonctionnement, il laisse passer toutes les impulsions d'horloge, tandis que dans l'autre mode, il en laisse passer une seule. Retrouvez vous ce fonctionnement dans les

chronogrammes de Z établis au 4° et 5 ?



Exercice 3: Analyse d'un circuit en mode fondamental (septembre 2005)

On veut étudier le fonctionnement en mode fondamental du circuit représenté sur la figure 3.1.




Figure 3.1.: Machine logique asynchrone

- 3.1. Déterminer les variables d'état du circuit en plaçant des coupures appelées C_i aux endroits où cela est nécessaire. Justifier le fait que deux coupures suffisent à modéliser le système.
- 3.2. On place la coupure C_1 après la sortie de la porte n°6 et la coupure C_2 après la sortie de la porte n°7. La variable « d'état présent » de la coupure C_i est notée y_i et la variable « d'état futur » correspondante Y_i^+ . Etablir les expressions logiques de Y_1^+ et Y_2^+ ainsi que de la sortie Z en fonction de A, B et y_1 et y_2 .

3.3. Etablir la table de transition. Pour ce faire, on utilisera le format de la figure 3.2.

y_2y_1 AB	00	01	11	10
00				
01				
11				
10				

Figure 3.2 : Format de la table de transition

- 3.4. Identifier les états stables et les transitions ne respectant pas le mode fondamental.
- 3.5.Dessiner le graphe des transitions.
- 3.6. Compléter le chronogramme de la figure $n^{\circ}2$ où A et B sont les entrées. Indiquer les valeurs de y_1y_2 et le chronogramme de la sortie Z.
- 3.7.Compléter de la même manière le chronogramme de la figure n°3.3. Comme cela est déjà fait pour la première variation de A et B, indiquer les valeurs de y_1y_2 et le chronogramme de la sortie Z. (on ne trace que les états stables) z=y1




Figure 3. 3 : Chronogramme

3.8. Peut-on réaliser cette machine logique avec des bascules SR?

Exercice 4 : Analyse d'un Compteur Asynchrone à Bascules JK

- 4.1.Les composants de cette machine sont-ils asynchrones ou synchrones ?
- 4.2. Pourquoi considère-t-on ce montage comme asynchrone?
- 4.3. Combien d'événement peut-on dénombrer avec le compteur de la figure 4.1. ?
- 4.4. Quelle sont les valeurs de R₁ et R₂ qui permettent le fonctionnement du compteur ?
- 4.5. Compléter le chronogramme de la figure 4.2. et discuter
- 4.6. En considérant Q_D comme le MSB et Q_A comme le LSB, indiquer les codes décimaux fournis par le compteur.
- 4.7. Quelle est la fonction de cette machine logique?
- 4.8.Quel problème peut apparaître si les bascules ont un temps de propagation non-négligeable devant la période de l'horloge ?
- 4.9.Quel est l'avantage de cette structure?
- 4.10. Proposer des solutions et discuter les ?.




Figure 4.1.: Compteur Asynchrone





Figure 4.2.: Chronogramme

Exercice 5 : Analyse d'un Compteur Asynchrone à Bascules D



5.1. Chronogramme

Signal d'horloge CLOCK1

Sortie Q1

Sortie Q2


4T

t

Fig. 13. - Chronogramme relatif au compteur modulo 8.

3

5.2. il faut soit être en synchrone ou venir lire les résultats après le transitoire (difficile à gérer).




Valeurs décimales

du compteur

TD LOGIQUE n°7 : Analyse Synchrone

Exercice 1: Passage Mealy à Moore


Rappel:



Passage de Mealy à Moore (création d'un état pour chaque couple Etat/Sortie différent).

Passage de Moore à Mealy (Ecriture des sorties sur les arc et ensuite étude de fusion des états).

Exercice:



Donner les machines de Moore équivalente aux machines de Mealy de la figure 1.1.




Figure 1.1 : Machine de Mealy à convertir

Exercice 2: Analyse (examen juin 2002)

Les sorties du système sont les sorties Q_A, Q_B, Q_C, Q_D des bascules A, B, C, D.





Figure 2.1 : Compteur Synchrone

- 2.1. Etablir les équations d'excitation des différentes bascules.
- 2.2. En déduire la table de transition de la machine logique.
- 2.3. Déduire à partir de la table de sortie ou du graphe de la machine, la fonction logique réalisée.
- 2.4. Existe t-il des cycles piège ? Dans ce cas, sont-ils correctement traités ? (reviennent-ils dans le cycle? reviennent-ils en 0 (init)?)

Exercice 3: Analyse (examen juin 2004)

Le compteur par 6 dit de « Johnson » donné ci-dessous se bloque régulièrement ce qui laisse à penser qu'un aléa de fonctionnement n'a pas été vu lors de la synthèse de ce compteur. Aussi, il vous est demandé d'analyser ce compteur afin de corriger ce disfonctionnement. La sortie de ce compteur est $Q_C Q_B Q_A$.



- 3.1. S'agit-il d'une machine de Moore ou de Mealy? Justifier.
- 3.1.Déterminez les équations des excitations des bascules, puis écrire la table de transition de ce compteur.Tracer le graphe des transitions :
- 3.2.
- 3.3. En considérant que l'état intial est 001 et que la machine ne peut sortir de son cycle nominal, identifier le cycle nominal ainsi que le(s) cycle(s) piège à l'origine des aléas.
- 3.4. Proposer une solution permettant de supprimer ces aléas
- 3.5. Question de synthèse :

Ce compteur est vendu sous forme de circuit intégré dans le commerce. Comment peut-on obtenir un compteur par 6 comptant en binaire naturel à partir de ce circuit et des portes logique combinatoires ? Donner les expressions des nouvelles sorties $Q_2Q_1Q_0$ en fonction de $Q_CQ_BQ_A$ en utilisant la méthode du coût minimal.

Exercice 4: Analyse (examen juin 2004)

Dans cet exercice, il vous est demandé d'optimiser la machine logique séquentielle de la figure 4.1.




Figure 4.1.: Machine à optimiser

- 4.1. Au démarrage un mécanisme permet de commencer le cycle nominal à l'état initial : $Q_1 = 1$, $Q_2 = 0$, $Q_3 = 0$ et $Q_4 = 0$. En considérant que l'on ne peut sortir du cycle nominal, donner le graphe des états nominaux.
- 4.2.Proposer une machine à états équivalente mais qui n'utilise que deux bascules. Justifiez votre réponse.
- 4.3. Proposer un circuit combinatoire pouvant réaliser ce Circuit Combinatoire de Sortie. Comment le connectez-vous ?
- 4.4. Proposer une solution qui permette à la machine de s'initialiser dans l'état initial à la mise sous tension.

TD LOGIOUE nº8

TD LOGIQUE n°8 Synthèse Synchrone

Exercice 1: Compteur de score (relatif)

On cherche à faire la synthèse d'une machine qui compte les scores de 2 joueurs de la manière suivante :

- A chaque tour, le joueur 1 ou 2 gagne obligatoirement un point,
- Quand un joueur possède 3 points d'avance, il gagne une partie,
- Le prochain point après une victoire est automatiquement le premier point de la partie d'après.

La fonction réalisée possède une entrée : P (P = 0 signifie que le joueur 1 gagne un point, P = 1 signifie que 2 gagne un point). Sorties : A et B (A = 1 signifie que 1 a gagné une partie, B = 1 idem). Entrées supplémentaires : Clr (revenir au début) et une entrée d'horloge (Clk). On utilisera des bascules D pour la synthèse de cette machine de Mealy.

- 1.1.Dresser le graphe des états. Vérifier qu'il possède 5 états distincts. Si le graphe que vous obtenez, possède un nombre d'état supérieur à 5, il est quand même possible de synthétiser cette fonction.
- 1.2. Etablir la table de transition/sortie de la machine.
- 1.3. Construire la table d'excitation des bascules. (on utilisera la configuration coût minimal).
- 1.4.Déterminer l'équation du circuit combinatoire de sortie.
- 1.5. Vérifier, dans le cas où des états hors cycle existent, qu'il n'y a pas d'état piège.
- 1.6.Donner le logigramme de la fonction. (on pourra utiliser des portes logiques de base).

Exercice 2 : Reconnaissance de séquence ADN (juin 2006)

On veut réaliser la synthèse d'une machine logique séquentielle permettant la reconnaissance d'un certain type de gêne (assemblage de nucléotides) de l'ADN humain. L'ADN est une énorme molécule formée d'une chaîne de centaines de milliers de molécules plus petites appelées nucléotides. Il y a dans l'ADN quatre sortes de nucléotides que l'on désigne respectivement par les lettres A, C, G et T. Le système séquentiel de reconnaissance comporte une tête de lecture lisant à chaque instant d'horloge un nouveau nucléotide d'une chaîne. Cette machine doit être capable de reconnaître des séquences du type :

A * Gⁿ T

Le symbole « * » à la deuxième position de la séquence veut dire qu'on accepte n'importe lequel des nucléotides et l'exposant « n » à la troisième position de la séquence indique que l'on accepte un nombre non déterminé du même nucléotide.

Exemples de séquences **A*GnT** : ACGT, AAGGT, ACGGGGGT, ATGGGGT, AGGGGGT,...

Dans une première approche, on considère que cette machine possède 4 entrées A, C, G, T. Lorsque la tête de lecture identifie un nucléotide, la variable associée passe à l'état haut pendant une période d'horloge. Par exemple, si le nucléotide de type A est détecté alors A=1. La sortie F de cette machine passe à 1 pendant un cycle lorsqu'une séquence valide a été reconnue.

- 2.1.Réaliser le graphe des états qui permet la conception d'un tel système séquentiel pour détecter des séquences. Afin de réduire le nombre d'état, il est demandé de synthétiser une machine de Mealy.
- 2.2.Combien de cases contiendra la table de transition correspondante au graphe des états du 2.1. si l'on ne modifie pas la représentation entrées/sortie de cette machine ?

Afin de simplifier la synthèse, on se propose de coder les entrées avec 2 variables booléennes. Le codage retenu est le suivant :

Nucléotide détecté | X₂X₁

Α	0 0
С	0 1
G	1 0
Т	1 1

- 2.3. Avec ce codage, écrire la table de transition. Pour cela, on utilisera un code binaire naturel pour coder les différents états de la table des états.
- 2.4.Il est spécifié dans le cahier des charges que seules des bascules JK doivent être utilisées. Donner la table d'excitation d'une bascule de ce type.
- 2.5.Donner la table des excitations de cette machine.
- 2.6.Dessiner le logigramme.

Exercice 3: Nombres premiers (examen 2005)

Les nombres premiers (divisibles par définition uniquement par eux-mêmes), sont utilisés dans le codage et le décryptage de l'information. On veut synthétiser une machine logique cyclique synchrone sur front montant, à l'aide de bascule JK. La sortie devra représenter les nombres premiers compris entre 0 et 15. On utilisera la méthode du coût minimal pour cette synthèse.

- 3.1.Compléter le tableau suivant donnant le codage en binaire naturel des premiers nombres premiers.
- 3.2.Tracer le graphe des états de cette machine. Après minimisation (s'il y a lieu), donner la taille minimale de la sortie (en bit) de cette machine et la taille minimale du vecteur d'état de cette machine permettant de remplir le cahier des charges.
- 3.3.Donner la table de transition de ce compteur. Machine de Moore ou de Mealy? Justifier.
- 3.4. Établir les équations des excitations des différentes bascules.
- 3.5. Vérification des états hors cycle. Réécrire la table de transition en remplaçant les états indifférents par les valeurs données par les équations obtenues précédemment. Tracer le graphe des états correspondant.
- 3.6.Dans le cas ou des cycles pièges apparaissent, modifier la machine de manière à les faire disparaître.

Nombres Premiers	E	D	С	В	A
1					
2					
3					
5					
7					
11					
13	•				
17	•				

Exercice 4 : Verrou électronique (digicode simplifié)

L'ouverture des portes du hall d'un immeuble est contrôlée par un digicode. Une porte contrôlée par un digicode ne s'ouvre que si l'on a tapé la bonne suite de caractères. Pour simplifier nous supposons que 4 touches seulement sont possibles : A, B, C et D. On ne peut frapper qu'une seule touche a la fois. La porte s'ouvre (U : unlock) dès que l'on a tapé la suite ABD. Dans le cas contraire, un voyant rouge (R) s'allume. Une sortie U à 1 du circuit commande l'ouverture de la porte et une sortie à 0 la fermeture. De même, une sortie R à 1 affiche une erreur.

4.1.Montrer qu'il faut 7 états pour éviter que l'utilisateur déduise le code après un nombre fini de tentatives infructueuses.

TD 8 – Synthèse Synchrone

- 4.2.Donner un diagramme des états (Moore) du circuit de contrôle du digicode.
- 4.3. Utiliser un codage binaire naturel pour les états. Combien faut-il de bits pour coder les entrées ? Utiliser alors un codage binaire naturel pour ces entrées.
- 4.4. Ecrire les tables de transitions et de sortie.
- 4.5. Réaliser le circuit de contrôle à l'aide de bascules D.
- 4.6.Comment modifier le graphe pour éviter que l'utilisateur se rende compte que le code secret est composé de 3 lettres.

Exercice 5 : Commande d'un monte-charge (objectif pédagogique)

Un monte-charge est utilisé dans un restaurant pour transporter les plats de la cuisine aux salles à manger. L'ascenseur est constitué de la manière suivante :


	salle à manger 2	troisième étage
ascenseur	cuisine	deuxième étage
	salle à manger 1	premier étage

- L'ascenseur peut monter ou descendre. Lorsqu'on appuie sur le bouton UP, l'ascenseur monte et lorsqu'on appuie sur le bouton DOWN, l'ascenseur descend.
- Pour monter et descendre, 2 signaux de contrôle sont envoyés au moteur de l'ascenseur. Pour monter, le signal MONTE active l'ascenseur vers le haut et le signal DESCEND l'active vers le bas. Une mauvaise direction est indiquée par le signal MD.
- MD est activé si l'ascenseur est situé au premier étage et que l'utilisateur appuie sur le bouton DOWN ou si l'ascenseur est situé au troisième étage et que l'utilisateur appuie sur le bouton UP.
- Il est impossible de monter ou descendre plusieurs étages à la fois. Par exemple, si l'utilisateur souhaite aller du premier au troisième étage, il doit d'abord appuyer sur UP. Une fois arrivé au deuxième étage, il doit de nouveau appuyer sur UP pour se rendre au troisième étage
- Si UP et DOWN sont activés simultanément, UP a la priorité.
- L'ascenseur est situé initialement en cuisine.
- 5.1. Quels sont les signaux d'entrées et de sorties ?
- 5.2.Dessinez le diagramme des états de cette machine en considérant une machine de Mealy.
- 5.3. Etablir la table de transitions / sorties.
- 5.4. Effectuez la synthèse en utilisant un codage Gray, des bascules D et des portes logiques de base
- 5.5.Dessinez le logigramme correspondant


Exercice 6 : Synthèse d'un contrôleur de Bus

(Exercice disponible sur https://sen.enst.fr/bci/pan1A/controleur de bus)

Qu'est-ce qu'un bus de communication? Lorsque, au sein d'un système complexe, plusieurs dispositifs électroniques doivent communiquer entre eux on peut imaginer de relier chaque élément à tous les autres. Cette situation, illustrée par la figure ci-dessous, est probablement la première qui vient à l'esprit. C'est aussi la plus puissante car elle permet un nombre très important de communications simultanées.




Une autre solution, plus raisonnable et aussi plus courante, est le bus central :



Les possibilités d'échanges sont limitées mais chaque élément peut tout de même communiquer avec n'importe quel autre et le nombre de connexions est considérablement réduit. Il est en outre théoriquement possible d'ajouter à l'infini de nouveaux éléments au système. La gestion d'une telle organisation des communications nous servira de thème tout au long de ce TD.

Nous nous proposons de concevoir un contrôleur de bus de communication. Le système au sein duquel notre contrôleur doit s'intégrer comporte un arbitre de bus et un nombre indéterminé mais potentiellement très grand de points d'accès au bus. Chaque point d'accès est composé d'un contrôleur et d'un client. La figure ci-dessous représente le système de communication complet (à gauche et à droite le détail du contrôleur) :



L'arbitre est chargé de répartir la ressource de communication (le bus) entre les différents points d'accès. En effet, le système n'admet pas que plusieurs points d'accès émettent simultanément des informations sur le bus. Si cela se produisait il y aurait conflit et perte d'informations. La présence d'un arbitre est donc nécessaire. C'est lui qui autorise successivement les points d'accès à écrire sur le bus en leur attribuant un "jeton". Le point d'accès possesseur du jeton peut écrire sur le bus. Les autres ne peuvent que lire. Lorsque le point d'accès a terminé sa transaction il rend le jeton à

l'arbitre qui peut alors l'attribuer à un autre point d'accès. L'absence de conflit est garantie par l'unicité du jeton.

Les clients sont les utilisateurs du bus. Lorsqu'un client désire écrire sur le bus il en informe son contrôleur associé et attend que celui-ci obtienne le jeton et lui donne le feu vert.

Les contrôleurs servent d'interface entre l'arbitre et leur client. C'est l'un de ces contrôleurs que nous allons concevoir. Ses entrées/sorties sont décrites dans le schéma et la table ci-dessous. A l'exception de l'horloge et du signal de *reset* toutes les entrées/sorties sont actives à '1'.


Nom	Direction	Description
CLK (Clock)	Entrée	Horloge principale. Le contrôleur est synchrone sur front montant de cette horloge.
RST (Reset)	Entrée	Signal de reset asynchrone, actif à '0'. Lorsque ce signal est à état bas ('0') le contrôleur est entièrement réinitialisé.
TOK (Token)	Entrée	Ce signal provient de l'arbitre et indique que le contrôleur peut disposer du bus. Il signifie donc que l'arbitre offre le jeton au contrôleur. Il n'est actif que pendant une période d'horloge. Si le contrôleur n'a pas besoin du jeton il le rend (voir le signal PSS). Sinon il le garde jusqu'à ce qu'il n'en ait plus l'utilité.
REQ (Request)	Entrée	Ce signal est émis par le client et indique que ce dernier demande à disposer du bus. Le client maintient ce signal jusqu'à la fin de sa transaction sur le bus. Il ne le relache que lorsqu'il n'a plus besoin du bus.
ACK (Acknowledge)	Entrée	Ce signal provient du client et indique que le client a pris le bus et commence sa transaction. Il n'est actif que pendant une période d'horloge.
PSS (Pass Token)		Ce signal est destiné à l'arbitre et l'informe que le contrôleur rend le bus, soit parce que l'arbitre le lui a proposé alors qu'il n'en a pas besoin, soit parce que la transaction du client est terminée. Il signifie donc que le contrôleur rend le jeton à l'arbitre qui pourra ensuite en disposer et l'attribuer à un autre contrôleur, voire au même. Il n'est actif que pendant une période d'horloge.
GNT (Grant)	Sortie	Ce signal est destiné au client et l'informe qu'il peut disposer du bus. Il est maintenu tant que le client n'a pas répondu (par le signal ACK) qu'il a pris le bus.

6.1. Dessinez un chronogramme représentant des transactions complètes entre un contrôleur, son client et l'arbitre. Prendre le cas ou le client demande le bus et le cas ou le client de ne dmande pas le bus. Utiliser le format donné ci-dessous pour les échanges, implicitement les changements de valeur se font sur front actif de l'horloge :

Client	REQ	
	ACK	
Contrôleur	GNT	
	PSS	
Arbitre	TOK	

6.2. Le contrôleur est un automate synchrone (machine de Moore). Imaginez et dessinez son graphe.

Les échanges entre l'arbitre et le contrôleur (signaux TOK et PSS) présentent l'inconvénient de ralentir inutilement les opérations et donc de gaspiller des cycles d'utilisation du bus. En effet, un cycle est perdu lorsqu'un contrôleur se voit proposer le jeton alors qu'il n'en a pas l'usage. Le chronogramme ci-dessous illustre ce phénomène (figure de gauche) :



TOKA et TOKB sont les signaux TOK destinés à deux contrôleurs, A et B. PSSA est le signal PSS émis par le contrôleur A et indiquant qu'il rend le jeton que l'arbitre vient de lui confier et dont il n'a pas l'usage. On voit que l'arbitre, lui aussi synchrone sur front montant de CLK, ne peut pas proposer immédiatement le jeton à un autre contrôleur.

6.3. Est-il possible de supprimer ce cycle perdu? Justifier

Pour améliorer les performances du système nous voudrions obtenir le chronogramme donné figure de droite.

6.4. Proposez des modifications du contrôleur permettant d'obtenir ce nouveau comportement. La machine logique n'est plus forcement une machine de Moore mais reste synchrone.


Le contrôleur que nous venons de concevoir n'est pas entièrement satisfaisant car il n'est pas équitable. En d'autres termes, il ne garantit pas qu'un client n'accaparera pas le bus au détriment des autres. Il ne garantit même pas qu'un client, après avoir obtenu l'accès au bus, l'utilisera effectivement puis le relachera. Il est en effet possible qu'un client ne réponde jamais au signal GNT de son contrôleur (ce qu'il est sensé faire à l'aide du signal ACK). Le système complet serait alors bloqué par un "mauvais" client qui monopolise une ressource dont il n'a pas l'usage. Pour remédier à cet inconvénient il faut à nouveau modifier le contrôleur.

- 6.5. Imaginez des solutions afin de rendre équitable le contrôleur optimisé du premier exercice.
- 6.6. Décrivez, sans entrer dans les détails, la structure de ce nouveau contrôleur. Vous séparerez les registres et les parties combinatoires. Vous donnerez une description fonctionnelle symbolique des parties combinatoires et vous expliciterez le comportement des registres.
- 6.7. Pour obtenir que l'ensemble du système soit équitable la modification du contrôleur seul ne suffit pas. L'arbitre doit, lui aussi, adopter un comportement particulier. Pourquoi ? Donnez un exemple de comportement non équitable possible de l'arbitre et ses conséquences.
- 6.8. Imaginez et décrivez des comportements possibles de l'arbitre équitable.
- 6.9. Comme précédemment, décrivez-la structure de l'arbitre équitable.

Exercice 7: Labyrinthe


Exercice disponible sur https://sen.enst.fr/bci/pan1A/labyrinthe

Un labyrinthe parfait est un labyrinthe dans lequel il existe un chemin unique qui passe par toutes les cases. Il ne contient donc pas d'îlots isolés.



Pour ces labyrinthes parfaits, poser sa main sur gauche (ou droite) sur un mur et avancer sans jamais le lâcher ou changer de main permet à coup sûr de parcourir exhaustivement le labyrinthe.

Nous voulons programmer un robot pour qu'il puisse atteindre une cible dans un labyrinthe de façon sûre. Ce robot possède deux capteurs permettant de savoir s'il touche un mur à gauche ou à droite. Ces capteur étant situés à l'avant du robot, ils permettent aussi de savoir si on touche le mur de face (dans ce cas ils s'activent tous les deux).



Ce robot, peut se déplacer en avançant tout droit, tourner sur lui même (vers la gauche ou vers la droite) de 90° ou avancer tout en tournant (vers la gauche ou vers la droite)


Pour contrôler ses mouvements nous disposons de trois commandes :

- Ordre pour avancer (A)
- Ordre pour tourner à gauche de 90° (TG)
- Ordre pour tourner à droite de 90° (TD)


Stratégie

La stratégie que le robot devra employer est celle de la main gauche.

 Au début il est perdu, il avance tout droit jusqu'à trouver un mur. Ensuite, il tourne sur lui même jusqu'à laisser le mur sur sa gauche. Puis il avance et s'éloignant du mur pour ne pas être bloqué.



• S'il perd le contact avec le mur, il avance en revenant vers le mur. S'il est bloqué des deux côtés, il tourne sur lui même pour suivre le nouveau mur.




Bien mise en oeuvre, cette stratégie doit permettre au robot de parcourir toutes les cases du labyrinthe et donc d'en trouver la sortie.

Les entrées de cet automate sont :

- deux signaux venant de capteurs de contact indiquant un obstacle à gauche ou à droite :
 - o hit left (HL): on touche à gauche
 - o hit right (HR): on touche à droite
- un signal permettant de valider ou stopper le déplacement du robot :
 - o go : si go vaut "1" le robot peut se déplacer, si go vaut "0" le robot doit s'arrêter.
- 7.1. Construisez le graphe d'états de cet automate. Ce graphe devra mettre en oeuvre le suivi main gauche décrit précédemment.

Exercice 8 : Codeur Incrémental



Exercice 9 : Additionneur Séquentiel


Il est demandé de réaliser un additionneur itératif (série) à deux entrées. A chaque front montant de l'horloge, les entrées contiennent les bits formant les nombres à additionner en commençant par les bits poids faible. Au n^{ième} front actif, la sortie de la machine donne la valeur de la somme des bits de rang n en prenant en compte la retenue du rang n-1. Dans un premier temps, on vous propose de synthétiser une machine de Mealy synchrone utilisant des bascules JK.

- 4.1. Faire le graphe des états de cet additionneur.
- 4.2.Le codage des états n'étant pas un problème, donner les équations de transitions et les équations d'excitation des basules.
- 4.3.Donner le logigramme de la machine logique.
- 4.4.Refaire la synthèse avec une machine logique de Moore. Une attention particulière sera portée au codage des états.
- 4.5. Justifier la différence de taille du hardware.

TD LOGIQUE n°9 : Synthèse synchrone de Registres

Exercice 1 : Séquenceur par Registre Série-Parallèle (décalage à droite)

Soit un registre à décalage à droite, dont l'entrée série reçoit f(Qi) fonction des bits dans le registre.




On souhaite obtenir en Q_n la séquence :101 1000 , le bit de droite apparaissant en premier et la séquence se répétant indéfiniment.

- 1.1. Quel est le nombre minimal de bits que devra contenir le registre à décalage ? (7)
- 1.2. Déterminer dans ce cas la fonction $f(Q_i)$ sous sa forme minimale.
- 1.3. L'état du système étant représenté par le contenu du registre, dresser le diagramme des transitions et examiner le problème de l'autocorrection (états hors-cycle) ?
- 1.4. L'utilisation de registre (commerciaux) à 4 ou 8 bits peut-elle simplifier la synthèse du séquenceur ?

Exercice 2 : Registre à décalage universel (74195)

Un registre est constitué de 4 bascules D mise en série comme indiqué sur la figure ci-dessous. Chaque bascule est reliée à une horloge commune non-représentée pour des raisons de clarté.




On a accès à l'entrée « E », à la sortie « S » et au mot de 4 bits (internes) $Q = Q_4Q_3Q_2Q_1$. A tout instant, l'état du registre est déterminé par la valeur de Q. On passe donc de Q à Q^+ à chaque coup d'horloge.

- 2.1.On part de l'état Q = 1011. Quelle est la liste des 5 états suivants dans les 4 cas : E = 0, E = 1, $E = Q_3$ et E = S? Préciser la valeur décimale de chaque état dans les 2 cas : entier non signé ou signé.
- 2.2. Au bout de ces 5 états, quelle est la périodicité observée (valeurs successives de Q pour chaque cas) ?
- 2.3.On part toujours de Q = 1011, mais cette fois on câble $E = /(Q_4 + Q_3 + Q_2)$. Donner alors la série complète des états obtenus. Montrer qu'au bout d'un certain nombre d'états (à déterminer), il ne reste qu'un seul « 1 » qui « tourne » dans le registre. Quelle fonction réalise le registre ?
- 2.4. Quelle serait la fonction réalisée si le registre comportait 5 bascules ?

Exercice 3 : Générateur aléatoire à base de registre universel (74195)

Considèrons le montage suivant avec le circuit 74195 un registre à décalage de 4 bits (entrée D et sortie S).




- 3.1.Montrer que si le registre se trouve chargé avec 0000, il conserve cette valeur indéfiniment.
- 3.2. Chargement avec 1111. Donner la suite des états (entiers non signés) obtenus en binaire et décimal.
- 3.3. Est-ce que cette suite présente une périodicité ? Si oui, de combien ?
- 3.4. Expliquer pourquoi un tel registre est appelé "registre de longueur maximale"?
- 3.5.Montrer qu'on aurait obtenu le même résultat (longueur maximale) quelque soit le mot de départ.

TD LOGIQUE n°10: Synthèse synchrone de compteurs

Exercice 1 : Synthèse d'un compteur pair/impair (examen juin 2002)

On désire faire la synthèse d'une machine synchrone (horloge : H) possédant une entrée X et 3 sorties (S_1, S_2, S_3) qui correspondent aux sorties des bascules utilisées. Cette machine possède deux cycles de fonctionnement.

- •Lorsque X vaut 0, ce circuit se comporte comme un compteur binaire de nombres pairs : à chaque front actif de H, les sorties évoluent de manière cyclique (0,2,4,0,...).
- •Lorsque X vaut 1, ce circuit se comporte comme un compteur de nombres impairs : à chaque front de l'horloge, la sortie évolue sur le cycle (1,3,5,1,...).
- •Lorsque l'on change la valeur de X, au prochain front de H, la sortie passe au nombre supérieur (modulo 6) dans l'autre cycle.
- 1.1.En considérant que le système a pour état initial **A**, montrer que le fonctionnement du système peut se décrire par un graphe d'état à 6 états (**'0','1','2','3','4','5'**). En déduire la table des états, la tracer de la manière suivante :



- 1.2. En utilisant le codage binaire naturel et la méthode du coût minimal, tracer la table de transition/sortie.
- 1.3. En utilisant des bascules D avec entrées de forçage asynchrone actives à l'état bas, donner les équations d'excitations des bascules.
- 1.4. Dessiner le logigramme.
- 1.5. En cas d'existence d'état hors cycle, déterminer l'état suivant et et vérifier la non-existence de cycle piège.
- 1.6. Proposer une solution pour garantir un retour immédiat à l'état initial '**0**' en cas d'initialisation hors cycle.
- 1.7. Proposer une solution pour garantir un retour à l'état initial '0' au coup d'horloge suivant en cas d'initialisation hors cycle.
- 1.8. Compléter le logigramme précédent.

Exercice 2 : Synthèse d'un compteur synchrone (examen sept 1999)

On veut réaliser un compteur synchrone fonctionnant selon le cycle (A-B-C-D-E-F-A-B-etc...) où les états internes seront codés de la façon suivante :

	Q1	Q2	Q3
Α	0	0	0
B C D E	0	1	0
С	1	0	0
D	0	0	1
Е	0	1	1
F	1	0	1


On utilise pour cela des bascules JK. Ces bascules sont munies d'une remise à zéro asynchrone active à l'état bas. La méthode de synthèse est celle du coût minimale.

TD 10 - Synthèse synchrone de compteurs

- 2.1. Combien de bascules sont-elles nécessaires pour réaliser ce cycle de comptage ?
- 2.2. Etablir les tables d'excitation des bascules donnant le fonctionnement synchrone spécifié.
- 2.3. Déterminez les expressions booléennes correspondant à la solution minimale en utilisant les tableaux de Karnaugh et dessiner le schéma du circuit correspondant.
- 2.4. Etudier le fonctionnement complet du compteur pour la solution précédente et tracer le graphe correspondant. Ce fonctionnement est-il satisfaisant (états pièges ?) ?
- 2.5. Proposer un montage permettant l'initialisation automatique du compteur en « A » à la mise sous tension.

Exercice 3 : Synthèse d'un compteur synchrone

Synthétiser la machine logique réalisant le cycle de comptage suivant :



Effectuer la synthèse du compteur précédent en utilisant 4 types de bascules (D, JK et T) avec un synthèse couût minimal.

- 3.1. Combien faut-il d'états internes (ou de bascules) ?
- 3.2. Etablir la table de transition du système en choisissant un codage des états minimisant le nombre de bascules.
- 3.3. En tenant compte du nombre de porte logiques combinatoire, déterminer quel type de bascule (D, JK ou T) produit les plus petits circuits combinatoires.

Exercice 4 : Synthèse d'un séquenceur 3 bits (examen juin 2005)

On désire réaliser un séquenceur à 3 bits C, B, A présentant le cycle suivant :

Les bascules utilisées sont des bascules D synchrones actives sur front descendant. La méthode de synthèse sera la méthode du coût minimal. Afin de minimiser le circuit combinatoire de sortie, chaque bit de sortie correspond à la sortie d'une bascule. Cette machine est donc constituée de 3 bascules.

- 4.1.Établir le diagramme des états représentant cette machine.
- 4.2.Établir la table de transition correspondant à ce graphe.
- 4.3.En déduire les expressions des excitations des trois bascules.
- 4.4.Écrire la table de transition en complétant les états indéfinis.
- 4.5. Tracer le graphe de transition correspondant.
- 4.6.Entourer les cycles pièges s'ils existent. Proposer les modifications permettant d'éliminer ces cycles.
- 4.7. Tracer le nouveau graphe des états.

Exercice 5 : Synthèse d'un séquenceur 4 bits (voir exemple CM, examen juin 2004)

On désire réaliser un compteur 4 bits ayant comme sorties Q_D,Q_C,Q_B,Q_A présentant le cycle suivant :

$$Q_D, Q_C, Q_B, Q_A = 0001, 0010, 0100, 1000, 0001, \dots$$

- 5.1.Les bascules utilisées sont des bascules JK synchronisées sur le front descendant du signal d'horloge H. Ces bascules possèdent des entrées de forçage actives sur niveau bas. La méthode de synthèse sera la méthode du coût minimal.
- 5.2. Etablir le diagramme des états représentant cette machine.


- 5.3. Etablir la table des excitations correspondant à ce graphe.
- 5.4.Donner les équations des excitations de chaque bascule.
- 5.5.Dessiner le logigramme correspondant.
- 5.6.On cherche maintenant à savoir si il existe des cycles pièges (dus aux états hors cycle) et les corriger le cas échéant. Pour cela, écrire la table de transition complète (selon le modèle donné ci-dessous).

	Etat pr	ésent				Etat	futur	•
$Q_DQ_CQ_BQ_A$	J _D K _D	J _C K _C	$J_B K_B$	J _A K _A	Q	+ Q C+	Q_B^+	2 _Α +
0 0 0 0								•
0 0 0 1			••••		•	•	•	•
0 0 1 0					•	•	•	•
0 0 1 1					•	:	:	:

- 5.7.Dessiner le graphe des états complet. Mettre en évidence les cycles pièges.
- 5.8.Proposer une modification qui ramène la machine dans l'état initial (0001) lorsque celle-ci se trouve dans un état hors cycle nominal.

Exercice 6 : Synthèse d'un compteur synchrone

On veut effectuer la synthèse du compteur à base de bascules JK synchronisées sur front descendant d'horloge (H) qui permet de générer la séquence décrite par le chronogramme suivant (qui représente la sortie des bascules $Q_CQ_BQ_A$):




- 6.1.Montrer qu'il faut utiliser 4 bascules (rajouter QD) afin d'éviter les cycles pièges.
- 6.2.Donner alors le cycle de comptage
- 6.3.Les états sont codés en binaire naturel, établir la table de transitions / excitations
- 6.4. Etablir les équations d'excitations de chaque bascule en utilisant une synthèse à coût minimal
- 6.5.Dessiner le logigramme

Exercice 7 : Synthèse d'un générateur de signaux (examen sept 2001)

On cherche à réaliser un compteur synchrone utilisant des bascules JK déclenchées sur front montant d'horloge H. Les sorties A, B, C doivent indiquer en binaire naturel le nombre n d'impulsions reçues modulo 7. (A: MSB et C: LSB).

Combien faut-il de bascules pour réaliser ce compteur ? Justifier.

- 7.1.Écrire la table de transition d'une bascule JK, en déduire la table d'excitation.
- 7.2.Écrire la table de transition du compteur et en déduire les tables des excitations $J_a, K_a, J_b, ...$ des différentes bascules utilisées
- 7.3. Trouver les expressions des excitations J_a, K_a, J_b, \dots sous forme de sommes minimales d'implicants premiers.
- 7.4.Dessiner le logigramme du circuit correspondant. Ce circuit peut-il avoir des aléas de fonctionnement ? Justifier.
- 7.5.Modifier le circuit combinatoire de sortie du compteur précédent pour obtenir les trois signaux v,y,z définis dans le chronogramme de la figure n°4.



SN54HC74, SN74HC74 DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET SCLEGOFF - DECEMBER 1982 - REVISED DULY 2003

SN74HC74...D, DB, N, NS, OR PW PACKAGE (TOP VIEW)

SN54HC74...JORWPACKAGE


- Outputs Can Drive Up To 10 LSTTL Loads Wide Operating Voltage Range of 2 V to 6 V
- ±4-mA Output Drive at 5 V Low Power Consumption, 40-µA Max I_{CC} Typical $t_{pd} = 15 \text{ ns}$
- Low Input Current of 1 µA Max

description/ordering information

on the positive-going edge of the clock (CLK) or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive D-type positive-edge-triggered flip-flops. A low level at the preset (PRE) or clear (CLR) inputs sets levels at the outputs Dinput can be changed without affecting the and is not directly related to the rise time of CLK. pulse. Clock triggering occurs at a voltage level time requirements are transferred to the outputs (high), data at the data (D) input meeting the setup Following the hold-time interval, data at the The 'HC74 devices contain two independent







NC - No internal connection

PACKAGET	ORDERING INFORMATION
ORDERABLE	MATION


	9			
TA	PACKAGET	3E [†]	ORDERABLE PART NUMBER	TOP-SIDE MARKING
	PDIP - N	Tube of 25	SN74HC74N	SN74HC74N
		Tube of 50	SN74HC74D	
	SOIC - D	Reel of 2500	SN74HC74DR	HC74
		Reel of 250	SN74HC74DT	
-40°C to 85°C	SOP - NS	Reel of 2000	SN74HC74NSR	HC74
	SSOP - DB	Reel of 2000	SN74HC74DBR	HC74
		Tube of 90	SN74HC74PW	
	TSSOP - PW	Reel of 2000	SN74HC74PWR	HC74
		Reel of 250	SN74HC74PWT	
	CDIP - J	Tube of 25	SNJ54HC74J	SNJ54HC74J
-55°C to 125°C	CFP - W	Tube of 150	SNJ54HC74W	SNJ54HC74W
	LCCC - FK	Tube of 55	SNJ54HC74FK	SNJ54HC74FK

l Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at www.ti.com/sc/package.

Copyright © 2003, Texas Instruments Incorporated On products compliant to MI-PR-5855, all parameters are tested unters otherwise noted. On all other products, productin processing does not necessarily include testing of all parameters.


Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

SN54HC74, SN74HC74 DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET



persist when F (high) level. PRE or CLR returns to its inactive

logic diagram (positive logic)



ite maximum ratings	over operating free	e-air temperature rang	Ite maximum ratings over operating free-air temperature range (unless otherwise noted)+
upply voltage range, $ m V_{CC}$			upply voltage range, V _{CC} 0.5 V to 7 V
but clamp current live (V.) O or V. / Villy (see Note 1)	100511111111111111111111111111111111111		+30 82

Input clamp current, $I_{|K|}(V_{|} < 0 \text{ or } V_{|} > V_{CC})$ (see Note 1) Output clamp current, $I_{OK}(V_{O} < 0 \text{ or } V_{O} > V_{CC})$ (see Note 1) Continuous output current, $I_{O}(V_{O} = 0 \text{ to } V_{CC})$ Storage temperature range, T_{stg} Package thermal impedance, θ_{JA} (see Note 2): D package NS package PW package N package DB package -65°C to 150°C ±20 mA ±25 mA ±50 mA ±6°C/W 113°C/W 76°C/W 80°C/W

‡ Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.

The input and output voltage ratings may be solved and output voltage ratings may be solved in accordance with JESD 51-7.
 The package thermal impedance is calculated in accordance with JESD 51-7.



POST OFFICE BOX 655303 . DALLAS, TEXAS 75265

TEXAS INSTRUMENTS

SN54HC74, SN74HC74 DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET SGLSOND - DECEMBER 1992 - REVISED JULY 2003

fdock

Clock frequency

Vcc

MHz

Pulse duration

PRE or CLR low

20

CLK high or low

recommended operating conditions (see Note 3)

			S	SN54HC74		SNZ	SN74HC74		
			MIN	MON NIM	MAX	MON NIM		MAX	Q
VCC	Supply voltage		2	5	6	2	5	6	<
		V _{CC} = 2 V	1.5			1.5			
Ĭ	High-level input voltage	V _{CC} = 4.5 V	3.15			3.15			<
		V _{CC} = 6 V	4.2			4.2			
		V _{CC} = 2 V			0.5			0.5	
Ě	Low-level input voltage	V _{CC} = 4.5 V			1.35			1.35	<
		V _{CC} = 6 V			1.8			1.8	
٧ı	Input voltage		0		VCC	0		Vcc	<
VO	Output voltage		0		VCC	0		VCC	<
		V _{CC} = 2 V			1000			1000	
Δt/Δν	Input transition rise/fall time	V _{CC} = 4.5 V			500			500	ns
		V _{CC} = 6 V			400			400	
TΑ	Operating free-air temperature		-55		125	-40		85	°C
NOTE 3:	NOTE 3. All unused inputs of the device must be held at V _{CC} or GND to ensure proper device operation. Refer to the TI application report Implications of Slow or Floating CMOS Inputs, literature number SCBA004.	at V _{CC} or GND to ensu	ire proper 4004.	device or	eration	. Refer to	the TI a	applicati	on report,
electrio otherw	electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)	ımended operat	ting fr	ee-air	temp	eratur	e ran	ige (unless

							4 4 400		457	20 20)	
switching characteristics			1.9		1.9	,	1.9 1.998	1.1	2 V			
		MAX	MIN	MAX	MIN	MIN TYP MAX MIN MAX MIN MAX	1 TYP	MI				
:	TINE	1C74	SN74HC74	SN54HC74	SN54	Ĉ	T _A = 25°C	Π	×	S	NDITIO	TEST CONDITIONS
th Hold time, data after CLK												
	ulless) afi	TIE I d	berau	ā	II ee-dii	gung	oper	neullai	isucs over recommended operating mee-an temperature range (uniess	OVE	SUCS

Setup time before CLKT

PRE or CLR inactive

6<

100

150

125 25

21

120 24

21 100 20 25

	,											5
DADAMETED	TEST CO	NDITIONS	V->-	TA:	T _A = 25°C		SN54HC74	74	SN74HC74	C74	Til	_
PARAMETER	1531 60	IEST CONDITIONS	VCC	NIM	TYP M	MAX	MIN	MAX	MIN	MAX	CNI.	Γ
			2 V	1.9 1	1.998		1.9		1.9			88
		l _{OH} = −20 μA	4.5 V	4.4 4.499	.499		4.4		4.4			(un
νон	$V_I = V_I H \text{ or } V_I L$		٧9	5.9 5	5.999		5.9		5.9		<	٦.
		l _{OH} = −4 mA	4.5 V	3.98	4.3		3.7		3.84			PA
		$I_{OH} = -5.2 \text{ mA}$	6 V	5.48	5.8		5.2		5.34			Τ
			2 V	0	0.002	0.1		0.1		0.1		
		I _{OL} = 20 µA	4.5 V	0	0.001	0.1		0.1		0.1		
VOL	$V_1 = V_1 H \text{ or } V_1 L$		6 V	0	0.001	0.1		0.1		0.1	<	Τ
		$I_{OL} = 4 \text{ mA}$	4.5 V		0.17 0.	0.26		0.4		0.33		
		$I_{OL} = 5.2 mA$	6 V		0.15 0.	0.26		0.4		0.33		
l _l	$V_I = V_{CC}$ or 0		6 V		±0.1 ±100	00	±	±1000		±1000	nA	
Icc	$V_I = V_{CC}$ or 0,	$I_0 = 0$	6 V			4		80		40	μA	

timing requirements over recommended operating fr	SN54HC/4, SN/4HC/4 DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-I WITH CLEAR AND PRESET SCLSSSID-DECEMBER 1982-REVISED JULY 2003
---	--

-FLOPS ree-air temperature range (unless otherwise

t			No load					per flin-flon	Dower dissination canaditance per flin-flop	C . Down di
INI	dal	SNOIT	TEST CONDITIONS					PARAMETER		
								= 25°C	operating characteristics, T _A = 25°C	rating cha
Γ	16		19	13	თ		6 7			
ns	19		22	15	œ		4.5 V	QorQ		Æ.
•	95		110	75	28		2 V			
	37		42	30	15		6 V			
•	44		50	35	20		4.5 V	QorQ	CLK	
	220		250	175	70		2 V			ģ
3	49		59	39	15		6 V			Ī
	58		69	46	20		4.5 V	QorQ	PRE or CLR	
•	290		345	230	70		2 V	1		
		29	25		60	36	6 V			
MHz		25	21		50	31	4.5 V			fmax
		5	4.2		10	6	2 V			
Н	MAX	MIN	MIN MAX	MAX	TYP	MIN	200	(ОИТРИТ)	(INPUT)	FARAULT EX
	HC74	SN74HC74	SN54HC74		T _A = 25°C	TΑ	5	70	FROM	NEVANETED

Power dissipation capacitance per flip-flop	PARAMETER	anig characteristics, A = 20 C
---	-----------	--------------------------------

TEXAS INSTRUMENTS POST OFFICE BOX 855503 • DALLAS, TEXAS 75285
--

TEXAS
INSTRUMENTS
POST OFFICE BOX 655203 * DALLAS, TEXAS 72265

Pigeon Eric – Basile Duffay




Figure 1. Load Circuit and Voltage Waveforms

- NOTES: A. C_L includes probe and test fixture capacitance.

 B. Phase relationships between waveforms were chosen arbitrarily. All input pulses are supplied by generators having the following characteristics: PRR ≤ 1 MrHz, ZO = 50 Ω, \(\frac{1}{2} = 6 \) ns. \(\frac{1}{2} =

Reference Input VOLTAGE WAVEFORMS
SETUP AND HOLD AND INPUT RISE AND FALL TIMES Data 50% Input 10% -♣ t_{Su} 10% 0V ۱ ۷ Vcc Out-of-Phase Output In-Phase Output VOLTAGE WAVEFORMS
PROPAGATION DELAY AND OUTPUT TRANSITION TIMES Ħ 50% t Hd₁ 50% 10% VOL ¥90% VOH HOV Vcc <u>ر</u> 0



From Output Under Test

Test
Point
CL = 50 pF
(see Note A)

LOAD CIRCUIT

PARAMETER MEASUREMENT INFORMATION

SN54HC74, SN74HC74
DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOPS
WITH CLEAR AND PRESET
SCLSOPAD - DECEMBER 1992 - REVISED JULY 2003