文章编号:1002-8684(2011)03-0029-03

基于FPGA的SD卡控制器设计*

·论文·

唐 磊,洪传荣,朱广信,徐 红,常丽萍 (浙江工业大学 信息学院,浙江 杭州 310023)

【摘 要】以FPGA为平台,设计了采用SPI接口的SD卡控制器。整体设计用Verilog HDL硬件描述语言实现,同时采用数据缓存(First In First Out,FIFO)技术解决实际应用中的时序问题,最终实现了整体设计功能。本设计充分发挥了FPGA所具有的开发周期短、处理能力强等特点,已成功应用于音频芯片采集的数据存储,验证了设计方案的可行性及有效性。

【关键词】FPGA; SPI接口; SD卡控制器; FIFO

【中图分类号】TP39

【文献标识码】A

Controller of SD Memory Design Based on FPGA

TANG Lei, HONG Chuanrong, ZHU Guangxin, XU Hong, CHANG Liping

(College of Information, Zhejiang University of Technology, Hangzhou 310023, China)

[Abstract] In this paper, the controller of SD card by SPI interface is designed based on FPGA system. The overall design uses Verilog HDL hardware description language, and the technology of First In First Out is used to solve timing problems, and then ultimately the overall design features are realized. The design takes advantage of the features of FPGA, which has reduction in development time, an efficient data processing, and other characteristics. The successful application in data storage collected by the audio chips shows that the design is feasible and valid.

[Key words] FPGA; SPI Interface; SD card controller; FIFO


1 引言

随着电子信息技术的不断发展,电子产品日益增加的同时,对于存储介质的容量、性能的要求不断提高。SD存储卡被广泛地应用于便携式产品中,由于具有体积小、记忆容量高、数据传输率快、移动灵活性好以及安全性高等特点,成为嵌入式设备中最常见的存储媒介,比如用SD卡来存储故障诊断的测试信号[1]、高速采集的水声信号[2]以及SD卡中FAT32文件系统在嵌入式中的应用[3]等,因此SD卡控制器的设计具有广泛的实用价值。

笔者提出了基于FPGA^{III}的SD卡控制器的设计方法。通过分析SD卡物理规范协议,设计了SD卡控制器的结构并进行具体模块的划分。系统硬件以Altera公司的EP2C35芯片为核心,实现整体系统功能的设计。

2 系统架构设计

笔者设计了一个基于FPGA的SD卡控制器,系统 实现SD卡的初始化、读写数据等功能。系统框架如图 *[基金项目] 浙江省自然科学基金项目(Y1090338) 1所示,SD卡控制器的设计分为7个功能子控制器: SPI接口控制器(SPI)、时钟控制器(CLK)、初始化控制器(SD_INITIAL)、写数据缓存器(WRITEFIFO)、读数据缓存器(READFIFO)、写数据控制器(SD_WRITE)、读数据控制器(SD_READ)。



3 系统硬件设计

系统硬件是以FPGA为平台,采用Verilog HDL硬件描述语言^[5]来实现整个系统的设计。以SPI总线接口进行数据的通信,采用(First In First Out, FIFO)技术^[6]来实现数据的时钟同步,最终完成SD卡初始化以及读写操作等功能。

3.1 SPI接口控制器


SD卡共支持3种传输模式:1位SD总线模式、4位

Parts and Circuit

SD总线模式以及SPI总线模式。1位SD总线模式和4位SD总线模式数据传输速率高,但是传输协议复杂,用硬件语言实现起来比较困难。SPI总线模式[7-8]只有一条数据传输线,传输协议简单,易于实现,很大程度上缩短了本次系统的开发周期,提高了工作效率。因此,本系统采用SPI总线模式。

SPI总线是Motorola公司提出的一个同步串行外设接口总线协议,允许CPU与各种外围接口器件(包括AD转换、DA转换等)以串行方式进行通信。

SPI接口使用4条线:串行时钟线(SCK)、主机输入/从机输出线(MISO)、主机输出/从机输入线(MOSI)、使能信号线(CS)。本系统以FPGA作为主机,在CS信号有效时,SCK的下降沿发送数据,上升沿去读取数据。SPI是一个环形总线结构,如图2所示。在CS信号有效时,主机输入的并行数据存储到移位寄存器中,并转换成串行数据存储到SD卡。同时在使能信号有效时读取SD卡的串行数据,经移位寄存器转换成并行数据。



3.2 时钟控制器

通过分析 SD存储卡的物理规范协议, SD卡数据传输时钟是0~50 MHz,数据传输速率是0~25 MB/s, SD卡初始化的时钟是0~400 kHz。系统时钟是50 MHz, 因此为了保证 SD卡数据传输的速率和初始化的顺利完成,需要对系统时钟进行分频,使得初始化时钟不得超过400 kHz,数据传输时钟不超过50 MHz。通过时钟控制器将系统时钟产生两个时钟,即初始化时钟和数据传输时钟,初始化时钟控制初始化控制器,数据传输时钟控制读写数据控制器以及读写数据缓存器等。

3.3 初始化控制器

对SD卡进行读写操作之前,要对其进行初始化。 在上电之后,主控制器开始在命令线上传送时钟 和初始化序列。这个序列是相邻的一系列逻辑为"1" 的信号流(也就是高电平的信号)。这个序列的长度最


和初始化序列。这个序列是相邻的一系列逻辑为 1 的信号流(也就是高电平的信号)。这个序列的长度最大为 1 ms。这 1 ms中,首先要为了该卡的通信准备延时 64个时钟,之后再用 10个时钟来消除上电同步中可能出现的问题。也就是说在上电过程中至少要延时 74个时钟,但是延时的时间不能超过 1 ms。

74个时钟延时结束之后,主控器开始在CS信号有效(低电平)时向SD卡发送一个复位命令(CMD0)来进

入SPI总线模式,在接收到SD卡的应答0x01h之后成功复位SD卡;接着发送一个初始化命令(CMD1),主控器在收到SD卡的应答0x00h之后将CS信号拉高,最终初始化完成。


3.4 读/写数据控制器

读/写数据控制器有2个部分构成,分别是命令控制器和数据控制器。读/写数据控制器框图如图3所示。




在初始化结束之后,命令控制器开始在CS信号有效(低电平)时向SD卡发送一个写单模块命令或者一个读单模块命令,等待SD卡的命令响应,当SD卡命令响应为0x00h时,状态跳到数据控制器。

写数据控制器开始在收到SD卡正确的写命令响应之后发送一个数据的起始令牌(0xFE),开始向SD卡写人相应的数据,这里的数据长度默认512 byte,写完512 byte数据之后,将会收到SD卡的数据响应进入SD卡的忙状态来完成数据的写人,写数据控制器状态跳转如图4所示。



读数据控制器开始在收到SD卡正确的读命令响应之后会再次收到SD卡的一个数据起始令牌(0xFE),之后开始读SD卡相应扇区的数据,这里数据长度也是默认的512 byte,在读取512 byte之后完成了SD卡的读数据操作。读数据控制器状态跳转如图5所示。




3.5 读/写数据缓存器

在 SD 卡控制器的实际应用中, 当用 SD 卡来存储 通过音视频芯片采集到的数据时, 由于采集数据的速

率与SD卡读写数据的速率不同,可能导致数据的不连 续或者是数据的缺失,增加读/写数据缓存器可以有效 地解决这个问题。缓存器的容量可以根据采集到的数 据的速率来选择,这次设计中读/写数据缓存器采用28 个16位宽的FIFO。

系统软件设计


系统软件设计使用自顶向下的设计思想。SD卡 启动时处在SD总线模式下。初始化模块将SD总线模 式转换成SPI总线模式。初始化成功之后将发送读写 命令进入读写操作。系统设计流程如图6所示。系统 具体的流程在以上的硬件设计中有详细的描述,这里 不再赘述。




仿真结果及FPGA验证

在系统硬件结构划分完成后,采用Verilog HDL语 言对系统进行寄存器传输级 (RTL)级描述,并在Quartus2平台下完成SD卡控制器的仿真验证。

SPI接口的仿真时序如图7所示。主机在CS信号 有效时输入并行数据(DATAIN),通过SPI接口之后转 换成串行数据(MOSI);从机在CS信号有效(低电平) 时输入串行数据(MISO),经过SPI接口之后转换成并 行数据(DATAOUT)。



SD卡的响应以及读取的数据是通过FPGA芯片内 置的逻辑分析仪来抓取,如图8所示。CS信号有效时, 在读数据线 MISO 读取 512 byte 数据后继续在写数据 线 MOSI 上发送读操作命令, 并收到 SD 卡的响应 00h。



仿真结果表明,本设计成功实现了SD卡的初始化 以及读写等基本操作。

结束语

通过对SD卡物理规范协议的分析,笔者设计的 SD卡控制器系统,最终通过FPGA的验证,能很好实现 SD卡的功能,有效地解决了存储数据与采集数据速率 不同的问题,在Altera公司的EP2C35芯片为核心的开 发板上实现了SD卡的音频数据采集/存储系统,具有 很大的实用价值。

参考文献

- [1] 韩辉,丛培田,郭颖.基于SD卡的多通道数据采集系统 [J]. 工业仪表与自动化装置. 2010,1:65-67.
- [2] 张洪刚,苑秉成,徐瑜.基于FPGA和SD卡的水声信号 高速采集与存储系统设计[J]. 电子器件,2009,32(1): 208 - 212.
- [3] 杨明极,陈方具,吴学君. 嵌入式系统中SD卡的FAT32 文件系统的设计[J]. 电声技术,2010,34(4):36-39.
- [4] 吴继华,王诚. Altera PFGA/CPLD设计(基础篇)[M]. 北 京: 人民邮电出版社, 2005.
- [5] 夏宇闻. Verilog数字系统设计教程[M]. 北京:北京航空 航天大学出版社,2003.
- [6] 周立功. SOPC嵌入式系统基础教程[M]. 北京: 北京航 空航天大学出版社,2006.
- [7] 刘燕,黄晓革.基于SPI总线的嵌入式音频系统设计[J]. 电声技术,2008,32(9):23-25.
- [8] 华卓立,姚若河.一种通用SPI总线接口的FPGA设计与 实现[J]. 微计算机信息,2008,24(17):212-213.

唐磊,硕士研究生,主要研究方向为音频信号处理及应用; 洪传荣,硕士研究生,主要研究方向为集成电路系统设计与

朱广信,讲师,主要研究方向为微电子;

徐红,讲师,主要研究方向为电路与系统设计;

常丽萍, 副教授, 主要研究方向为通信与信号处理。

[责任编辑]史丽丽

[收稿日期] 2010-11-10