计算机组成原理实验 实验报告



实验题目: Lab6 综合设计 学生姓名: 王章瀚 学生学号: PB18111697 完成日期: 2020 年 6 月 25 日

> 计算机实验教学中心制 2019年09月

1 实验题目

Lab6 综合设计

2 实验目的

- 1. 理解计算机系统的组成结构和工作原理;
- 2. 理解计算机总线和接口的结构和功能;
- 3. 掌握软硬件综合系统的设计和调试方法.QQQ

3 实验平台

Vivado

4 实验设计内容说明

本次实验要求实现一个简单的计算机应用系统. 但其实要做好这么一个简易系统, 主要是要实现总线. 只要实现了总线, 其他更为复杂的操作, 就变成了搭积木一样简单了. 因此认为, 讲义给出的斐波那契数列应用, 足以反映我对于总线的认识与实现它的能力. 因此就按照老师给出的应用来完成本次实验.

本次设计中,采用了Lab5中完成的流水线CPU来做.除了添加了总线设计以外,还添加了分支预测,便于日后实验其他功能的时候使用.总体而言,是设计了一个**带分支预测和总线的流水线CPU**.

5 实验过程

5.1 基本过程

5.1.1 总线的设计

总线的设计中, 主要需要有一个总线控制器来控制数据传输. 而相关的总线大致需要有:

- 1. din: CPU传到总线上的数据线
- 2. dout: 总线传给CPU的数据线
- 3. done: 总线上din放好数据的信号
- 4. we: 设备写使能
- 5. re: 设备读使能


5.1.2 分支预测的设计

这里分支预测采用的是2位动态分支预测,这种预测方法足以适配大多数情况的分支预测,实现CPU的高效性.

5.2 数据通路

分支预测的数据通路很简单,就是添加了一个分支预测模块及预测是否分支的控制线等,故这里就不展示了.

至于总线的数据通路和老师的没有太大区别,但我用了自己的变量名称,方便助教查看程序的时候能够理解.




5.3 状态转换

5.3.1 用户输入器的状态转换

总线控制这块没有什么太多的状态可言. 所以就简单描述一下用户Input模块的状态.

下面这个图描述的是需要lw到用户输入的时候, 就会阻塞等待用户输入, 知道用户按了enter(某个按钮), 才会继续.



5.3.2 分支预测器的状态转换



5.4 代码讲解

5.4.1 总线的代码讲解

这里面用了两个外设,一个是数据存储器,另一个是自己实现的用户输入器(获取由switches表示的数据,按某个按钮确认输入),分别作为外设0和外设1.这里主要需要控制的是,

- 1. 当对应外设准备好数据的时候, done就会被置为1'b1
- 2. 当对应外设未被选中,应当作为32'hzzzz_zzzz
- 3. 当对应外设被选中, 将其输出作为总线输出(即din)

```
module bus_unit
2 (
3 input clk,
  input rst,
  input [31:0] addr,
                         // CPU输出到总线的数据
  input [31:0] dout,
  input we,
                           // 读使能
  input re,
  // input of usr_input
10 input enter,
11 input [15:0] sw,
12 // ouput
                          // 总线要给CPU的数据
13 output [31:0] din,
14 output reg done,
                           // done标志
15 input [31:0] DBU_mem_rf_addr,
16 output [31:0] DBU_mem_data
17 );
18
19 // 片选使能 addr[31:10] == en[21:0]
  // 片内地址 addr[9:2]
22 wire [31:0] data_0;
23 wire [31:10] en;
24
25 assign en = addr [31:10];
27 // 外设0: 数据存储器
28 data_mem_256x32 data_mem(.a(addr >> 2),
                            .d(dout),
29
                            .dpra(DBU_mem_rf_addr),
30
31
                            .clk(clk),
32
                            .we(we),
33
                            .spo(data_0),
                            .dpo(DBU_mem_data));
34
  assign din = en == 22'h0 ? data_0 : 32'hzzzz_zzzz;
35
36
37 // 外设1: 用户输入读取
38 wire [31:0] data_1;
39 wire usr_done;
40 reg need_usr_input;
41 wire flag;
42 assign flag =usr_done && need_usr_input;
43
44 usr_input usr_input(clk, rst,
                       addr [3:2],
46
47
                       enter,
48
                       sw,
```

```
data_1,
50
                             usr_done);
   assign din = en == 22'h1 ? data_1 : 32'hzzzz_zzzz;
51
52
53
   always @(*) begin
54
        case (en)
             22'h0: begin
56
                  done = 1'b1;
57
             end
58
59
             22'h1: begin
60
                   done = usr_done;
61
             \mathbf{default}: \ \mathbf{done} \ = \ 1 \ \mathbf{'b1} \, ;
62
        endcase
63
64
   end
65
   endmodule
```

5.4.2 用户输入器的代码讲解

这里输入信号需要有sw和enter(作为确认输入) 主要实现的内容有:

- 1. 对enter取边沿, 以防连续输入.
- 2. 在需要用户输入的时候(need_usr_input==1'b1), 若未摁enter, 则置done为1'b0
- 3. 若用户摁了enter,则置done为1'b1,表示完成用户输入的读入.

```
module usr_input
2 (
3 input clk,
  input rst,
  input [1:0] addr,
  input need_usr_input ,
  input enter,
   input [15:0] sw,
  output reg [31:0] data,
  output reg done
  );
11
12
   wire enter_edge;
13
14
   edge_taker #(.N(1))
15
       input_edge_taker(.clk(clk),
16
17
                           . rst ( rst ) ,
                           .in(enter),
18
                           .out(enter_edge));
19
20
21
   always @(*) begin
22
       \mathbf{case}\,(\,\mathrm{addr}\,)
            2'b00: data = \{\{24\{1'b0\}\}, sw[7:0]\};
23
            2'b01: data = \{\{24\{1'b0\}\}, sw[15:8]\};
24
            2'b10: data = 32'hffff_fff;
25
            default: data = 32'h0000_0000;
26
       endcase
```

```
28 end
29
   always @(*) begin
30
         if(rst) begin
31
32
              done = 1'b1;
33
34
         else begin
35
              if(need_usr_input) done = 1'b0;
36
                {\color{red} \textbf{else}} \ \texttt{done} = \texttt{done} \, ;
               if(enter_edge) begin
37
                    done = 1'b1;
38
39
              end
40
41
   end
42
   endmodule
```

5.4.3 分支预测器的代码讲解

这一部分的代码实现了一个简单的2位动态分支预测器. 代码内容主要是对分支成功与失败的时候, 作相应位的增减. 并且给出shall_branch来告诉CPU是否预测为要分支.

```
{\color{red} \mathbf{module}} \ \ \mathbf{branch\_predictor}
  #(
  parameter HIGH = 5
                        // 分支预测器cache地址最高位
4
  )
5
  (
  input clk,
  input rst,
  input [5:0] im_instr_opcode,
  input [HIGH:0] im_instr_lowpc ,
10 input [HIGH:0] IF_ID_lowpc,
11 input IF_ID_is_branch,
12 input equal,
13 output shall_branch
14 );
15
  localparam BEQ_op = 6'b000100;
16
  localparam CACHE_SIZE = {2'b10, {HIGH{1'b0}}}; // 根据 HIGH 判断缓存大小
17
  reg [1:0] cache [CACHE_SIZE - 1:0];
18
19
  integer i;
20
   assign shall_branch = cache[im_instr_lowpc] >= 2'b10 && im_instr_opcode == BEQ_op ? 1'b1 : 1'b0;
21
22
   always @(posedge clk, posedge rst) begin
23
       if(rst) begin
24
25
           for(i = 0; i < CACHE\_SIZE; i = i + 1) begin
                cache[i] <= 2'b00;
26
27
           end
28
       end
       else if (IF_ID_is_branch) begin
29
30
           case (equal)
                1'b0: cache[IF_ID_lowpc] <= cache[IF_ID_lowpc] == 2'b00 ? 2'b00 : cache[IF_ID_lowpc] -
31
        2'b01;
                l'bl: cache[IF_ID_lowpc] <= cache[IF_ID_lowpc] == 2'bll ? 2'bll : cache[IF_ID_lowpc] +
        2 'b01;
                default: cache[IF_ID_lowpc] <= 2'b01;</pre>
33
34
           endcase
```

6 实验结果

实验结果分两部分说明,一部分是总线这一块,另一部分是分支预测器这一块.


6.1 总线的实验结果

这一部分的实验验证,采用了一个可以获取用户输入初始两个数的斐波那契数生成器,并且在用户 摁下按钮的时候,才显示下一个数字(按照代码,应该会显示在数码管上,然而没有板子去验证)

6.1.1 起始输入及第一个数计算


可以看到下图,

- 1. 仿真代码中将SW设置成了输入是两个1, 因此斐波那契初始值为1, 1
- 2. 蓝色波形都是关于总线的波形, 标识出来方便助教查看
- 3. 红色框是两个用户的enter, 标识用户确认输入的两个数字
- 4. 红色框同一行后面还有一个enter, 标识用户确认显示下一个斐波那契数
- 5. 紫色框是斐波那契数的sw以及在数码管将要显示的数字, 可以看到取得了1+1=2



6.1.2 后续计算及显示





6.2 分支预测器的实验结果

之前的代码都表现不出来分支预测有无的区别,下面用一个能表现出区别的示例代码(见附录9.2¹)来 展现.



可以看到图中原来一个循环中IF.ID_NPC是要经历16,20,24,28,0的循环,过了几次后,变成16,20,24,0了. 反过来也是可以的,但是限于篇幅就不展示了,助教如果感兴趣可以自己运行一下我的代码(附件里都有)

7 心得体会

有了总线的设计了,这个系列实验下来才算比较完整. 这套实验让我学会了如何从0去搭建一个CPU, 及其配套总线等等, 收获非常大.

8 意见建议

没有什么意见建议.

¹ 特别感谢黄致远同学提供分支预测的测试代码

9 附录

9.1 附录1, 总线测试代码

9.2 附录2, 分支预测器测试代码

```
#calculate 4*5
     #save to &=$s1
     start:
            addi $t0,$0,4
            addi $t1,$0,5
                                                               20090005
     _loop2:
                                   # mov $t0 to $t2 8
            add $t2,$t0,$0
                                                              01005020
     loop1:
            addi $t2,$t2,-1
                                                   12
                                                              214affff
            addi $s0,$s0,1
                                                               22100001
11
            beq $t2,$zero,_loop1out #
                                                               11400001
            j _loop1
                                                              08000003
13
     loop1out:
            addi $t1,$t1,-1
                                   # t1 = t1 - 1 28
                                                              2129ffff
            beq $t1,$zero,_finish #
                                                              11200001
17
            j _loop2
                                                              08000002
     finish:
                 $50,8($0)
                                                              ac0a0008
                                   # sw to 0x8
            SW
            j
                _finish
                                                               0800000a
```