中国科学技术大学

2016-2017学年第二学期考试试卷

I 简答题

- 1 现代化计算机优化冯诺依曼结构 是说以存储器为中心,而不再以CPU为中心吗?
- 2 指令类型&寻址方式

就MIPS而言, 指令类型可以按照多种方式分类


- 按照指令格式有R类I类J类等
- 按照指令功能有运算,分支,跳转, 访存等

寻址方式的话则有R类的寄存器寻址, I类的立即寻址(直接是立即数而不是地址), 基址寻址, 相对寻址(访存等), J类的伪直接寻址

3 中断系统组成

中断系统由以下部件组成

- 硬件上需要程序状态字中的中断使能标志, 需要中断请求标志等寄存器(INTR,INTA).
- 指令上需要实现中断隐指令以保护现场、需要专用寄存器存储当前PC或借助存储器
- 断点/现场保存需要存在存储器里
- 中断服务程序(ISR入口有向量方式和非向量方式,都应预先在存储器里设置好)和中断判优器(如果是硬件实现的话)



异步有不互锁, 半互锁, 全互锁, 分别是123次交流

- 5 快表和慢表的作用
 - ◆ 快表可以加快对页表内容的访问. 具体而言就是快表能够避免对存储器的二次访问, 将热点页号保存在快表中, 并以很高性能的硬件实现完成.
 - 都说慢了还能有作用? 页表的作用: 页表解决了虚拟内存机制的地址映射问题.
- 6 示意图表示指令周期,机器周期,访存周期,总线周期,DMA周期
 - 指令周期:取决于CPU设计(单周期多周期流水线),应该是机器周期的倍数
 - 访存周期: 应该是在指令周期之间的我猜?这里涉及到了访存的多级Cache, 所以可能会要多个周期来完成.
 - 总线周期:包括申请分配阶段(总线仲裁),寻址阶段,传送阶段,结束阶段(让出总线使用权).大概就是画一下同步(包括读写)异步(不互锁,半互锁,全互锁)半同步(除了有等待线都是同步的)和分离式(拿到总线后发地址和命令,然后放弃总线;模块准备好数据后第二阶段再申请总线)?

- DMA周期: 发命令之后就等它做完引起中断处理后事了. 但中间涉及到周期窃取,交替访存等(这是由于DMA和CPU可能同时需要访问存储器)
- 7 CPU设计步骤

指令集、 单周期、 多周期、 流水线、 数据通路、 控制信号、 状态机(抄xyy的)


8 PC和手机的区别 随便回答hhh

II 综合题


- 1 用4位Booth算法计算3*4(7分) 没学过
- 2 Cache直接映射, 判断hit/miss(8分)

直接映射就是Cache块号=主存块号 mod Cache块数的那种. 顺便:

- 全相联映射就是直接存块号+块内地址的, 主存里任何一块都可以放在Cache里任何一块. Cache里有相联存储器 判断块号在不在.
- 组相联是直接映射里套全相联
- 3 disk/DMA controller 作用,工作方式作用就是传输不用CPU, CPU可以做别的事.工作方式就描述一遍读写过程.
- 4 计算存储器单个芯片全部以及总容量,位数
- 5 abs instruction: why mips don't have?, if have, what format? 大概是太简单了吧, x86和RISC-V的整数算逻都没有abs指令, 只有float有.



- 6 pipeline
 - i 跳转指令是: 指令3
 - ii 延迟槽可以插入4条指令
 - iii 为减少流水线损失可以采取哪些措施?
 - 分支预测
 - 提前beq
 - 流水线深度改浅



7 指令执行

- i and,sw执行过程?
- ii 执行中控制信号?
- iii 为减少流水线损失可以采取哪些措施?
 - 分支预测
 - 提前beq
 - 流水线深度改浅