计算机组成原理实验 实验报告



实验题目: Lab5 流水线CPU 学生姓名: 王章瀚 学生学号: PB18111697 完成日期: 2020 年 6 月 19 日

计算机实验教学中心制 2019年09月

1 实验题目

Lab5 流水线CPU

2 实验目的

- 1. 理解流水线CPU的组成结构和工作原理;
- 2. 掌握数字系统的设计和调试方法;
- 3. 熟练掌握数据通路和控制器的设计和描述方法。

3 实验平台

Vivado

4 实验过程


4.1 基本过程

流水线CPU的基本设计其实和单周期CPU比较相似, 所不同的是, 流水线CPU中多了一些模块, 大致可以分为以下几类:

- 段间不再是通过wire直接连接, 而是需要段间寄存器
- 相关和冒险时, 需要有转发单元
- 如果不能通过转发解决相关, 还需要做stall

4.2 数据通路

见下图,



这个数据通路比较复杂, 花了不少时间来画. 相比于老师给出的数据通路, 里面多了


- 一些必要的转发(如给ID段BEQ判等的转发等)
- ID段加入了J指令(老师的图中没有J指令)
- ALU操作数的MUX加入了对IMM的处理

• ...

其余内容大多和老师的相似.

4.3 状态转换

这里的状态转换主要是PC的转换以及分支预测失误时的指令清空. 指令清空比较简单, 只需要把对应段间寄存器置零即可. 而PC的状态转换主要是这样的:



也就是, 当需要流水线停顿的时候, 需要禁止PC的更新(当然, 也要置空ID_EX段, 图中没有呈现)

4.4 代码讲解

首先声明, 由于实验要求中, 并不要求写DBU的代码(不过我写了, 可见附件代码), 因此报告中就不加以描述了.

流水线CPU比单周期的多周期的CPU要复杂得多,它的代码模块也比较多,大体可以分为以下这几类来讲解:

- 数据通路的连接
- 控制单元的设计
- 转发单元(Forwarding Unit)
- 冒险探测器
- ALU单元*
- 寄存器文件*

其中,标*的模块已经在单周期和多周期甚至更早的实验中就已经讲解过多次,这里再赘述就浪费篇幅了,因此略去.主要讲解的代码部分为数据通路,控制单元,转发单元,冒险探测器.

4.4.1 数据通路代码

限于篇幅, 就不将所有代码放出来(若有需要, 可查看附件中的代码), 只放一些关键代码. 而关键代码中, 大部分都是按照前述数据通路图(见4.2), 这一部分只是简单地用wire变量进行连线, 比较简单. 主要提一下的就是各种数据线的src(source)的相关控制:

1. pc_src(pc soource)的数据通路

会看到,这里对于PC的source有比较多的选择,这是因为需要考虑分支预测的成功与失败,各类PC来源等等. 因此看起来比较复杂.

```
register_syn #(.N(32))
      rIF_ID_NPC(.clk(clk),
                   .rst(rst || (flush && ~stall)),
                   .we(~stall),
                   .wd(PC+4),
                   .d(IF\_ID\_NPC));
  //// 跳转指令等的PC赋值
   always @(posedge clk, posedge rst) begin
       if (rst) begin
           PC \le 32'h0000_0000;
11
      end
       else begin
13
           if (pc_we == 1'b1) begin
14
               case(pc_src)
16
                    3'b000: PC \le PC + 4;
                    3'b001: PC <= IF_ID_NPC + (ID_instr_imm << 2);
17
                    3'b010: PC <= {IF_ID_NPC[31: 28], ID_instr_25_0_sll_2};
18
                    3'b011: PC <= PC;
19
                    3'b100: PC <= PC + 4 + (im_instr_imm << 2);
20
                    3'b101: PC <= IF_ID_NPC;
21
                    default: PC <= PC;</pre>
22
23
               endcase
           end
24
           else PC <= PC;
26
       end
27
  end
```

2. alu_src和write_date_src的数据通路

这部分和转发单元一起发挥作用, 保证ALU和Data Memory的输入正确.

```
always @(*) begin
      case (alu_a_src)
          2'b00: alu_a = ID_EX_A;
          2'b10: alu_a = WB_wb_data;
          2'b11: alu_a = EX_MEM_Y;
           default: alu_a = ID_EX_A;
      endcase
      case(alu_b_src)
          2'b00: alu_b = ID_EX_B;
          2'b01: alu_b = ID_EX_IMM;
11
          2'b10: alu_b = WB_wb_data;
          2'b11: alu_b = EX_MEM_Y;
12
           default: alu_b = ID_EX_B;
13
14
      endcase
15
      case(write_data_src)
```

4.4.2 控制单元代码

这里就不展示模块头等了,直接上重要部分代码:

- 1. pc_src的处理 因为设计了思考题中的分支预测, 所以这里的pc_src还比较复杂, 需要考虑的变量包括但不限于
 - 当前是否是分支指令,如果是,是beq还是jump
 - 分支预测的结果是跳转还是不跳转
 - 现在看来结果应该是跳转还是不跳转

• ...

代码如下,

```
always @(*) begin
       if(opcode == BEQ_op) begin
            if(equal) begin
                if (had_branched) begin
                     flush = 1'b0;
                     if (shall-branch) begin
                         pc - src = 3'b100;
                     else begin
                         pc_src = 3'b000;
10
11
                     end
12
                end
                else begin
13
14
                     pc\_src = 3'b001;
15
                     flush = 1'b1;
                end
16
            end
17
18
            else begin
19
                if (had_branched) begin
20
                     flush = 1'b1;
                     pc_src = 3'b101;
21
                end
22
                else begin
23
                     flush = 1'b0;
24
25
                     if (shall_branch) begin
26
                         pc_src = 3'b100;
27
                     end
28
                     else begin
                         pc_src = 3'b000;
30
                     end
31
                end
32
            end
33
```

```
34
       else if (shall_branch) begin
35
            pc\_src = 3'b100;
            flush = 1'b0;
36
37
       end
38
       else if(opcode == J_op) begin
39
            pc\_src = 3'b010;
40
            flush = 1'b1;
41
       end
42
       else begin
           pc\_src = 3'b000;
43
44
            flush = 1'b0;
45
       end
46
   end
47
```

2. 各种控制信号

这个倒是没什么新奇的, 基本和单周期的一样. 代码如下

```
always @(*) begin
       \{reg\_dst, alu\_op, alu\_src, mem\_read, mem\_write, reg\_write, mem\_to\_reg\} = 11'h000;
       case(opcode)
           ADD_op: begin
                reg_dst = 1'b1;
                alu_op = 2'b10; // 按 funct
                reg_write = 1'b1;
           end
           ADDI_op: begin
                alu_op = 2'b00; // 做加法
                alu_src = 1'b1; // 选立即数
11
12
                reg_write = 1'b1;
13
           end
           LW_op: begin
14
                alu_op = 2'b00; // 做加法
                alu_src = 1'b1; // 选立即数
16
                mem\_read = 1'b1;
17
18
                reg_write = 1'b1;
19
                mem\_to\_reg = 1'b1;
20
           end
           SW\_op:~ \textcolor{red}{\textbf{begin}}
21
                alu_op = 2'b00; // 做加法
22
                alu_src = 1'b1; // 选立即数
23
24
                mem_write = 1'b1;
25
26
           BEQ_op: begin
                alu_src = 1'b1;
27
           end
28
29
           J_op: begin
30
                alu_src = 1'b1;
31
32
           default: {reg_dst, alu_op, alu_src, mem_read, mem_write, reg_write, mem_to_reg} = 11'
       h000;
       endcase
33
34
  end
35
```

4.4.3 转发单元代码

转发单元主要是alu_src的转发, equal_src的转发, 和write_data_src的转发.

1. alu_src的转发

这里alu_a和alu_b基本一样, 限于篇幅, 展示alu_b的(因为它还多了个imm的选择)

```
if(alu_src == 1'b1) begin
      alu_b_src = 2'b01;
  end
  else if (EX_MEM_WA == ID_EX_rt && EX_MEM_reg_write == 1'b1 && EX_MEM_WA != 5'b00000) begin
       alu_b_src = 2'b11;
  \mathbf{end}
  else if (MEM_WB_WA == ID_EX_rt && MEM_WB_reg_write == 1'b1 && MEM_WB_WA != 5'b00000) begin
      alu_b_{src} = 2'b10;
10
  end
11
  else begin
      alu_b_src = 2'b00;
13
  end
14
```

2. equal_src的转发

来源有寄存器堆, alu_y, memory读出结果, EX.MEM段的Y. 代码如下:

```
// equal_a_src
  if (ID_EX_WA == IF_ID_IR [25:21] && ID_EX_reg_write == 1'b1 && ID_EX_WA != 5'b00000) begin
       equal_asrc = 2'b01;
  else if (EX.MEM.WA == IF.ID.IR [25:21] && EX.MEM.reg.write == 1'b1 && EX.MEM.WA != 5'b00000)
      if (EX_MEM_mem_read) begin
           equal_asrc = 2'b10;
      end
      else begin
           equal_asrc = 2'b11;
12
  end
13
  else begin
      equal_asrc = 2'b00;
14
15
  end
16
```

3. write_data_src的转发

来源有ID.EX的B, WB段的写回数据, EX.MEM段的Y. 代码如下:

```
// write_data_src
if (EX.MEM_WA == ID_EX_rt && EX_MEM_reg_write == 1'b1 && EX.MEM_WA != 5'b00000) begin
write_data_src = 2'b11;
end
else if (MEM_WB_WA == ID_EX_rt && MEM_WB_reg_write == 1'b1 && MEM_WB_WA != 5'b00000) begin
write_data_src = 2'b10;
end
else begin
write_data_src = 2'b00;
```

```
10 end
11
```

4.4.4 冒险探测器代码

这一部分主要是为了lw指令(就实验要求的6条指令而言)准备的, 因为它在MEM段才出数据. 代码如下, 在判断到冒险的时候就置stall为1'b1, pc_we为1'b0即可.

```
module hazard_detection_unit
2
  (
  input mem_read ,
  input [31:0] IF_ID_IR ,
  input [31:0] ID_EX_IR,
  output reg pc_we,
  output reg stall
  always @(*) begin
       if (mem_read == 1'b1
11
           && (ID_EX_IR[20:16] == IF_ID_IR[25:21]
12
                || ID_EX_IR [20:16] == IF_ID_IR [20:16])) begin
13
           pc_we = 1, b0;
           stall = 1'b1;
       end
       else begin
           pc_we = 1'b1;
18
           stall = 1'b0;
19
20
21
  end
22
  endmodule
```


5 实验结果

再次声明,由于实验不要求实现DBU,实验结果就不展示DBU模块了. 这次使用的测试代码是助教给出的第二个测试代码(见附录9.1或提交的代码附件) 下面分部分展示仿真结果(花花绿绿的不是出错,只是这样方便观察流水线各段):

5.1 start, test0, next0三个部分

见下图, 可以看到


- 1. 红色框和箭头标识的部分是跳转指令,都有相应的flush操作
- 2. 绿色大框标识了输入给ALU的a,b, 以及ALU的输出y. 都是正确的. 这还说明了转发机制是足够完整的.
- 3. 浅蓝色箭头标志了信号或指令的流水线一级一级往下传.



5.2 test1, next1, success三个部分

见下图,可以看到

- 1. 红色箭头标识了最终结果的正确性, 也就是\$t1=2
- 2. 浅蓝色箭头标志了由于LW指令而产生了相关, 因此需要stall, 停顿流水线



6 思考题

这次思考题要求实现分支预测器.

我实现的分支预测器是一个简单的二位动态分支预测.

事实上,前面的讲的代码就是使用了分支预测器的,只不过默认不跳转,所以表现出来和没有分支预测器没有任何区别.

下面用一个能表现出区别的示例代码(见附录9.21)来展现.



可以看到图中原来一个循环中IF.ID_NPC是要经历16,20,24,28,0的循环,过了几次后,变成16,20,24,0了. 反过来也是可以的,但是限于篇幅就不展示了,助教如果感兴趣可以自己运行一下我的代码(附件里都有)

7 心得体会

本次流水线设计是目前最难的实验了. 除了前面提到的这种, 在ID段做BEQ的方法, 我还尝试了在MEM段做BEQ的方法, 在IF段做Jump的方法等. 均有实现. 但综合考虑, 似乎在ID段做BEQ能权衡好关键路径的长度等问题.

此外, 还巩固了分支预测的知识, 并且实现了它.

¹ 特别感谢黄致远同学提供测试代码

8 意见建议

流水线的数据通路示例比较不完整了, 需要自己补全很多东西. 可以稍微完整一点.

9 附录

9.1 附录1

```
# Test cases for MIPS 5-Stage pipeline
   .word 0,1,2,3,0x80000000,0x80000100,0x100,5,0
_start:
   add $t1, $0, $0
                       # $t1 = 0
    j_test0
_test0:
   addi $t2, $0, 1
                        # $t2 = 1
    addi $t2, $t2, 1
   add $t2, $t2, $t2
                          # $t2 = 4
                         # $t2 = 0
   addi $t2, $t2, -4
   beq $t2, $0, _next0 # if $t2 == $0: $t1++, go next testcase, else: go fail
   j _fail
_next0:
   addi $t1, $t1, 1
                         # $t1++
   j _test1
_test1:
   addi $0, $0, 4
                       # $0 += 4
    lw $t2, 4($0)
    lw $t3, 8($0)
                       # $t3 = MEM[2]
   add $t4, $t2, $t3 #
   sw $t4, 0($0)
   lw $t5, 0($0)
   lw $t6, 12($0)
   beq $t5, $t6, _next1
   j _fail
next1:
   addi $t1, $t1, 1
    j _success
_fail:
 j _fail
success:
   j_success # if success: $t1 == 2
```

9.2 附录2

```
#calculate 4*5
   #save to &=$s1
    start:
          addi $t0,$0,4 # t0=4 0
          addi $t1,$0,5
                            # t1=5 4
    _loop2:
          add $t2,$t0,$0 # mov $t0 to $t2 8 01005020
    loop1:
          addi $t2,$t2,-1 # t2 = t2 - 1 12
                                                   214affff
          addi $s0,$s0,1 # s0 = s0 + 1 16
                                                   22100001
          beq $t2,$zero,_loop1out # 20
11
                                                   11400001
12
          j loop1
    _loop1out:
          addi $t1,$t1,-1 # t1 = t1 - 1 28
                                                   2129ffff
          beq $t1,$zero,_finish # 32
                                                   11200001
         j _loop2
    finish:
                                                   ac0a0008
          sw $s0,8($0)
         j _finish
```