中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: 使用 Vivado 进行仿真 学生姓名: 王章瀚 学生学号: PB18111697 完成日期: 2019/10/28

计算机实验教学中心制 2019 年 09 月

1 实验目的

熟悉 Vivado 软件的下载、安装及使用 学习使用 Verilog 编写仿真文件 学习使用 Verilog 进行仿真,查看并分析波形文件

2 实验环境

PC 一台

Windows 或 Linux 操作系统

Vivado 工具

vlab.ustc.edu.cn(包含 Vivado 下载安装及使用教程)


3 实验过程

3.1 下载并安装 Vivado 环境

本人利用校园网直接从赛灵思官方网站下载成功。


3.2 建立 Vivado 工程

需要注意:工程路径应为不含空格的纯英文路径、"Default Part"页面选择 xc7a100tcsg324-1 型号的器件




3.3 添加 Verilog 设计文件

最终创建得到一个 4bit 的四选一选择器 module 的 design 文件



3.4 添加仿真文件


添加结果如下:




由上述仿真代码可以看出,Verilog 仿真文件与 Verilog 设计文件有些不同。第一,仿真文件不需要输入输出信号,所有的信号都是模块的内部信号。第二,在仿真文件内对被测试模块进行实例化,并对被测试模块构造输入信号。第三,仿真文件只用于仿真,最终不会被综合成电路,会经常用到"initial"等 Verilog 设计文件中不会用到的关键字或语法,这些语法很多是不可综合的。

3.5 波形仿真

仿真结果如下:



将"input [1:0] sel", 改成"input sel"后,会得到如下奇怪的波形,此时容易查出错误。




3.6 Verilog 仿真文件常用语法

经学习,对原代码注释如下:

```
module test_bench2();
reg_clk,rst_n,clk_a;
reg_[7:0] r1,r2,r3;
integer i;
initial clk = 0;
always #5 clk = ~clk;

// $stop的使用
initial
begin
```

```
rst_n = 0;
           \#55 \text{ rst\_n} = 1;
           #245 $stop;
14
       // forever是循环控制的一种,表示一直执行
16
       initial
17
       begin
18
           clk\_a \, = \, 0\,;
19
           forever #5 clk_a = ~clk_a;
20
       end
21
22
       // repeat是循环控制的一种, 括号内是执行次数
23
24
       // $random%256表示在256内产生随机数
25
       initial
       begin
26
27
           r1 = 0;
           repeat(10)
28
29
           begin
                @(posedge clk);
30
                \#2 \text{ r1} = \text{srandom}\%256;
31
32
           end
       end
33
34
       // for是循环控制的一种,类似于C语言的for
35
       initial
36
       begin
37
           for (i=0; i<20; i=i+1)
           begin
39
40
                r2 \; = \; i \; ; \#10 \; ;
41
           end
       \quad \textbf{end} \quad
42
43
       // while是循环控制的一种,类似于C语言的while
44
       initial
45
       begin
46
           r3 = 0;
48
           \mathbf{while} (r3 < 10)
           \mathbf{begin}
49
50
                @(posedge clk);
                r3 = r3 +1;
52
           end
       end
       end module \\
54
55
```



其中有些要点:

initial: 该关键字与 always 同为过程语句关键字,但与 always 不同的是, initial 语句只执行一次。

时序控制:一般用在 always、initial 关键字后面,或者过程语句内部,常用的时序控制语句有时延控制、电平敏感事件控制和边沿触发事件控制三种。

循环控制: 在过程语句中可以通过循环语句实现循环控制,主要包括 forever、repeat、while、for 四种。

系统函数: 在 Verilog 仿真文件中支持调用一些系统函数,以提高 仿真效率,调用格式为: \$ 函数名。


4 实验练习

4.1 题目 1

代码如下:

```
module e1_sim();
reg a, b;
initial
```

```
begin
             a = 1;
             #200;
             a = 0;
        \mathbf{end}
        initial
11
        begin
            b = 0;
             #100;
14
            b = 1;
15
             #175;
16
             b = 0;
17
18
             #75;
19
             b = 1;
20
        \mathbf{end}
21
        {\bf end module}
```



4.2 题目 2

代码如下:

```
module e2_sim();
reg CLK, RST_N, D;


initial
begin
    CLK = 0;
    forever #5 CLK = ~CLK;
end

initial
begin

total

initial
begin
```

```
12
           RST_N = 0;
           #27;
13
           RST_N = 1;
       end
16
17
       initial
       begin
18
          D = 0;
19
           #13;
20
21
           D = 1;
           #25;
22
23
           D = 0;
       end
24
25
       {\bf end module}
26
```



4.3 题目 3

仿真文件代码修改如下:

```
module e2_sim();
reg CLK, RST_N, D;

// 修改处
d_ff_r d_ff_r_init(CLK, RST_N, D);

initial
begin
CLK = 0;
```

```
forever #5 CLK = ~CLK;
10
       \mathbf{end}
11
12
       initial
13
14
       begin
       RST\_N = 0;
       #27;
16
17
       RST_N = 1;
       \mathbf{end}
18
19
       initial
20
       begin
21
       D = 0;
22
23
       #13;
24
       D = 1;
       \#25;
25
26
       D = 0;
       end
27
       endmodule
28
```



4.4 题目 3

仿真文件代码修改如下:

```
module decoder_3_8(
    input [2:0] in,
    output reg [7:0] out
    );

always @(*)
```

```
begin
           case(in)
                3'b000: out = 8'b0000 0001;
                3'b001: out = 8'b0000\_0010;
10
11
                3'b010: out = 8'b0000\_0100;
                3'b011: out = 8'b0000\_1000;
12
                3'b100: out = 8'b0001\_0000;
13
                3'b101: out = 8'b0010\_0000;
14
                3'b110: out = 8'b0100\_0000;
                3'b111: out = 8'b1000\_0000;
16
                default: out = 8'b0000_0000;
17
18
           endcase
       end
19
20
21
       {\bf end module}
22
```

3-8 译码器

```
module decoder_3_8_sim();
reg [2:0] in;
wire [7:0] out;


decoder_3_8 decoder_3_8_inst(in, out);

initial
begin
in = 3'b000;
forever #5 in = in + 1;
end

endmodule

endmodule
```

对应仿真文件



5 总结与思考

5.1 本次实验的收获

在本次实验中, 收获较大, 学会了使用 Vivado 的仿真。

5.2 评价本次实验的难易程度

本次实验内容难度适中。

5.3 评价本次实验的任务量

本次实验任务量合理。

5.4 为本次实验提供改进建议

建议详述语法方面的问题。