计算机组成原理实验 实验报告



实验题目: Lab1_运算器与排序 学生姓名: 王章瀚 学生学号: PB18111697 完成日期: 2020 年 5 月 4 日

> 计算机实验教学中心制 2019年09月

1 实验题目

Lab01 运算器与排序

2 实验目的

- 1. 掌握算术逻辑单元(ALU)的功能,加/减运算时溢出、进位/借位、零标志的形成及其应用
- 2. 掌握数据通路和控制器的设计和描述方法

3 实验平台

Vivado

4 实验过程

4.1 ALU

4.1.1 基本过程

根据老师给出的ALU功能表(下表), 很容易设计出相应的ALU模块.

m	у	cf	of	zf
000	a+b	*	*	*
001	a-b	*	*	*
010	a&b	X	х	*
011	a—b	X	X	*
100	a^b	х	X	*
其他	X	X	X	X

4.1.2 代码讲解

```
output reg of, // 溢出标志
                              input [WIDTH-1: 0] a, b,
                                                                                                                                                           // 两操作数
                              input [2: 0] m // 操作类型
  9
                              );
11
                              always @(*)
12
                               begin
13
14
                                                // cf, y
15
                                                 case (m)
                                                                    3'b000: \{cf, y\} = a + b;
16
                                                                    3'b001: \{cf, y\} = a - b;
17
                                                                   3'b010: \{cf, y\} = \{1'b0, a \& b\};
18
19
                                                                   3'b011: \{cf, y\} = \{1'b0, a \mid b\};
                                                                     3'b100: \{cf, y\} = \{1'b0, a b\};
21
                                                                     default: \{cf, y\} = \{(WIDTH+1)\{1'b0\}\};
22
                                                endcase
                                                 // of
24
                                                case (m)
                                                                  3 \cdot b000 \colon \text{ of } = (\ \hat{} \text{ a} [\text{WIDTH-1}] \ \& \ \hat{} \text{ b} [\text{WIDTH-1}] \ \& \ y [\text{WIDTH-1}] \ ) \ | \ (\text{ a} [\text{WIDTH-1}] \ \& \ b [\text{WIDTH-1}] \ \& \ \hat{} \text{ y} [\text{WIDTH-1}] \ 
25
                              \text{WIDTH-1]})\ ;
                                                                    3'b001: \ of = (\ ^a[WIDTH-1] \ \& \ b[WIDTH-1] \ \& \ y[WIDTH-1]) \ | \ (a[WIDTH-1] \ \& \ ^b[WIDTH-1] \ \& \ ^y[WIDTH-1] \ | \ (a[WIDTH-1] \ \& \ ^b[WIDTH-1] \ | \ (a[WIDTH-1] \ \& \ ^b[WIDTH-1] \ | \ (a[WIDTH-1] \ \& \ ^b[WIDTH-1] \ | \ (a[WIDTH-1] \ | \ (a[WIDTH-1]
                               WIDTH-1]);
                                                                   default: of = 1'b0;
27
                                                 endcase
28
                                                // zf
29
                                                  zf = \tilde{y};
30
31
32
           endmodule
```


在always语句块中,第一个case用以对cf和y赋值(按照功能表很容易写出);而后第二个case对of赋值,最后对zf赋值.这样写可以避免产生任何多余的锁存器.

4.2 sort

排序的程序中,对四个寄存器的输入都有一个mux来选择x或者与之相邻的寄存器(用以数据交换). 而在四个数据寄存器与ALU之间有有一个三选一的mux,用以选择要比较的数据.比较的过程即为冒泡排序的过程,第一轮对(r0, r1), (r1, r2), (r2, r3);第二轮对(r0, r1), (r1, r2);第三轮对(r0, r1)即可.

4.2.1 数据通路

按照上面的描述, 容易做出如下数据通路 大致如下图(一些相对不重要或比较明确的线没有连上, 以免过于混乱)




```
// Data Path
           //// mux
          ///// 用于交换的mux
         mux2 mux2_0(.select(m0), .in0(x0), .in1(s1), .out(i0));
         mux3 mux3_1(.select(m1), .in0(x1), .in1(s0), .in2(s2), .out(i1));
          mux3 \ mux3\_2 \, (\, .\, select \, (m2) \, , \ .\, in0 \, (\, x2\,) \, , \ .\, in1 \, (\, s1\,) \, , \ .\, in2 \, (\, s3\,) \, , \ .\, out \, (\, i2\,) \, ) \, ;
          mux2\ mux2\_3 \, (\, .\, select \, (m3) \, , \ .in0 \, (x3) \, , \ .in1 \, (s2) \, , \ .out \, (i3) \, ) \, ;
          ///// 用于输入到ALU的mux
          \\ \text{mux3} \ \#(.\text{WIDTH}(2*N)) \ \text{mux\_ab} \ (.\text{select}(\text{mab}) \ , \ .\text{in0} \ (\{s0 \ , \ s1\}) \ , \ .\text{in1} \ (\{s1 \ , \ s2\}) \ , \ .\text{in2} \ (\{s2 \ , \ s3\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s2 \ , \ s3\}) \ , \ .\text{out} \ (\{s3 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s2 \ , \ s3\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ s2\}) \ , \ .\text{out} \ (\{s1 \ , \ 
                            alu_a , alu_b } ) ) ;
10 //// register
11 register register0 (.data(i0), .en(en0), .rst(rst), .clk(clk), .r(s0));
 \begin{tabular}{ll} | label{localization} register & register 2 (.data(i2), .en(en2), .rst(rst), .clk(clk), .r(s2)); \\ \end{tabular} 
14 \left| \ register \ register 3 \left(. \, data \left(i \, 3 \, \right), \ .en \left(en \, 3 \, \right), \ .rst \left(rst \, \right), \ .clk \left(clk \, \right), \ .r \left(s \, 3 \, \right) \right);
15 //// ALU
16 ALU ALU(.a(alu_a), .b(alu_b), .m(SUB), .cf(cf));
```

4.2.2 状态机控制

按照冒泡排序的过程, 有如下状态机控制.

```
// Control Unit
   always @(posedge clk or posedge rst)
   begin
       if(rst) cur_state <= LOAD;</pre>
        else cur_state <= next_state;</pre>
   end
   // States
   always @(*)
   begin
10
       case(cur_state)
11
12
            LOAD: next_state = CX01_3;
13
            CX01_3: next_state = CX12_3;
            CX12\_3: \ \mathtt{next\_state} \ = \ CX23\_3 \, ;
14
            CX23_3: next_state = CX01_2;
15
            CX01_{-2}: next_state = CX12_{-2};
            CX12-2: next-state = CX01-1;
17
            CX01_{-1}: next_state = HLT;
18
19
            HLT\colon \ next\_state\ =\ HLT\,;
20
            default: next_state = HLT;
21
       endcase
  end
```

其状态转移图大致如下:



4.2.3 控制单元

这一部分是对数据交换的使能,对ALU输入的选择等.其中mx表示对x的选择; enx表示对x寄存器的使能; CXab_i表示第i轮中对寄存器a和b的比较与交换.

```
case(cur_state)
6
           LOAD:
7
            begin
                \{en0, en1, en2, en3\} = 4'b1111;
9
10
            CX01_{-3}, CX01_{-2}, CX01_{-1}:
11
            begin
                mab = 2' b00;
12
                en0 = (y[N-1] \hat{ } of); en1 = (y[N-1] \hat{ } of);
13
                m0 = 1'b1; m1 = 2'b01;
14
            end
15
            CX12\_3, CX12\_2:
16
17
            begin
18
                mab = 2' b01;
                en1 = (y[N-1] \hat{ } of); en2 = (y[N-1] \hat{ } of);
19
                m1 \; = \; 2 \; , \; b10 \; ; \; \; m2 \; = \; 2 \; , \; b01 \; ;
20
21
            end
            CX23_3:
22
            begin
23
24
                mab = 2' b10;
                25
26
27
            end
           HLT: done = 1'b1;
28
       endcase
29
30 end
```

5 实验结果

5.1 ALU

用老师给出的testbench可以得到如下波形图,



可以看到当m为000时的加法,为001时的减法等都得到了相应的正确结果. 而对于m=101的情况,则默认对 $\{cf,y\}$ 赋值为 $\{(WIDTH+1)\{1'b0\}\}$,其余的仍按原过程实现.

5.2 sort

由于老师给出的testbench只有3个数据,于是自己编写了一个testbench,随机生成4个数来排序. 仿真结果如下:



其中sx显示为0的部分是rst的结果. 可以看到每组输入数据最终都完成了从小到大的有符号排序.

6 思考题

6.1 如果要求排序后的数据是递减顺序, 电路如何调整?

递减顺序的话,直接将输入ALU的两个操作数对调即可.

6.2 如果为了提高性能,使用两个ALU,电路如何调整?

可以使用奇偶并行排序算法. 先比较交换第1,2个和第3,4个; 再第2,3个; 再第1,2个和第3,4个. 这时s1,s2,s3,s4就变为有序的了.

7 心得体会

本次实验完成了ALU的设计,这对后期设计CPU将有很大帮助. 此外这个排序器的实现方式,让我回忆起了状态机的设计流程.

8 意见建议

本次实验相对简单,没有什么意见建议。 但希望老师讲课的网络环境可以得到改善,否则时不时就卡一下,很影响效率。