

# پروژه درس معماری کامپیوتر

# عنوان پروژه: Simulating virtual memory, TLB, Cache and main memory


استاد درس: آقای دکتر بیتالهی

> تهیه کنندگان: آیسا میاهینیا آیلین نائبزاده

تابستان 1401

شرح پروژه:

این پروژه با استفاده از زبان vhdl پیاده سازی شده است. عملکرد و هدف اصلی به اینصورت است که ۶ بخش از اجزاء یک سیستم کامپیوتری از جمله main memory, CPU, virtual memory و TLB را شبیه سازی می کند. در جهت بهبود کد و خوانایی راحت تر، کد مربوط به هر بخش در یک فایل جدا قرار گرفته است. و در صورت نیاز به هر component پیاده سازی شده، با استفاده از دستورات موجود، آن بخش را در فایل بالاتر صدا می زنیم. حال به توضیحات مربوط به هر فایل می پردازیم.




### Processor -1

در این بخش یک آرایه ۱۰۰ عضوی از virtual address ها داریم، بطوریکه هر عضو آن ۱۶ بیت(۹ بیت برای VPN و virtual address) میباشد. همچنین این آرایه بصورت رندوم پر شدهاست و هیچ قاعده و نظم خاصی برای آن وجود ندارد.

باتوجه به اینکه وظیفه این بخش برگرداندن یک virtual address از آرایه موجود است، بعنوان ورودی یک عدد صحیح virtual address و یک clock از نوع std\_logic تعریف می کنیم و خروجی نیز تنها یک std\_logic از نوع std\_logic.

در بخش منطق و architecture عضو index ام آرايه virtual address ها را درون خروجي ميريزيم.



### TLB -2

در این بخش ابتدا نیاز به یک سیگنال کتنرلی داریم تا مشخص کنیم که TLB از چه نوعی است. ورودی این بخش یک Std\_logic است. و یک virtual address است. و یک Virtual address است. خروجی این بخش نیز شامل یک متغیر به اسم miss\_hit از نوع std\_logic و یک PPN(Physical Page Number) ورودی میباشد. خروجی TLB در ادامه بعنوان ورودی به cache داده میشود.

## TLB Fully Associative -1 -2

در architecture مربوط به این بخش ابتدا چند signal تعریف کردیم. ابتدا نیاز داریم که architecture ورودی را به اجزاء آن که PageOffset و VPN هستند تجزیه کنیم. پس برای هر یک از این بخشها std\_logic\_vectorهایی به ترتیب با اندازه های ۷ و ۹ بیتی تعریف می کنیم. همچنین یک سیگنال بعنوان controllerMissOrHit


سپس یک آرایه 48 عضوی (TLBmem) طبق خواسته صورت سوال از داده های ۱۴ بیتی ( ۴ بیت برای TLBmem) طبق خواسته صورت سوال از داده های ۱۴ بیت برای Valid) تعریف می کنیم.(اعضاء این آرایه نیز کاملا بصورت رندوم پر شده اند.)

حال در منظق پروژه از یک حلقه for استفاده می کنیم که برروی تک تک اعضاء آرایه TLBmem پیمایش می کند و چک می کنیم اگر بیت های ۱۴م تا ۱۲م عضو آام این آرایه با VPN آدرس ورودی برابر بودند، پس Hit رخ می دهد و هر دو سیگنال controllerMissorHit و miss\_hit و ۱۳ مقدار دهی می کنیم و بیت ۱۰م تا ۱۳م همین عضو را در سیگنال PPNOut می ریزیم.

ولی در خارج از این حلقه لازم است که شرایطی را که Miss رخ بدهد را نیز چک کنیم. یعنی اگر هیچ یک از اعضاء TLBmem شرط خواسته شده در بدنه حلقه را نداشته باشند. در این شرایط TLBmem را بررسی کنیم، پس از بررسی یکی از اعضاء TLBmem را بطور رندوم پر می کنیم(با استفاده از عملگر & که برای concatenation استفاده میشد).

باتوجه به اینکه Page Table درون memory قرار گرفته است، لازم است با استفاده از port map آن را صدا باتوجه به اینکه PPNOut درون port map قرار گرفته است، لازم است با استفاده از PPNOut بریزیم. و این مقدار را به PPNOut که خروجی این بخش را در یک سیگنال موقت مانند PPN\_out\_tmp بریزیم. و این مقدار را به TLB که خروجی TLB هست بدهیم.

دقت شود که به هنگام port map به این دلیل که تنها به بخش Page Table از memory احتیاج داریم پس کافی است که متغیر controller موجود در memory را با '1' مقدار دهی کرده، cache\_type را 'u' کافی است که متغیر virtual Address موجود در TLB را به memory پاس بدهیم و از خروجی های memory نیز، تنها PPN برای ما اهمیت دارد.



## TLB Four Way Set Associative -2-2

در این حالت ۱۲ مجموعه (set) داریم و در هر گروه چهار عضو وجود دارد.

در این بخش منطق برنامه بسیار شبیه به حالت قبلی میباشد ولی لازم است که چند سیگنال جدید در جهت ذخیره کردن Index و همچنین باقی مانده index بر ۱۲ به برنامه اضافه کنیم.

همانند حالت قبلی PageOffset بیت را به خود اختصاص میدهد ولی VPN به دو بخش تقسیم میشود به اینصورت که ۴ بیت ابتدایی برای integer) و ۵ بیت باقی مانده برای ذخیره کردن tag جدا میشوند.

در این بخش نیز یک آرایه با ۴۸ عضو از std\_logic\_vector های ۱۴ بیتی داریم، بطوریکه هر عضو آن از ۴ بیت valid بیت ۴۸ بیت ، ناز یک آرایه با ۱۲ عضو از valid تشکیل شده است.


برای ذخیره کردن index یک سیگنال از نوع integer تعریف میکنیم و پس از تبدیل بیت های ۱۰م تا ۱۳م VPN به عدد صحیح آن را در index میریزیم.

همچنین سیگنال indexMod12 را نیز با ۴ برابر index در پیمانه ۱۲ پر میکنیم.

در این بخش نیز با استفاده از یک حلقه که تنها ۴ بار تکرار می شود دو شرط زیر را چک می کنیم: TLBmem(indexMod12 + i)(12 downto 4) = VPN AND TLBmem(indexMod12 + i)(13) = '1'

اگر برقرار بودند یعنی Hit رخ داده، هر دو سیگنال controllerMissOrHit و miss\_hit را با "1" مقدار دور به می کنیم و PPNOut (ایر TLBmem(indexMod12 + i) (ایر می می کنیم و ControllerMissOrHit به می کنیم اگر controllerMissOrHit همچنان "0" بود، پس باید به در Fully TLB داشتیم، page Table را صدا می زنیم و با تعیین ورودی

controller = '1' | controller و ان استفاده می کنیم. خروجی ppn\_out\_tmp می ریزیم و TLBmem(indexMod12+ 0) را با استفاده از آن می کنیم.



## Main Memory -3

در این بخش Page Table و Data Memory را پیاده سازی کردیم. پس بعنوان ورودی یک سیگنال کنترلی تعریف کردیم. که اگر '1' باشد، یعنی به Page Table احتیاج داریم و اگر '0' باشد به Data Memory. لازم است یک سیگنال کنترلی دیگه نیز داشته باشیم تا نوع cacheی را که میخواهیم از آن استفاده کنیم نگه داریم.

همچنین یک ورودی بعنوان clock و دو ورودی دیگر بعنوان PhysicalAddressInput و ۱۸ مهجنین یک اورودی بعنوان ۱۸ و ۱۶ بیت تعریف کردیم.

درحالتی که بعنوان Page Table از این بخش استفاده شود، یک خروجی Physical Page Number) PPN خواهیم داشت.

در غیر اینصورت دو خروجی ۳۲ بیتی نیاز داریم. (outputData, outputData2)

حال چند سيگنال جديد تعريف مي كنيم.

ابتدا برای هر بخش به یک آرایه نیاز داریم:

یک آرایه بعنوان dataMemory شامل ۳۸۵ عضو ۳۳ بیتی تعریفش می کنیم و سپس یک آرایه به اسم PageTable شامل ۵۱۲ عضو ۵ بیتی خواهیم داشت.(در ابتدا تمام عضوهای این دو آرایه صفر هستند.)

دو سیگنال دیگر نیز به نامهای VPN و PageOffset تعریف می کنیم تا Virtual Address را تجزیه و در آنها نگه داریم.

## controller = '0' -1-3

در صورتی که '0' = controller باشد و به data memory احتیاج داشته باشیم، لازم است چک کنیم که PhysicalAddressInput باشد یعنی از نوع 2 way است. پس از تبدیل ۱. اگر ۱ باشد یعنی از نوع 2 outputData بعنوان index به ata memory باس می دهیم و خروجی را در outputData می ریزیم. و چون به outputData احتیاجی نداریم، آن را با 'u' مقدار دهی می کنیم.

ولی در غیر اینصورت لازم است outputData2 را نیز مقداردهی کنیم. و عبارت زیر را بعنوان index به data memory یاس می دهیم:

physicalAddressInput(10 downto 3) + not physicalAddressInput(2) + physicalAddressInput(1 downto 0)

#### controller = '1' -2-3

در صورتی که 'controller = '1' احتیاج داشته باشیم. ابتدا شرط زیر را چک می کنیم:


```
pageTable(to_integer(unsigned(VPN))) = "UUUUU" or pageTable(to_integer(unsigned(VPN)))(4) = '0'
```

در صورتی که یرقرار باشد یعنی آدرس مورد نظر در Page Table هم وجود نداره، پس لازم هست که حالا به Hard Disk مراجعه کنیم و با استفاده از Port map آن را صدا بزنیم.

حال 3 بیت آخر tmpPhysicalAddressOut خروجی Hard Disk را به PPN میدهیم و عنصر متناظر با Stand Disk درون PPN درون PageTable و آدرس متناظر با Data Memory درون PageTable درون زیر مقدار دهی می کنیم:

```
PPN<= tmpPhysicalAddressOut(10 downto 7);
pageTable(to_integer(unsigned(VPN)))<= '1' & tmpPhysicalAddressOut(10 downto 7);
dataMemory(to_integer(unsigned(tmpPhysicalAddressOut))) <= tmpoutputData(31 downto 0);</pre>
```

ولی در صورتی که آدرس مورد نظر در Page Table وجود داشته باشد، مقدار PPN همان ۴ بیت کم ارزش تر عنصر متناظر با VPN موجود در PageTable می شود.



## Cache - 4

در این بخش دو ورودی داریم، یک clock و یک PhysicalAddress. که درواقع Physical Address حاصل خروجی تا میباشد. همچنین ۳ خروجی داریم. ابتدا یک سیگنال miss\_hit تعریف می کنیم و سپس دو خروجی دیگر از نوع std\_logic\_vector های ۳۲ بیتی(output 64) و ۶۴ بیتی(coutput 64) تعریف می کنیم، چرا که دو نوع cache داریم. و وابسته به اینکه از چه نوعی استفاده می کنیم، یکی باید کاملا Undefined بشود.

### Direct Cache -1-4

در این حالت خروجی ۶۴ بیتی و شامل 2 word ست. همچنین byteoffset دو بیت، word offset یک بیت، tag سه بیت و index پنج بیت را به خود اختصاص می دهد.

ابتدا چند سیگنال تعریف می کنیم تا بتوانیم هر آدرس را به index , tag, byte offset و word offset تجزیه کنیم. یک سیگنال به اسم TagIndex نیز تعریف می کنیم تا بتوانیم بعدا حاصل tag & index را در آن ذخیره کنیم. در این بخش یک ارایه ۳۲ عضوی (buffermem) از std\_logic\_vectorهای ۲۳ بیتی خواهیم داشت. به اینصورت که ۶۴ بیت ابتدایی برای ذخیره کردن Adata بیت برای valid خواهیم داشت.


( \*تمام اعضاء این آرایه در ابتدا صفر هستند.)

حال در بخش منطق نیز یک حلقه به طول ۳۲ خواهیم داشت که روی تک تک اعضاء آرایه دو شرط زیر را بررسی می کند.

buffermem(i)(71 downto 64) = TagIndex and buffermem(i)(72) = '1'

اگر این دو شرط رخ بدهند، یعنی Hit اتفاق افتاده، پس ۶۴ بیت ابتدایی این عضو از مجموعه را در خروجی میریزیم. ولی خارج از این حلقه چک می کنیم، اگر controllerMissOrHit همچنان (۵) بود(Miss رخ داده است) لازم است از بخش data memory قرار گرفته شده در memory داده مورد نظر را پیدا کنیم، پس با استفاده از port map آن را صدا می زنیم. ( توجه شود که ورودی controller موجود در witual address باید با ۵۰ مقداردهی شود و virtual address نیز تعریف نشده باشد، چرا که احتیاجی به آن نداریم.)

حال خروجی های حاصل از memory که دو std\_logic\_vector ۲۳ بیتی هستند را در دو متغیر موقت ذخیره می کنیم. و اولین متغیر را در ۳۲ بیت اول یک عضو رندوم buffermem می ریزیم و ۳۲ عضو دیگر را با دومین متغیر پر می کنیم. همچنین لازم است که valid bit این عضو را با '1' مقدار دهی کرده و در نهایت ۶۴ بیت ابتدای آن را در خروجی می ریزیم.



## 2-Way Set Associative Cache -2-4


در این حالت خروجی ۳۲ بیتی و تنها شامل یک word است، همچنین tag , index و byteOffset هر کدام به ترتیب ۵، ۴ و ۲ بیت را به خود اختصاص میدهند.

آرایهای که در این بخش تعریف میکنیم شامل ۱۶ عضو، ۴۲ بیتی( ۳۲ بیت دیتا، ۴ بیت ۵ ،index و ۱ بیت tag و ۱ بیت (valid

سایر منطق این حالت بسیار شبیه به Direct Cache است. با این تفاوت که در اینجا حلقه لازم است ۱۶ بار تکرار شود و برای چک کردن حالت Hit دو شرط زیر بررسی شوند:

```
buffermem(i)(40 downto 32) = TagIndex AND buffermem(i)(41) = '1'
```

و در حالتی که miss رخ بدهد، با مراجعه به data memory و خواندن ۳۲ بیت دیتا از آن، یک عضو رندوم از buffermem را پر میکنیم.



## Hard Disk - 5

در این بخش یک ورودی به اسم VirtualAddress داریم، همچنین یک متغیر به اسم cache\_type که نوع در این بخش یک ورودی به اسم cache\_type که نوع در در در در در در دارد و یک clock نیز داریم.

بعنوان خروجی نیز یک PhysicalAddress داریم که درواقع متناظر VirtualAddress ورودی است و همچنین یک outputData.

حال لازم است چند آرایه جدید به برنامه اضافه کنیم. ابتدا یک آرایه به اسم PAdress میسازیم، بطوریکه متشکل از ۱۰۰۰ آدرس ۱۶ بیتی است. و دو آرایه VAdress که شامل ۱۰۰۰ آدرس ۱۶ بیتی است. و دو آرایه اسم DataOutput1 , DataOutput2) عضوی متشکل از داده های ۳۲ بیتی نیز تعریف می کنیم.(DataOutput1 , DataOutput2)

(\*تمامی عناصر این آرایه های را بطور رندوم پر کردیم.)


در بخش منطق برنامه ابتدا یک متغیر به اسم index\_Input از نوع integer تعریف می کنیم و در طی یک حلقه بطول ۱۰۰۰ و پس از بررسی و مقایسه تمامی عناصر موجود در VAdress، اگر شرط زیر برقرار بود، آنگاه index\_Input را با i مقدار دهی می کنیم.

```
VAdress(i) = VirtualAddress
```

حال در خارج از این حلقه باتوجه به اینکه cache\_type چه مقداری داشته باشد، متغیر outputData را مقدار دهی می کنیم.

اگر Direct Cache باشد، لازم است ۳۲ بیت اول آن را با استفاده از DataOutput1 پر کنیم و ۳۲ بیت بعدی آن را با استفاده از DataOutput2 پر کنیم.

در غیر اینصورت تنها ۳۲ بیت اول آن را با استفاده از DataOutput1 پر میکنیم و ۳۲ بیت بعدی آن را با سمدار دهی میکنیم.



#### AllInOne -6

این فایل درواقع عملکردی مشابه تابع Main در زبان های نرم افزاری دارد. به اینصورت که مانند نقطه شروع برنامه ما عمل می کند وبخش های مختلف به استثناء Hard disk در این بخش با استفاده از کلید واژه port map صدا زده شدهاند.

ابتدا بعنوان وردی یک عدد (index) از نوع عدد صحیح و یک clock تعریف کردیم. همچنین دو سیگنال کنترلی به اسم cache\_type و cache\_type.

و بعنوان خروجی نیز دو سیگنال OutputData و OutputData را از نوع std\_logic\_vector به ترتیب با اندازه های ۳۲ و ۶۴ بیت تعریف کردیم.

حال باتوجه به عکس زیر لازم است که component های مورد نیاز را به ترتیب صدا بزنیم و باتوجه به ورودی ها و خروجی ها، در بدنه architecture سیگنال های جدید تعریف کنیم.

