# Unité de transmission/réception série asynchrone – version sans bit de parité

ASR 2024 - V1

# Plan de la présentation

- 1 Description de l'UART à réaliser (2ème partie)
  - L'unité de réception

L'unité de réception

# Plan de la présentation

- 1 Description de l'UART à réaliser (2ème partie)
  - L'unité de réception

L'unité de réception


# Interface de l'unité de réception

```
entity RxUnit is
                                              port
                                                 clk . reset : in std_logic :
reset
                                                 enable
                                                                    std_logic:
enable
                                                 rd
                                                             : in std_logic;
                                                 rxd
                                                                    std_logic;
                 RXUnit
                                                               out std_logic_vector(7 downto 0);
                                                 data
 Ferr -
                                                 Ferr, OErr :
                                                               out std_logic:
 Oerr -
                                                DRdy
                                                             : out std_logic);
 DRdy⊸
                                            end RxUnit:
```

- Ferr, OErr : Erreurs de réception
- DRdy : Signal qui informe qu'une donnée a été reçue correctement

L'unité de réception

# Composition de l'unité de réception




#### L'unité de réception se compose de :

- un compteur 16 qui fournit, tous les 16 tops de l'horloge de réception enableRX, un signal tmpclk et un signal tmprxd correspondant à la valeur de RxD récupérée à 8 tops de l'horloge de réception
- une unité de contrôle de la réception qui récupère un à un les bits reçus via le signal tmprxd et informe s'il y a une erreur ou non

L'unité de réception


### Fonctionnement de l'unité de réception

1 on attend la réception du bit de start sur RxD




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop
  - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop
  - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
  - sinon on positionne le bit FErr



L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop
  - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
  - sinon on positionne le bit FErr
- 5 au second top de clk suivant si la donnée n'est pas récupérée, le bit OErr est positionné



L'unité de réception

### Test de l'unité de réception

■ Réception correcte du caractère 0x55 :

L'unité de réception

### Test de l'unité de réception

■ Réception erronée du caractère 0xAA, erreur bit stop :

```
Vario * C 0 1,000,000,0006 3,000,0006 4,000,000.0006 4,000,000.0006 4,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006 5,000.0006
```

L'unité de réception

# Test de l'unité de réception

■ Réception erronée du caractère 0xAA, la donnée n'est pas lue :

