北方工业大学

硕 士 学 位 论 文



基于 FPGA+ARM 的电能质量分析仪研究与设计

学 生 姓 名 李鹏飞

学 号 2020316070136

学科(专业学位) 通信工程

研 究 方 向

导 师 宁可庆

校 外 导 师 于 强

2022 年 6 月 8 日

中国知网 https://www.cnki.net

Research and design of power Analyzer based on FPGA+ARM

By

Pengfei Li

A Dissertation Submitted to

North China University of Technology

In partial fulfillment of the requirement

For the professional degree of

Master of Engineering

North China University of Technology

June, 2023

中国知网 https://www.cnki.net

基于 FPGA+ARM 的电能质量分析仪研究与设计

摘　要

随着社会智能化的推进，电能作为国民经济的基石和社会发展的重要驱动力，在能源结构中的占比不断增加，人们对其质量要求也在逐渐提高。劣质电能会给用户带来不良体验，严重时会导致设备故障，影响电力系统稳定运行，造成经济损失和安全隐患。电能质量检测分析作为解决电能质量问题的先决条件，对保证电力供应的稳定性、高效性和可持续性起到至关重要的作用。本文对电能质量分析系统进行了深入研究，提出了一种基于 FPGA+ARM 的电能质量分析系统，通过功能验证，该系统可实现电能质量参数的高精度检测分析。论文具体内容如下：

(1) 针对电能质量谐波检测过程中存在的频谱泄漏等问题，提出了一种基于同步采样和改进 FFT 相结合的方法。通过对信号锁相倍频实现同步采样，有效降低采样失调的同时减少因信号在时间轴上变化对频谱的影响，并采用插值加窗 FFT 改进算法抑制了信号的边缘频率分量，降低频谱泄漏等问题。经 MATLAB 仿真验证，本算法相较于传统 FFT 算法在给定信号幅值测量精准度提升 0.34% 和 0.57%。

(2) 针对系统通信时数据交互量大、速度快的特点，采用 FSMC 总线实现了低延迟、高效率的双核协同工作，保证数据传输时的稳定性和可靠性。系统硬件结构可分为信号采集卡、基于 FPGA 的数据处理卡和基于 ARM 的主控卡三部分。硬件平台设计时完成对信号采集卡、以 ARM 为系统主控核心和以 FPGA 为数据处理核心的相关电路设计和配置。

(3) 针对 FPGA+ARM 系统硬件架构的特点，完成逻辑设计和嵌入式软件设计。利用 FPGA 并行处理的优势，实现多通道数据的并行采集和处理。逻辑功能模块包括全数字锁相环、AD 时序控制、SDRAM 以及算法模块等。ARM 完成数据采集的控制、数据信息的处理和存储，并且设计通讯接口，便于数据的导出与进一步分析。通过对本系统进行整体性能测试，测试结果达到设计的预期要求。

关键词：电能质量分析，FPGA+ARM，FFT，同步化采样

中国知网　https://www.cnki.net

Research and design of power Analyzer based on FPGA+ARM

Abstract

With the advancement of social intelligence, electric power, as the cornerstone of the national economy and a crucial driving force for social development, is continuously increasing its proportion in the energy structure. As a result, people's demands for its quality are gradually increasing. Substandard electric power can lead to a poor user experience and, in severe cases, equipment failures, impacting the stable operation of the power system and causing economic losses and safety hazards. Electrical power quality testing and analysis, as a prerequisite for addressing power quality issues, play a vital role in ensuring the stability, efficiency, and sustainability of power supply.

This paper presents an in-depth study on an electric power quality analysis system and proposes a FPGA+ARM-based system for power quality analysis. Through functional verification, the system achieves high-precision detection and analysis of power quality parameters. The specific content of the paper is as follows:

(1) A method based on synchronized sampling and improved FFT is proposed to address issues such as spectral leakage in the detection of power quality harmonics. By implementing synchronized sampling through signal phase-locked frequency multiplication, the method effectively reduces sampling mismatch and minimizes the impact of signal variations on the frequency spectrum. Additionally, an interpolation and windowing FFT improvement algorithm is employed to suppress the edge frequency components of the signal, reducing spectral leakage and related issues. MATLAB simulations confirm that compared to the traditional FFT algorithm, this method improves the accuracy of amplitude measurement by 0.34% and 0.57% for the given signal.

(2) In order to address the characteristics of large data exchange and high-speed communication in the system, a low-latency and high-efficiency dual-core collaboration is achieved using the FSMC bus, ensuring stability and reliability during data transmission. The hardware architecture of the system can be divided into three parts: signal acquisition card, FPGA-based data processing card, and ARM-based master control card. When designing the hardware platform, relevant circuit design and

中国知网 https://www.cnki.net

configuration are carried out for the signal acquisition card, the ARM-based system control core, and the FPGA-based data processing core.

(3) In order to leverage the characteristics of the FPGA+ARM system hardware architecture, both logic design and embedded software design are carried out. Taking advantage of FPGA's parallel processing capabilities, parallel acquisition and processing of multiple channels of data are implemented. The logic functional modules include an all-digital phase-locked loop, AD timing control, SDRAM, and algorithm modules, among others. The ARM processor is responsible for controlling data acquisition, processing and storage of data information. Additionally, a communication interface is designed to facilitate data export and further analysis. Through comprehensive performance testing of the system, the test results meet the expected design requirements.

Keywords：Electrical power energy quality，FPGA+ARM，FFT，Synchronized sampling

中国知网 https://www.cnki.net

目 录

第一章 绪论.....1
1.1 研究背景和意义.....1
1.2 研究现状.....2
1.2.1 电能质量相关标准.....2
1.2.2 电能质量检测分析研究现状.....3
1.2.3 电能质量分析装置.....3
1.3 论文结构安排.....4
第二章 电能质量分析理论基础.....6
2.1 电能质量基本标准.....6
2.1.1 电压允许偏差.....6
2.1.2 频率允许偏差.....6
2.1.3 三相电压允许不平衡.....6
2.1.4 电压波动和闪变.....7
2.1.5 公用电网谐波.....8
2.2 基本电能质量参数计算.....10
2.2.1 基本参数计算.....10
2.2.2 频率和谐波参数计算.....10
2.3 本章小结.....12
第三章 电能质量分析系统硬件设计.....13
3.1 电能质量分析系统设计要求.....13
3.2 电能质量分析系统硬件方案设计.....13
3.2.1 硬件架构设计.....13
3.2.2 芯片选型.....14
3.2.3 硬件架构系统设计.....14
3.3 数据采集预处理电路.....15
3.3.1 采集、抗混叠滤波模块设计.....16
3.3.2 单端转差分模块设计.....18
3.3.3 锁相倍频模块设计.....19
3.3.4 高速 ADC 模块设计.....20
3.4 FPGA 控制系统设计.....22
3.4.1 FPGA 配置模式.....22
3.4.2 SDRAM 模块设计.....23
3.5 ARM 控制系统设计.....24
3.5.1 FSMC 接口模块.....24

中国知网 https://www.cnki.net

3.5.2 数据通信与存储模块.....25
3.6 本章小结.....26
第四章 电能质量分析系统核心算法及软件设计.....27
4.1 电能质量分析系统软件结构.....27
4.1.1 系统开发流程.....27
4.2 FPGA 软件设计.....28
4.2.1 锁相倍频模块.....28
4.2.2 AD7609 模块.....32
4.2.3 SDRAM 控制模块.....34
4.3 算法模块.....35
4.3.1 插值加窗 FFT 改进算法.....35
4.3.2 窗函数类型及特性.....38
4.3.3 算法仿真.....39
4.3.4 基于 FPGA 的改进 FFT 算法实现.....41
4.4 ARM 与 FPGA 通讯接口模块.....42
4.5 ARM 系统设计.....44
4.5.1 数据存储模块.....44
4.5.2 数据传输模块.....45
4.6 本章小结.....46
第五章 实验结果分析.....47
5.1 电能质量分析系统硬件平台搭建.....47
5.1.1 板极调试.....47
5.1.2 AD7609 功能测试.....47
5.2 电能质量分析系统整体测试.....48
5.2.1 电压、电流有效值测量.....48
5.2.2 频率测量.....50
5.2.3 谐波测量.....51
5.2.4 三相不平衡度测量.....54
5.3 本章小结.....54
第六章 总结与展望.....55
6.1 总结.....55
6.2 展望.....55
参考文献.....57

中国知网 https://www.cnki.net

第一章　绪论

1.1 研究背景和意义

电能作为现代社会的主要能源之一，以其绿色、实用、易运输和易控制的特性，在工业生产和日常生活中发挥着不可替代的作用[1]。中国的电力工业经历了从初步探索、规模化建设、技术引进到自主创新，从单一火力发电到多元化发电的历程，现今，我国已成为世界上最大的电力生产和消费国。中国电网正朝着智能化的方向健康快速发展，人们对电能的需求也在发生改变，从电网建设初期电力系统供能短缺时追求供应的“量”到现今追求供电“质量”的转变。

电能质量是指供电系统所提供的电能在保持稳定的电压、频率和波形的同时满足用户需求的能力，也是评估电力系统运行质量的关键因素。随着电力电子设备的迅速发展，电能质量问题也逐渐受到各国的重视，成为电力和电气工程师以及企业的重点研究方向[2-3]。理想状态的电力信号应具备标准电压、恒定频率和正弦波形。由于电力系统的独特性和运行环境的复杂性以及电能有别于其他能量的表现特征：电能无法长时间大量储存，在发、输、用任意时刻处于恒定的动态平衡，导致电力系统在实际运行过程中，电能在任何给定时刻或位置缺乏稳定性。此外，电力系统还受到许多内外在因素的影响，包括系统元件参数的非理想性、分布式清洁能源（如风能和太阳能）的并网、高速柔性输电技术中电子器件的广泛应用、冲击性和非线性负载等大范围使用，导致负载性质随机各异化，以及调控手段和统筹技术不完善等，使得电力系统面临着电压暂降、电压中断、谐波干扰等电能质量问题的严重挑战[4-7]供电质量与人们的生活息息相关，电能质量问题会导致电力设备寿命缩短，影响精密电子设备的正常运行，严重时导致电力设备和供电系统的损坏，造成巨额的经济损失及危害用户的人身安全。

电能质量检测分析是智能电网的重要组成部分，是实现对影响电网正常运行的各个指标宏观把握、有效改善电能质量问题并减小因电能质量下降带来的危害和损失的先决条件，长期的电能质量实时监测对降低电网维护成本和提高电网稳定性起到至关重要作用。

为保证用电设备和电力系统的安全稳定运行，研制高精度电能质量分析仪具有十分重要的现实意义。本文提出了一种基于 FPGA+ARM 的电能质量分析仪，旨在实现电能质量的高效、精准检测同时满足低成本和易携带的需求。

中国知网　https://www.cnki.net

1.2 研究现状

1.2.1 电能质量相关标准

上世纪 60 年代国外已经意识到电能质量问题对电力系统的正常运行和用户的用电安全构成了威胁。随后在 70 年代末和 80 年代初，电能质量问题的研究引起了学术界和电力行业的高度重视，并开展大量的相关研究，使得电能质量分析领域逐步走向正式化，逐渐形成了完善的电能质量分析理论体系和标准，使其电能质量检测和治理技术一直处于世界前沿[8]。随着电能质量问题研究的不断深入，各个国家和地区相继制定了相应的电能质量标准，以适应本地区的电力系统发展和电力市场变化。

国外具有代表性的电能质量标准：1990 年电气和电子工程师协会(IEEE)发布的电能质量标准 IEEE Std 399-1990 以及在 1992 年和 2005 年发布的谐波标准 IEEE Std 519-1992 和 IEEE Std 519-2005 等；1990 年以来国际电工委员会(IEC)发布的 IEC 61000 标准系列，包括电磁兼容性问题：IEC 61000-2-2、IEC 61000-2-5；谐波测量评估：IEC 61000-3-2、IEC 61000-4-7；波动闪变标准：IEC 61000-3-3、IEC 61000-3-7 等；1994 年欧洲电力工业协会(EURELECTRIC)颁布的 EN50160 标准系列，该标准规定了公共配电系统供电电压的特性和要求，并于 2000 年到 2017 年陆续颁布了新版本；美国国家标准局(ANSI)和国际电气和电子工程师协会(IEEE)联合发布的电能质量标准 ANSI/IEEE 1159-2019，为电能质量监测提供了推荐的实践指南和方法。

我国相较于国外在电能质量分析领域的研究起步较晚，在 20 世纪 80 年代，依托于 IEC 61000 系列为主的先进电能质量标准，制定了相关的电能质量国家标准，旨在保证电能供应的可靠性和稳定性，提高电力系统的运行效率，后续结合国内的供、用电水平以及参考国际权威的电能质量相关标准，不断更新和完善一套符合我国国情的行业标准。这些标准的制定对于我国电力系统的安全稳定运行和电能质量问题的改善起到至关重要作用，为电力行业的发展和进步做出了巨大贡献，我国具有代表性的电能质量标准[9-15]如表 1-1 所示。

表 1-1　电能质量标准

名称	标准号	国家标准
电能质量	GB/T 14549-1993	电能质量 公用电网谐波
	GB/T 18481-2001	电能质量 暂时过电压和瞬态过电压
	GB/T 12325-2008	电能质量 供电电压偏差
	GB/T 12326-2008	电能质量 电压波动和闪变

中国知网 https://www.cnki.net

续表 1-1　电能质量标准

名称	标准号	国家标准
量	GB/T 15945-2008	电能质量 电力系统频率偏差
标	GB/T 15543-2008	电能质量 三相电压不平衡
准	GB/T 24337-2009	电能质量 公用电网间谐波
	GB/T 30137-2013	电能质量 电压暂降与短时中断

1.2.2 电能质量检测分析研究现状

早期的电能质量检测主要采用模拟信号直接测量的方法，由于技术和设备方面的限制，该方法仅能测量电能质量的基本参数，并且计算精度和稳定性易受周围环境的影响，导致测量结果随机性较大[16]。随着数字电子技术和集成电路技术的快速发展，电能质量分析技术得到了显著的改善和提升。基于嵌入式和虚拟仪器的测试方案，利用数字信号处理技术和微处理技术，实现了高速、高精度的电能质量参数测量和分析以及实时远程监测、控制和数据传输，为电力系统的运行和维护提供了更精确、更高效和更全面的解决方案。

参考[17]是基于 TMS320C6713 利用浮点 DSP 运算搭建平台，已完善硬件电路，软件算法尚未实现。参考文献[18]采用 DSP+FPGA 双核心的方案，采用冗余离散小波变换对干扰进行检测，但对稳态信息检测能力较差。参考文献[19]是采用定点 DSP 和 ARM 进行设计，其中 DSP 负责数据处理，ARM 负责系统控制，采用了小波变换算法。该实验不仅对基本参数和谐波进行检测，还对闪变、骤升、骤降以及浪涌进行测量。参考文献[20]是基于 ARM 嵌入式平台设计，以 S 变换为核心检测算法，实现对扰动精准检测和分析。参考文献[21]是采用 DSP 结合 ARM 的方案，以 FFT 算法为核心算法，小波变换负责对暂稳态信号识别。参考文献[22]是基于 FPGA+DSP+ARM 三核平台，其中 FPGA 用于数据控制，DSP 做数据分析、ARM 进行显示存储，算法是采用改进 FFT 算法实现对电能质量参数测量。参考文献[23]是基于 DSP+ARM 平台，采用改进的 Prony-GSO 混合算法以及不完全 S 变换进行数据分析，对数据进行实时追踪，实现电能质量高精度检测。

以上是基于嵌入式平台展开相应研究，国内外也有许多基于 PC 端利用虚拟仪器对电能质量分析进行研究，并取得了相应的成果[24-28]。

1.2.3 电能质量分析装置

国外在电能质量设备研究领域取得了显著成果，得益于其在该领域的大量的人力物力投入和长期积累的经验，使其电能质量检测分析设备受到全球市场的广

中国知网　https://www.cnki.net

泛认可。

电能质量分析设备领域有许多优秀的企业和产品，其中典型的有美国 Fluke Corporation 公司 Fluke 430 II 系列以及 Fluke 438 II 系列电能质量分析仪，具有高精度、多功能、易用性等特点；日本 Yokogawa 公司的 WT3000E 电能质量分析仪，以及后续推出了功能更强、应用范围更广、功能更丰富的 WT5000 电能质量分析仪；此外，德国 Gossen Metrawatt 公司的 Mavowatt 270 系列和法国 Chauvin Arnoux 公司的 CA8335 系列电能质量分析仪等也是优质产品。上述产品代表了业界的最高水平，几乎垄断了市场，满足多种电能质量参数的测量和分析，具有高精度、友好的测量界面和较高的显示分辨率。然而，这些设备附加功能繁多、价格昂贵，价格在几百美元到几千美元不等，难以实现大规模使用，因此无法满足中国市场的需求。

国内企业也在电能质量分析设备进行了大量的研究，并取得了许多显著成果。较有代表性的有武汉西高华电的 XGPQ-300 系列便携式电能质量分析仪、广州致远的 E6000 手持式电能质量分析仪和 E8000 系列的电能质量在线监测装置，以及扬州国华电气的 DZY-3 系列、广州铱泰的 ETCR5000 系列等电能质量分析仪。其中西高华电的三相电能质量分析仪是目前国内较为出色的产品之一。其 XGPQ-300D 在许多参数测量时达到国标 A 级仪器要求。然而，与国外产品相比，国内产品仍存在一些差距，主要表现在测量指标不够全面，不能进行全方位的测量，特别是在暂态突发情况下的参数监测和诊断方面。

1.3 论文结构安排

本文的技术路线如图 1-1 所示。首先通过综述国内外有关电能质量分析相关文献，确定电能质量分析系统的整体结构，验证分析可行性；接着根据每个功能模块的需求，实现硬件电路设计，进行焊接调试；同步开发 FPGA 和 ARM 的程序设计；最后对系统进行实验测试，根据测试结果进行相应的改进。




图 1-1　嵌入式电能质量分析系统开发技术路线

中国知网　https://www.cnki.net

本论文的正文共分为六章，结构安排如下：

第 1 章：本章介绍了电能质量问题以及其带来的危害，阐明了电能质量检测的重要性，对电能质量相关标准、检测分析方法以及电能质量分析设备进行了国内外研究现状的对比分析和制定了完成路线。

第 2 章：本章首先介绍了我国电能质量相关标准、基本评价指标和相关计算公式，为电能质量分析研究提供理论研究，最后对频率以及谐波检测的方法进行对比分析。

第 3 章：本章介绍了电能质量分析系统硬件总体设计方案，并确定了系统的设计目标。完成硬件电路设计、元器件选型以及相关必要配置。数据采集对信号进行低通滤波，滤除高频谐波后进行单端转差分，增加信号的稳定性，再通过同步采样对数据进行模数转换，最后数据在 FPGA 算法模块中进行相应的处理。

第 4 章：本章节详细介绍了 FPGA+ARM 系统的软件设计与实现。首先确定软件系统结构，分别叙述了 FPGA 数据采集处理以及 ARM 的传输通信软件设计过程，FPGA 模块包括全数字锁相环模块、ADC 模块、SDRAM 模块以及改进算法模块等，ARM 模块实现对数据的存储、传输以及实时显示。

第 5 章：本章是对基于 FPGA+ARM 的电能质量分析仪的进行测试。对系统的各项功能进行验证，经数据对比分析后，其达到设计目标要求。

第 6 章：本章对全文进行总结，介绍了主要提出系统的不足以及改进之处，并对后续工作进行展望。

中国知网　https://www.cnki.net

第二章　电能质量分析理论基础

2.1 电能质量基本标准

2.1.1 电压允许偏差

电压允许偏差是电网运行时的实际电压与额定电压的差值占额定电压的百分比[14]。公式如下：

$$\Delta U = \frac{U - U_{额定}}{U_{额定}} \times 100\% \tag{2-1}$$

式中 ΔU 为电压允许偏差，U 为实际电压，$U_{额定}$ 为额定电压。

国标中规定了不同电压等级下允许电压偏差范围和不同电压等级对应的电压允许偏差标准。各电压等级允许电压偏差范围如表 2-1 所示。

表 2-1　各电压等级允许电压偏差范围

电压等级	10kV 及以下三相	35kV 及以上	220V 单向
偏差值	$\Delta U \leqslant 7\%$	$\lvert \Delta U \rvert \leqslant 10\%$	$-10\% \leqslant \Delta U \leqslant 7\%$

2.1.2 频率允许偏差

频率允许偏差是电网运行时的实际频率与额定频率的差值，与电压允许偏差表示方法不同，频率允许偏差为绝对偏差[11]。公式如下：

$$\Delta f = f - f_N \tag{2-2}$$

式中 Δf 为频率允许偏差，f 为实际频率，f_N 为额定频率。

国标中对频率允许偏差制定了不同的标准。电力系统正常运行下的频率允许偏差范围在±0.2Hz 之间，而在系统容量较小或结构较为简单的情况下该范围可适当放宽至±0.5Hz。此外，为保证电力系统的稳定运行，用户端的频率变动要求应控制在 0.2Hz 以下。

2.1.3 三相电压允许不平衡

三相电压不平衡指三相电的电压幅值不相等或相位差不为 120° 的现象，通常由系统中三相负载不平衡、输电线路不平衡以及供电变压器不平衡等原因造成[12]。三相电压不平衡会导致用电设备运行效率降低和温度升高，严重时致使输电

中国知网　https://www.cnki.net

线路电压超过绝缘水平，引发多点接地故障，造成重大的损失。通常采用对称分量法计算三相电压的不平衡度，该方法将不对称的三相电压分解成三个对称电压分量后计算其不平衡度。三个对称分量分别是：正序分量有效值$\dot{U}_1$、负序分量有效值$\dot{U}_2$、零序分量有效值$\dot{U}_0$。公式如下：

$$\begin{bmatrix}\dot{U}_1\\ \dot{U}_2\\ \dot{U}_3\end{bmatrix}=\frac{1}{3}\begin{bmatrix}1 & \alpha & \alpha^2\\ 1 & \alpha^2 & \alpha\\ 1 & 1 & 1\end{bmatrix}\begin{bmatrix}\dot{U}_A\\ \dot{U}_B\\ \dot{U}_C\end{bmatrix} \tag{2-3}$$

式中α是旋转因子，$\alpha=e^{j120}$，$\alpha^2=e^{j240}$，$\dot{U}_A$、$\dot{U}_B$、$\dot{U}_C$分别是A、B、C相基波电压。

三相电压不平衡度是负序分量有效值$\dot{U}_2$与正序分量有效值$\dot{U}_1$的比值。公式如下：

$$\varepsilon=\frac{\dot{U}_2}{\dot{U}_2}\times 100\% \tag{2-4}$$

根据规定，系统正常工作时，长期三相不平衡度不大于2%，短期不大于4%。

2.1.4 电压波动和闪变

电压波动是电力系统中电压随时间不规则性变化的外在表现，常由负载变化、电力设备运行状况和电力系统故障等因素引起，用电压相邻的极大值点和极小值点有效值差与额定电压比值的百分比表示[13]。公式如下：

$$d=\frac{U_{Max}-U_{Min}}{U_{额定}}\times 100\% \tag{2-5}$$

式中U_{Max}、U_{Min}分别是电压相邻的极大值点有效值和极小值点有效值。

电压波动值与电压等级和电压变动频度有关，我国规定的电压波动值如表2-2所示。

表2-2　电压波动值范围

r/(次/h)	d/%	
	LV($U_{额定}\leqslant$1kV) MV(35kV$<U_{额定}\leqslant$220kV)	HV(1kV$\leqslant U_{额定}\leqslant$35kV）
r≤1	4	3
1<r≤10	3	2.5
10<r≤100	2	1.5
100<r≤1000	1.25	1

中国知网　https://www.cnki.net

电压波动会导致白炽灯光照强度发生变化，这种视觉感受通常被人们主观定义为“闪变”，是电压不稳定的一种外在表现形式。经研究表明，正常工频电压中的低频调幅波分量频率（0.05Hz-35Hz）决定闪变的状态，并指出人眼对频率在 8.8Hz 附近的闪变最敏感。

目前常用的闪变检测方法有同步检测法、整流检测法以及有效值检测法[30]，其中 IEC 推荐的是同步检测法。同步检测法又称为平方检测法，其原理是对电压 $u(t)$ 进行平方运算，利用带通滤波器滤除直流分量和高频分量，在进行中心频率为 8.8Hz 的视感度加权滤波器的评估闪变程度，进行平方、平滑滤波处理，最终得到瞬时闪变值 p [29]。检测闪变的设计结构图如图 2-1 所示。




图 2-1　IEC 推荐的闪变测量原理

对仅含单一调幅波调制工频载波的闪变信号 $u(t)$ 表示为：

$$u(t) = A(1 + m\cos\omega t)\cos\omega_0 t \tag{2-6}$$

式中 A 表示工频电压幅值，ω_0 表示工频载波角频率，ω 表示调幅波角频率，m 为调制系数，其值远小于 1。

对 $u(t)$ 平方运算得到：

$$\begin{aligned} u^2(t) &= A^2(1 + 2m\cos\omega t + m^2\cos^2\omega t)\cos^2\omega_0 t \\ &= \frac{A^2}{2}(1+m^2) + mA^2\cos\omega t + \frac{m^2A^2}{4}\cos 2\omega t \\ &\quad + \frac{A^2}{2}(1+\frac{m^2}{2})\cos\omega_0 t + \frac{m^2A^2}{8}[\cos 2(\omega_0+\omega)t + \cos 2(\omega_0-\omega)t] \\ &\quad + \frac{mA^2}{2}[\cos(2\omega_0+\omega)t + \cos 2(2\omega_0-\omega)t] \end{aligned} \tag{2-7}$$

由公式(2-7)可知，在设计中只需滤除直流分量以及基波分量以上高频分量后即可获得所需的与调幅波信号线性相关的解调信号。

2.1.5 公用电网谐波

电力系统理想状态下运行时，电压和电流的频率恒定且幅值和相位应保持不变。然而，随着分布式能源的增多，携带各种频率的干扰信号注入电力系统，导致信号失真变成畸变波形，畸变波形包含基波分量和谐波分量的信号。谐波分量由谐波、间谐波以及次谐波三种分量构成，其中谐波频率是基波频率的整数倍，间谐波频率是基波频率非整数倍，而次谐波频率是基波频率的分数倍[15]。

中国知网　https://www.cnki.net

国标规定了各等级限制电压和允许误差的范围，如表 2-3 所示。

表 2-3　谐波允许最大误差

级别	测量对象	测量范围	最大误差
A	电压	$U_h \geq 1\%U_N$	$5\%U_h$
		$U_h \leq 1\%U_N$	$0.05\%U_N$
B		$U_h \geq 3\%U_N$	$5\%U_h$
		$U_h < 3\%U_N$	$0.15\%U_N$

注：U_h 第 h 次谐波电压有效值；U_N 是额定电压有效值；

谐波测量时用谐波含有率（HR）和总谐波畸变率（THD）作为描述电压和电流波形的畸变程度指标。谐波含有率用第 k 次谐波有效值占基波电压有效值的百分比表示。

第 k 次谐波电压含有率 HRU_k 表示为：

$$HRU_k = \frac{U_k}{U_1} \times 100\% \tag{2-8}$$

第 k 次谐波电流含有率 HRI_k 表示为：

$$HRI_k = \frac{I_k}{I_1} \times 100\% \tag{2-9}$$

总谐波畸变率用各次谐波总量的有效值占基波有效值的百分比表示。

电压谐波总量：

$$U_H = \sqrt{U_2^2 + U_3^2 + ... + U_k^2} = \sqrt{\sum_{k=2}^{\infty} U_k^2} \tag{2-10}$$

电压总谐波畸变率：

$$THD_U = \frac{U_H}{U_1} \times 100\% = \sqrt{\sum_{k=2}^{\infty} (HRU_k)^2} \times 100\% \tag{2-11}$$

同理得电流谐波总量：

$$I_H = \sqrt{I_2^2 + I_3^2 + ... + I_k^2} = \sqrt{\sum_{k=2}^{\infty} I_k^2} \tag{2-12}$$

电压总谐波畸变率：

$$THD_I = \frac{I_H}{I_1} \times 100\% = \sqrt{\sum_{k=2}^{\infty} (HRI_k)^2} \times 100\% \tag{2-13}$$

中国知网　https://www.cnki.net

2.2 基本电能质量参数计算

2.2.1 基本参数计算

电压有效值U_{rms}、电流有效值I_{rms}和有功功率P计算公式如下所示。

$$U_{rms}=\sqrt{\frac{1}{T}\int_0^T u(t)^2dt} \tag{2-14}$$

$$I_{rms}=\sqrt{\frac{1}{T}\int_0^T i(t)^2dt} \tag{2-15}$$

$$P=\frac{1}{T}\int_0^T i(t)u(t)dt \tag{2-16}$$

式中$u(t)$、$i(t)$表示电压和电流信号的瞬时值，T为信号周期。

电压瞬时值$u(t)$和电流瞬时值$i(t)$的离散形式序列表示为：$u(n)$、$i(n)$，离散形式计算公式如下所示：

$$U_{rms}=\sqrt{\frac{1}{N}\sum_{n=1}^{N}u(n)^2} \tag{2-17}$$

$$I_{rms}=\sqrt{\frac{1}{N}\sum_{n=1}^{N}i(n)^2} \tag{2-18}$$

$$P=\frac{1}{N}\sum_{n=1}^{N}i(n)u(n) \tag{2-19}$$

式中N表示 ADC 在一个周期或整数周期内的采样点数。三相有功功率、视在功率和功率因数计算公式如下：

$$P=\frac{1}{N}(\sum_{n=1}^{N}i_a(n)u_a(n)+\sum_{n=1}^{N}i_b(n)u_b(n)+\sum_{n=1}^{N}i_c(n)u_c(n)) \tag{2-20}$$

$$S=U_{arms}I_{arms}+U_{brms}I_{brms}+U_{crms}I_{crms} \tag{2-21}$$

$$Q=\sqrt{S^2-P^2} \tag{2-22}$$

$$\cos\varphi=\frac{P}{S} \tag{2-23}$$

2.2.2 频率和谐波参数计算

电力信号的频率测量方法可分为软件和硬件两类[31]。软件实现频率测量的常用方法：周期法、快速傅里叶变换以及解析法等。

中国知网　https://www.cnki.net

周期法测频率的优点是易实现和实时性好，但精度受限、受谐波干扰、对周期变化敏感，仅适用于周期信号。改进方法包括差值、拟合等手段来估计信号实际过零点的位置，如最小二乘多项式的曲线拟合算法[22]和水平交算法等。快速傅里叶变换以及相关的改进算法是通过频谱分析得出信号的基波和各次谐波，但易发生频率混叠、频谱泄漏等现象[32]，改进方法有加窗插值、同步采样等方法[33-34]。相对于周期法和快速傅里叶变换，解析法能够更好地应对非稳态信号和噪声干扰等问题，具有更高的精度和鲁棒性，但需进行解析计算，将原始信号分为正交实部和虚部，其计算量较大，实时性较差，不适用于实时性要求较高的场景。

上述方法均可在进行相应的调整后精准检测电力信号频率，但是会占用较多的系统资源，导致实时性受到影响，相较于软件实现频率测量，软硬件结合的实现方法则具有实时性强、可靠性高等优点。通过硬件电路将正弦电力信号转换成与原始信号成比例的方波信号，并利用软件实现频率检测以及锁相倍频的作用，达到实时精准检测以及后续对实时电网频率的相应的处理。

常用的谐波分析计算的方法有取基波分量法、基于瞬时无功功率法（IRPT）、快速傅立叶变换法（FFT）和基于神经网络方法。本文对这 4 种方法进行简要介绍，并分析采用改进快速傅立叶变换方法的原因。

（1）取基波分量法

取基波分量法早在 20 世纪初被提出，旨在实现交流电力信号中基波分量的提取和处理以及谐波分量的测量和分析[35]。该方法通过对信号进行周期性采样，并对数据进行滤波和平均处理，得到基波分量的有效值和相位信息。该方法对标准周期信号测量精度高，对于非标准信号或者频率不稳定的信号测量结果存在较大误差，并且对电路元件参数以及系统频率非常敏感。因此，取基波分量法的使用逐渐减少。

（2）基于瞬时无功功率法

基于瞬时无功功率法（IRPT）是基于瞬时功率理论（IPT）的基础上演变而来的方法[36-39]，具有计算精度高、速度快等优点，并衍生出三种谐波检测方法：$p-q$法、i_p-i_q法、$d-q$法[40]，但衍生算法实现过程较为复杂，并且当信号的谐波含量较高时，测量精度会有所下降。此外，该方法是基于三相三线制系统提出的，在非三相三线制系统测量时存在一定的局限性。因此，尽管该具有高精度等优点，在实际工程应用中并没有大规模投入使用。

（3）快速傅立叶变换

快速傅立叶变换（FFT）是基于离散傅立叶变换（DFT）的快速计算方法，具有成熟的理论研究以及应用实践[41-42]。该算法是通过将长度为 N 的 DFT 分解为长度为 N/2 的 DFT，并递归计算，达到快速计算效果。该算法计算复杂度比

中国知网　https://www.cnki.net

DFT 低、测量精度高，易于实现。但是由于该算法易存在栅栏效应、频谱泄漏等现象，实际应用中常用加窗插值的方式对其优化。

（4）神经网络

基于神经网络的谐波测量方法可实现精度高和实时性强的谐波分析，同时快速锁定周期性和非周期性变化电流，识别高频随机干扰[43-46]。该方法是基于神经网络设计，通过多层神经元之间相互连接和训练实现谐波信号的自适应识别和测量。尽管该方法具有许多优点，但该方法实现较为复杂且计算量巨大，不适用于本系统。

通过对上述算法优缺点的详细比较以及结合实际应用，在谐波计算是采用快速傅里叶算法，为解决 FFT 在计算过程中出现的频谱泄漏和栅栏效应问题，采用同步采样的方法，实现对信号整数倍周期信号采样，并进行加窗插值处理，可以进一步提高 FFT 计算精度以及准确性。

2.3 本章小结

本章主要介绍了电能质量分析系统在设计中的基础知识，包括基本的计算公式、涉及到的理论基础和相关国家标准，并详细介绍了基本参数的测量方法以及频率和谐波的计算方法分析比较，并在此基础上确定了本文的分析方法，即采用同步采样和改进 FFT 的方法对谐波进行检测。

中国知网　https://www.cnki.net

第三章　电能质量分析系统硬件设计

3.1 电能质量分析系统设计要求

本系统实现对电能质量的高精度测量，根据国家相关电能质量分析仪器规定标准以及对市场电能质量分析仪的分析，指定以下设计目标。

（1）电能质量参数测量精度：

1）有效值：电压有效值±0.2%，电流有效值±0.5%；

2）频率：±0.01Hz；

3）谐波：2-50 次，精度：±3%；

4）频率：±0.01Hz；

5）三相不平衡度：电压不平衡度±0.2%，电流不平衡度±1%；

（2）实时显示电能质量参数，实现数据共享和良好的人机交互。

（3）电能质量参数数据进行存储。

3.2 电能质量分析系统硬件方案设计

3.2.1 硬件架构设计

电能质量分析系统对采集到的电力信号数据进行处理的过程中涉及到大量的数据计算和传输，此过程需要消耗芯片内部大量的逻辑单元和储存单元以实现高效的计算和处理任务。因此，在选择处理器芯片时要综合考虑处理器的性能，以确保其具有足够的计算能力和运行速度处理复杂的运算，从而保证系统的效率、可靠性。

常见的单核控制微处理器有 ARM、DSP 和 FPGA 等。其中 ARM 具有高性能、易集成以及较强的事务管理能力，在系统控制时并行独立处理多任务互不干扰；DSP 擅长数据计算处理，但受硬件结构条件限制，依靠软件指令执行，串行处理数据的方式在处理大量数据计算任务时仍存在低效能的情况；FPGA 的优势则是其灵活性、可重构行以及并行处理的能力。单一的控制核心不足以满足复杂的设计需求，现今主控解决方案采用双核以及三核处理器的方法以达到取长补短的作用。目前高端的电能质量分析仪的主控架构主要有以下几种：ARM+DSP、DSP+FPGA 和 ARM+FPGA。

（1）ARM+DSP 架构兼备系统控制以及数据处理功能，其中 ARM 承担任

中国知网　https://www.cnki.net

务分配而 DSP 分担数据计算处理，但该系统扩展能力差，后续如想添加新功能只能更换芯片较为麻烦。

（2）DSP+FPGA 架构中 FPGA 承担数据采集和通信控制的功能，DSP 负责算法运算。但任务管理能力差，对于功能繁多的任务来说显然是有所欠缺。

（3）ARM+FPGA 架构具备系统控制以及数据处理功能，相较于 DSP 串行处理数据的方式，FPGA 的并行处理在进行数据加速、实时性高的情景下更有优势。

除上述架构外还有 ARM+DSP+FPGA 架构，该架构优势在于融合多种类型处理器，提供更完善的功能和更强大的性能，但系统复杂度大幅增加，开发难度和维护性更高，需要大量人力和物力投入，增加了系统的开发和维护成本。此外，该架构的优化和调试更具挑战性，需要深入研究不同处理器之间的通信和数据交换等问题。因此，在选择处理器架构时，需要考虑任务的性质、规模、预算和人力资源等多方面因素，并在系统性能、复杂度和成本之间进行平衡。所以该架构不在本次设计考虑范围。

综合考虑各种架构的优缺点以及结合实际开发时的内外在因素，选择基于 FPGA+ARM 架构实现电能质量分析系统设计。ARM 架构满足三相电力系统电能质量检测时的任务控制分配，包括三相电压（流）的六通道信号的采集、传输和处理，并可在后期进行相应的扩展。FPGA 架构通过对多通道数据并行处理技术的应用，能够有效降低数据处理时间，实现对实时性要求的满足。

3.2.2 芯片选型

作为整个系统的核心控制组成部分，ARM 主控核心扮演着极其重要的角色。在当今市场上众多微处理器种类层出不穷的情况下，选型一款合适的主控核心时应考虑性能、资源以及配套设施是否完善。包括开发工具、学习资源和实施案例等方面，在保证系统设计的可靠性和稳定性方面具有重要意义。通过对市场主流控制芯片的对比分析选型为 STM32F407ZGT6 芯片作为 ARM 端的主控核心。

在 FPGA 芯片选型选择 Xilinx 公司 Spartan-6 系列的 XC6SLX16 芯片作为设计的目标芯片，并使用 ISE14.7 作为系统工具进行程序设计，采用 Mentor 公司的 ModelSim 进行仿真功能验证。

3.2.3 硬件架构系统设计

硬件架构设计图如图 3-1 所示。

中国知网　https://www.cnki.net




图 3-1　电能质量分析系统硬件架构

本系统由前端信号采集预处理模块、基于 FPGA 的数据处理模块和基于 ARM 的人机交互与显示模块构成。

采集预处理模块将电力信号通过调理后转换成适合 ADC 的采样信号，并滤除所需频率外的高频信号以及保留被测信号的各种信息，承担系统的核心检测工作，对电能质量参数检测结果的精准性起到了决定性的作用。

基于 FPGA 的数据处理模块包括全数字锁相环模块、主控制模块，ADC 控制以及算法等主要模块。其中，主控制器模块负责各模块参数的配置、数据交换处理等任务，通过与其他模块的协调工作，保证电能质量分析系统的高效有序运行。

基于 ARM 的人机交互模块是电能质量分析系统的控制部分，集成了 FSMC 控制器模块、配置控制器模块以及通信和存储模块，在系统中起到“大脑”的作用。其中 FSMC 是 ARM 和 FPGA 通信总线；ARM 通过配置控制器模块对 FPGA 进行相应的初始化配置。

3.3 数据采集预处理电路

电力系统中的电力信号通常是高电压、大电流且存在瞬态事件，因此并不能直接对其进行数据采集转换，在数据采集时，必须确保仪器具有耐高压的能力，并在保证使用者自身安全的前提下保证所采集数据的信息完整性。

电力信号的高精度采集依赖于精准可靠的信号采集预处理模块。该模块包括采集电路、抗混叠滤波电路、同步采样锁相倍频电路、单端转差分电路以及 AD7609 模数转换电路。其中抗混叠滤波电路能有效消除目标信号外的高频干扰信号，提高采样信号的稳定性和精度；锁相倍频电路可实现信号的精确实时同步，使得 AD 的采样频率是信号频率的整周期倍，保证采样数据的一致性和准确性；单端转差分电路可增强信号的抗干扰能力；AD 模数转换电路将采集到的电力信号转换为离散数字信号。

中国知网　https://www.cnki.net

本设计是对三相电压和三相电流的六通道信号进行检测，因电压电流预处理步骤相似，本章仅对电压信号采集模块进行介绍。电压信号采集处理模块结构图如下图 3-2 所示。




图 3-2　前端采集处理模块

电力信号采样方式有以下两种方式：

（1）直流采样：将采集的交流信号不间断的转换成直流信号且与原始信号保持线性关系，并转换成离散的数字信号。在此过程具有整流和滤波的功能，使得直流采样具备了很强的抗干扰能力。但实时性不强且对原始信号无法直观观察。

（2）交流采样[47]：使用互感器对原始交流信号进行采集，并对互感器副边的交流信号进行采样。优点是采样的信号是与原始信号的频率相同、幅值具有一定的比例关系的交流信号，具有实时性强且客观的反映出原始信号的波形。

本设计采用的是交流采样的方式对电力信号进行采集，此种方法可以保留原始信号的波形相位等信息且失真较小。

3.3.1 采集、抗混叠滤波模块设计

电压互感器将电力信号转换成可检测的小信号，作为前端数据采集模块的重要组成部分，其性能直接决定采集的数据与原始数据的差异性，影响采样结果的准确性。本设计采用南京择明电子生产的 ZMPT107 电压互感器，因其具有高精度、良好的线性度、适应广泛的频率范围以及良好的绝缘性能，有效地进行信号的转换，满足系统设计要求。为提高设备安全性，在信号输入端使用压敏电阻、热敏电阻等器件，互感器采集电路如图 3-3 所示。




图 3-3　互感器采集电路

中国知网　https://www.cnki.net

系统电压检测范围是 0-1000V，根据 ZMPT107 的原副边电流比 2mA:2mA，在最大电压范围下，根据计算公式：$R=U/I$ 即可得出原边电阻阻值 $R=500\text{k}\Omega$，为降低电阻的功耗问题，延长电阻工作时间，采用 5 个电阻 R 串联的方式组成。互感器副边并联反接二极管起到保护电路的作用。为提高电路抗干扰以及过载能力，在计算 $R11$ 阻值时应选择 5mA:5mA 的原副边电流比，副边输出电压 V_IN_A 在处理后 AD 的输入信号最大值是 5V，根据计算公式 $R11=U/I$，其中 $U=V_IN_A=5V$，$I=5\text{mA}$，得 $R11=1000\Omega$。

电能质量分析系统在实际使用中易受外界环境噪声干扰，导致数据采集时的准确度和稳定性受到影响，降低数据分析结果的可靠性。因此，需要对采集到的数据进行滤波处理。本设计采用硬件滤波方式，充分发挥硬件的优势：实时、高效、稳定[48]，滤除信号中的干扰、噪声信息，最大程度地降低干扰对测量的影响。

在抗混叠滤波器电路设计时，为实现对目标信号的保留和对目标信号外的干扰信号的滤除，需要对信号的不同成分进行区分。本系统测量谐波最高为 50 次，其频率为 2.5KHz，因此需滤除频率高于 2.5KHz 的信号，设计二阶有源低通滤波器的截止频率为 3KHz，略高于 2.5KHz，确保在截止频率处有足够的衰减，有效地滤除目标频率以外的干扰信号。二阶有源低通波器电路图如图 3-4 所示。




图 3-4　二阶有源低通滤波器电路

在二阶有源滤波电路中，采用同相端输入的方式，使该电路具有高输入阻抗和可调增益等优点。滤波器的传递函数为：

$$\begin{aligned} A_u(s)&=\frac{u_o(S)}{u_i(S)} \\ &=\frac{A_{uo}}{1+(R_{17}C_5+R_{18}C_7+R_{17}C_7-R_{17}C_5A_{uo})s+R_{17}C_5R_{18}C_7s^2} \end{aligned} \tag{3-1}$$

式中 $A_{uo}=1+R_{13}/R_{27}$ 为该滤波器的通带增益，其增益大小可以通过调节反馈电阻 R_{13} 的阻值来实现。

角频率为：

中国知网　https://www.cnki.net

$$\omega_c = \frac{1}{\sqrt{C_5 C_7 R_{17} R_{18}}} \tag{3-2}$$

截止频率即：

$$f_c = \frac{1}{2\pi\sqrt{C_5 C_7 R_{17} R_{18}}} \tag{3-3}$$

$$\frac{\omega_c}{Q} = \frac{1}{\frac{1}{C_5 R_{17}} + \frac{1}{C_5 R_{18}} + (1 - A_{uo})\frac{1}{C_7 R_{18}}} \tag{3-4}$$

在上述公式中，Q 表示滤波器的品质因数,一般情况下 Q=0.707。该有源二阶低通滤波器的幅频特性为：

$$\dot{A}_u = \frac{A_{uo}}{1-(\frac{\omega}{\omega_c})^2 + j\frac{1}{Q}\frac{\omega}{\omega_c}} = \frac{A_{uo}}{1-(\frac{f}{f_c})^2 + j\frac{1}{Q}\frac{f}{f_c}} \tag{3-5}$$


对数幅频特性为：

$$20\lg\left|\frac{\dot{A}_u}{A_{uo}}\right| = 20\lg\frac{1}{\sqrt{[1-(\frac{f}{f_c})^2]^2 + (\frac{1}{Q}\frac{f}{f_c})^2}} \tag{3-6}$$

由上述公式可得，当 $f = f_c$ 时，$\left|\dot{A}_u\right| = Q \bullet A_{uo} = 0.707 A_{uo}$，此时是滤波电路的最佳性能；当 $f < f_c$ 时，$\left|\dot{A}_u\right| \approx A_{uo}$ 代表通带；当 $f < f_c$ 时，电压增益衰减,达到低通滤波的作用。

3.3.2 单端转差分模块设计

在电路设计中，不平衡电路结构会引起信号幅度不平衡及相位失调等问题，影响电路电磁兼容性以及抗干扰能力，需要将电路非平衡电路结构转换为平衡电路结构解决该问题。此外，为提高 ADC 的抗干扰性能和降低误码率，常采用差分输入方式。因此，单端信号在输入 ADC 前需转换为差分信号。在单端转差分电路设计中需注意同相输入端的输入阻抗匹配问题，确保输出对称、均衡，最小化失真。单端转差分电路图如图 3-5 所示。



中国知网　https://www.cnki.net

图 3-5　单端转差分电路

3.3.3 锁相倍频模块设计

电网频率波动范围在 49.5Hz~50.5Hz 之间，若以固定 50Hz 频率倍频后的信号作为 ADC 的采样时钟，会出现采样时钟与电网频率不完全同步的情况，可能导致采样时刻与电网周期的相位差，进而引入采样误差或者失真，会在数据处理时造成频率干扰，导致无法准确计算电能质量参数。为解决这一问题，常采用锁相环等同步化技术[49]，将采样时钟与电网频率实时同步，进行同步化采样处理，提高精准度。因此，同步采样对电能质量分析具有极其重要的意义。

为实现信号的同步采样，本设计采用软硬件结合的方法实现信号的同步锁相倍频，通过硬件电路对采集的信号频率进行方波处理，在 FPGA 中对方波信号锁相倍频，倍频后的信号用作 ADC 的采样时钟以达到同步采样的效果。同步锁相倍频硬件电路工作原理是通过带通滤波器将信号锁定在 50Hz 附近，通过相位补偿后进行整形比较后输入 FPGA 进行相应的检测以及倍频处理。锁相倍频电路硬件部分流程图如图 3-6 所示。



图 3-6　锁相倍频电路

上文中抗混叠电路已滤除信号中的高频干扰信号，即锁相倍频电路的输入信号是 2.5KHz 以下的有效信号。为获得最准确的电网基波频率，带通滤波器必须将信号中的非基波分量的频率分量衰减到最低。因此，带通滤波器的中心频率是 50Hz，通带为 10hz，在 20Hz 和 120Hz 附近衰减-40dB。二阶有源带通滤波器电路如图 3-7 所示。




图 3-7　二阶有源带通滤波器

实际电路中存在寄生参数对信号处理精度和稳定性产生影响，导致电路输出波形与原始信号发生相位偏移。为消除相位偏移，需进行相位补偿。相位补偿是

中国知网　https://www.cnki.net

采用全带通滤波器对信号相位进行调整，使得处理后的信号与原始信号的相位保持一致。相位补偿电路如图 3-8 所示。




图 3-8　相位补偿电路

相位补偿后的输出信号是与原始信号的相位保持一致低频正弦信号，因信号频率较低，可通过电压比较器来检测交流信号的零点将正弦波同步转换成方波信号，电路图如图 3-9 所示，输出信号 FPGA_VF_A 即为 A 相电压的方波化后的信号，在 FPGA 中进行相应的频率检测和倍频处理。




图 3-9　比较整形电路

3.3.4 高速 ADC 模块设计

数据采集处理模块中 A/D 转换器是核心模块之一，其转换精度、分辨率等性能指标直接决定了数据采集的准确性和精度[50]。市场上 AD 转换器种类型号众多且性能各异，需根据设计需求进行 AD 转换器的选型。

本系统是对三相三线制电力系统进行电能质量参数检测分析，因此，数据采集端至少包含六个数据端口才能实现对三相电压、三相电流的实时检测，ADC 数据输入端口则至少包含 6 组差分信号输入端，同时满足采样精度的设计要求。此外，对于 50 次高频信号的频率为 2.5KHZ，根据奈奎斯特采样定律[51]，50 次谐波的采样频率至少为 5KHz，综合考虑下选用 ADI 公司的 AD7609 芯片进行设计。

AD7609 是一款采样率高达 200ksps 的 8 通道、18 位低功耗同步采样 ADC

中国知网　https://www.cnki.net

芯片，具有固定阻值 1M 的拟输入阻抗，支持多组差分信号输入端、±10V 和±5V 的双极性真差分输入以及多种数据输出模式，能够满足数据传输速率和稳定性要求高的应用场景[52]。AD7609 的电路连接图如图 3-10 所示。




图 3-10　AD7609 电路连接图

如上图所示，该芯片有 64 个引脚，V1+_V1-至 V8+_V8-是芯片的差分数据输入端，B0-B15 是并行输出端。在进行 ADC 模块的开发时，需要进行引脚配置以选择相应的模式。首先是对模拟通道输入信号范围的选择，可以根据 RANGE 引脚的逻辑电平高低来决定，只需更改在设计时预留的电阻 R91 和 R92 即可实现范围的控制，RANGE 接上拉电阻和下拉电阻分别选择±10V 和±5V，本设计的模拟通道输输入范围为±5V，将 R91 不焊接即可实现。AD7609 与 FPGA 主要信号连接如图 3-11 所示。




图 3-11　AD7609 与 FPGA 连接图

中国知网　https://www.cnki.net

3.4 FPGA 控制系统设计

FPGA 作为系统的数据处理核心，执行来自 ARM 的控制指令完成相应的命令，并将数据传输给 ARM 端进行相应的操作。FPGA 模块结构框图如图 3-12 所示。




图 3-12　FPGA 模块结构图

3.4.1 FPGA 配置模式

FPGA 支持 JTAG、SPI、BPI 等多种配置模式[53]，具体如表 3-2 所示。

表 3-2　FPGA 配置模式

ConFiguration Mode	M[1：0]	Bus Width	CCLK Direction
Master Serial	01	1，2，4	Output
Master SelectMAP/BPI	00	8，16	Output
JTAG	xx	1	Input(TCK)
Slave SelectMAP	10	8，16	Input
Slave Serial	11	1	Input

系统上电后，JTAG 可以在任何配置模式下使用，可用于程序下载、系统调试和配置芯片逻辑和时序等参数。为保护 FPGA 芯片，引脚通常通过电阻连接到 JTAG 连接器上，R_{112} 至 R_{115} 阻值为 33 欧姆。JTAG 配置电路图如图 3-13 所示。




图 3-13　JTAG 端口配置

中国知网　https://www.cnki.net

相较于传统的 SPI FLASH，Q_SPI FLASH 具有更高的数据传输速率和更大的存储容量，并且具有更低的功耗和更高的可靠性。Q_SPI FLASH 配置电路图如图 3-14 所示。




图 3-14　QSPI FLASH 配置电路图

3.4.2 SDRAM 模块设计

SDRAM 即同步动态随机存取存储器，具有高速读写、大的容量和低功耗等优点[40]，主要应用于数据和程序存储，可提供内存映射地址空间等功能。本系统采用的存储芯片型号为 INFINEON 公司的 HYE25L256160AC。SDRAM 电路配置如图 3-15 所示。




图 3-15　SDRAM 电路配置

FPGA 通过控制存储器接口的控制信号端 S_CAS 和 S_RAS 的状态，实现对存储器的列选通和行选通控制，达到控制 S_A[0:12]行、列数据的传输作用。

中国知网　https://www.cnki.net

S_DB[0:15]数据总线的高、低八位数据传输通过控制 S_DQM 数据掩码控制位实现。

3.5 ARM 控制系统设计

ARM 为本系统的控制核心，负责整个系统的协调工作，完成与 FPGA 的数据传输以及数据存储等。ARM 模块结构框图如图 3-16 所示。




图 3-16　ARM 模块结构图

3.5.1 FSMC 接口模块

FSMC 全称为可变静态存储控制器，是 ARM 内嵌的高性能、可靠性的存储器控制器。该控制器能够连接多种类型的静态存储器，如 SRAM、NOR Flash、PSRAM 等，并提供高速数据传输和灵活的访问方式，以满足各种嵌入式系统的需求。FSMC 支持多种数据总线宽度和存储器大小，同时具有多种访问模式和时序控制功能，以适应不同类型的存储器和应用场景。相对于 EMI 控制器，FSMC 在连接大容量存储器、支持更多的存储器类型、提供更丰富的控制功能和更高的性能方面更有优势。与 FMC 相比，FSMC 提供更高的数据传输速度和更灵活的存储器配置方式，同时还具有更高的可靠性和稳定性[54]。因此，本设计采用 FSMC 总线实现 FPGA 与 ARM 的数据通信与传输。

FSMC 将外部静态存储器划分为四个容量相同为 64M 的存储区域，本设计使用 Bank1 中的 NOR 控制器管理内存。FSMC 存储区域，如图 3-17 所示。

中国知网　https://www.cnki.net




图 3-17　FSMC 存储区域

ARM 与 FPGA 的硬件连接如图 3-18 所示。




图 3-18　ARM 和 FPGA 连接图

如上图所示，FPGA 与 ARM 通过 FSMC 通信总线连接，通过控制该区域中 FSMC_NE1 的片选信号状态来控制双核的通信以及数据传输；FSMC_NOE 和 FSMC_NEW 是读写控制信号，FSMC_NBL[0：1] 是用于 FPGA 向 STM32 发送请求中断信号。

3.5.2 数据通信与存储模块

STM32 中 UART 串口仅支持传统的串口通信协议，如 RS-232 或 RS-485 协议，因此无法直接与上位机进行通信,为实现 STM32 与上位机的通信和控制，需使用 USB 转串口电路将 UART 串口信号转换为 USB 信号进行传输。USB 转串口原理图如图 3-19 所示。

中国知网　https://www.cnki.net




图 3-19　USB 转串口电路设计

系统在数据存储时采用 Micro-SD 卡的方式，便于将数据导出进行查看以及保存，电路图如图 3-20 所示。




图 3-20　Micro-SD 原理图

3.6 本章小结

本章对电能质量分析系统的硬件方案设计进行了详细的阐述并且根据相关标准制定设计目标。首先，介绍了系统的设计需求和总体硬件方案，对系统整体结构进行了概述。随后详细描述了信号采集预处理电路的设计思路以及 A/D 模数转换电路的设计分析，对 FPGA 和 ARM 两大核心模块进行了详细的介绍和分析，包括 FPGA 的配置和编程、FSMC 接口的设计、数据存储和传输等关键技术，其中 FPGA 负责数据采集和传输，ARM 负责系统控制和数据存储，该方案能更好地满足系统的性能和功能要求。

中国知网　https://www.cnki.net

第四章　电能质量分析系统核心算法及软件设计

4.1 电能质量分析系统软件结构

电能质量分析系统工作流程如下：系统上电后，ARM 和 FPGA 进行初始化配置，随后与上位机建立连接并进行参数设置，将参数传输到 ARM 上，ARM 通过 FSMC 总线控制指令传输给 FPGA，FPGA 执行相应的命令后将数据传输回 ARM 进行存储以及传输到上位机中进行实时显示。软件设计结构图如图 4-1 所示。




图 4-1　系统软件结构图

4.1.1 系统开发流程

Verilog HDL 用于 FPGA 设计中的 RTL 代码编写，描述电路的功能，通过综合工具将其转换为门级网表，生成比特流文件进行 FPGA 配置[55]。FPGA 开发时添加约束设置到工程文件中可保证设计的正确性和可靠性，合理分配资源和避免资源过度占用，从而提高电路的运行速度和效率，优化电路性能，提高工作效率。通过添加仿真文件到工程中，设计人员可以验证电路在不同情况下的性能和行为，确保电路按预期工作。

ARM 端工作流程如图 4-2 所示。首先进行初始化配置，包括系统时钟初始化、读取系统关键配置信息和以及对 FPGA 端进行配置。随后读取来自上位机的控制信息，例如电压检测、谐波检测控制信号等，对控制信息进行解析并通过 FSMC 总线将其写入寄存器中，以驱动 FPGA 进行相应工作，读取检测完成后电能质量参数信息并传回 ARM 端进行显示和存储等操作。

中国知网　https://www.cnki.net




图 4-2　ARM 工作流程

4.2 FPGA 软件设计

在 FPGA 系统设计过程中，应遵循功能实现的原则，将系统自上而下划分为不同的模块，模块之间独立存在，通过在顶层模块中实例化，实现模块之间的协同工作。采用模块化设计的方法可以提高系统的可重用性、可维护性和可测试性，减少开发难度和风险。在设计时，需注意各个模块之间接口和数据格式的一致性，以确保协同工作无缝衔接。

4.2.1 锁相倍频模块

硬件电路实现对电网频率的实时追踪并进行比较整形方波处理，基于 FPGA 的软件设计实现对频率的检测、锁相及倍频处理。相较于硬件实现锁相倍频，软件实现锁相环灵活性高，可根据系统实际需求进行相应调整。本设计采用全数字锁相环同步采样，相较于传统组合逻辑实现的数字鉴相器在信号不稳定时易出现毛刺线下，导致锁相失败，本设计采用基于时序逻辑的数字鉴相器，并在传统锁相环的基础上增加前馈鉴频器，在信号突变时加快锁相速度，将信号 500 倍频后当作 AD 的采样时钟。全数字锁相环结构图如图 4-3 所示。

中国知网　https://www.cnki.net




图 4-3　全数字锁相环结构图

全数字锁相环工作原理如下：数字鉴相器对输入信号和重构信号比较出相差，自适应控制器根据相差输出不同的 K_P 、K_I 参数控制环路滤波器对相差进行分频计数，计数值和前馈鉴频器对信号的检测值 A_0 用作数控振荡器的 N 频率控制，输出同步倍频信号。全数字锁相环的数学模型如图 4-4 所示。




图 4-4　全数字锁相环的数学模型

其中 SIG_IN 是输入信号，SIG_OUT 是同步倍频输出信号，K_{dpd} 、K_{dlf} 、K_{dco} 分别是数字鉴相器、环路滤波器和数控震荡器传递函数。

数字鉴相器的传递函数为：

$$K_{dpd} = -\frac{f_{clk}}{2\pi f_{in}} \tag{4-1}$$

式中 f_{in} 、 f_{clk} 分别是输入信号频率和时钟信号频率。

数字环路滤波器传递函数为：

$$K_{dlf} = K_P + \frac{K_I f_{in}}{s} \tag{4-2}$$

式中 K_I 、K_P 分别是滤波器的积分系数和比例系数，该系数会根据相差大小自动改变。

中国知网　https://www.cnki.net

数控振荡器的传递函数为：

$$K_{dco} = -\frac{\pi f_{clk}}{N^2 s} \tag{4-3}$$

当 f_{in} 在频点附近时，$f_{in} = f_{out} = f_{clk}/2N$。

由上述公式得出环路的动态数学模型：

$$H_{ADPLL} = \frac{2K_P f_{in} s + 2K_I f_{in}^{\ 2}}{s^2 + 2K_P f_{in} s + 2K_I f_{in}^{\ 2}} \tag{4-3}$$

该二阶系统的自然振荡频率和阻尼系数为：

$$\begin{aligned} \omega_n &= \frac{\sqrt{2K_I}}{2\pi}\omega_{in} \\ \zeta &= \frac{K_P}{\sqrt{2K_I}} \end{aligned} \tag{4-4}$$

令 $C_1 = \omega_n/\omega_{in}$，$C_2 = \zeta$，$C_1$、$C_2$ 为固定常数，可知 ω_n、ω_{in} 呈线性关系，由控制理论可知系统的最佳阻尼系数 $\zeta = 0.707$，则 ζ 对应关系为 $\zeta = K_P/\sqrt{K_I}$。使用 Matlab 对公式（4-3）进行阶跃响应分析，结果如图 4-5，图 4-6 所示。




图 4-5　阶跃响应（KP 固定）

中国知网　https://www.cnki.net




图 4-6　阶跃响应（KI 固定）

由上图 4-5，4-6 可知，当 K_P 固定时，系统的响应速度会随 K_I 数值的增加变快，但稳定裕度会降低；当 K_I 固定时，增大 K_P 可加快锁定速度，但 K_P 过大时会增加系统稳态误差。

基于 FPGA 的同步锁相倍频时序仿真如图 4-7（a） 和 4-7（b）所示。




图 4-7（a）　本文同步倍频仿真图




图 4-7（b）　论文中同步倍频仿真图

由上图 4-7（a）可知，f_in 为 50Hz 输入信号，en_out 状态信号在第五个时钟信号到来拉高，锁相信号 f_out 进行快速锁定，500 倍频信号 f_abc 用作 AD 的采样时钟，实现锁相倍频的功能。而 4-7（b）是参考论文中的对 40Hz 的信号进

中国知网　https://www.cnki.net

行锁相倍频，lock 锁相信号在第八个时钟信号到来拉高，相较于本文的延迟 3 个时钟信号。

4.2.2 AD7609 模块

AD7609 提供串行和并行两种读取数据的方式，设计时采用并行接口可减少数据传输时间，通过同时读取多个数据位来提高数据传输速率。

图 4-8 和图 4-9 是传输时序，由图 4-8 所示进行数据转换时，FPGA 过控制 CS 片选信号（高电平有效）与 AD7609 通信,产生 CONVST_A 或 CONVST_B 的上升沿信号以启动对应的模拟输入通道的转换，其中 CONVST_A 控制 0-3 通道，CONVST_B 控制 4-7 通道 AD7609 工作时 BUSY 拉高，经过 tconv 转换时间后，BUSY 信号会拉低表示转换工作完成，可准备接收数据。




图 4-8　CONVST 时序

从图 4-9 并行模式数据读取时序图可知，CS 低电平时，通过控制 RD 信号时序对 8 通带数据逐一接收，数据读取结束拉高 RD、CS 信号，完成了一次数据读取的全部流程。




图 4-9　并行模式数据读取时序图

基于 FPGA 的 AD7609 模块功能结构图如图 4-10 所示。

中国知网　https://www.cnki.net




图 4-10　AD7609 模块功能结构图

数据缓存模块对采集的数据进行同步化处理，可避免信息在跨时钟传输时出现问题，从而降低信号的不可靠性和不稳定性。在 AD7609 模块中采样状态机控制和管理其内部的状态转换和数据采样过程，可以提高数据采样的准确性、速率和可靠性。AD7609 状态机流程如图 4-11 所示。




图 4-11　AD7609 状态机流程

在 AD7609 程序设计开发完成后需要进行相关的仿真测试，仿真结果如图 4-12 所示，当检测到 ad_convsta 信号低电平时，进行数据转换，该设计可以正常收发数据，符合设计要求。




图 4-12　AD7609 时序仿真图

中国知网　https://www.cnki.net

4.2.3 SDRAM 控制模块

高速数据采集系统中，SDRAM 被广泛用作内存媒介以保证数据流稳定。由于 AD7609 采样速度较快，SDRAM 写入和 FSMC 传输速度较慢，因此在实际应用中需要考虑采样数据的丢失和缓存溢出问题，并对时序参数进行优化，采用 FIFO 当作数据传输缓冲区解决速度不匹配问题，确保数据不丢失[56]。在本系统中，将数据在 AD7609、SDRAM 以及 FSMC 传输过程如图所示 4-13。





图 4-13　数据传输流程

在设计是使用乒乓操作对 SDRAM 控制实现不同 BANK 间实现数据流控制的效果，其是通过交替读写的方式提高内存数据存取速度和稳定性。乒乓操作方法如图 4-14 所示。



4-14　乒乓操作方法

在设计中，系统会对数据读写状态进行自行判断，数据全部写入或读出后进行 BANK 地址交换，对数据进行读写分离，增加系统稳定性。乒乓操作仿真如图 4-15 所示。

中国知网　https://www.cnki.net



图 4-15　SDRAM 乒乓操作时序仿真

4.3 算法模块

电力信号谐波检测时最常用的算法是快速傅里叶变换，但该算法在数据分析过程中易出现频谱泄漏、栅栏效应等问题，因此在数据处理时的采样频率为信号频率的整数倍，达到信号的同步采样，并对 FFT 进行加窗插值处理，有效降低频谱泄漏、栅栏效应等问题，进一步增加计算结果的准确性。

4.3.1 插值加窗 FFT 改进算法

假设幅值为 A_1，频率为 f_1，初相位为 φ_1 的信号 $x(t)$，其直流分量为 A_0，经采样率为 f_s 的采样后的离散表达式 $x(n)$ 为：

$$x(n) = A_0 + A_1 \sin(2\pi \frac{f_1}{f_s} n + \varphi_1) \tag{4-5}$$

式中 $n = 0,1,...,N-1$。

余弦组合窗 $w(n)$ 时域表达式为：

$$w(n) = \sum_{m=0}^{M-1} (-1)^m a_m \cos(\frac{2\pi m}{N} n) \tag{4-6}$$

式中 $n = 0,1,...,N-1$，N、M 为 $w(n)$ 的长度和窗项数，a_m 满足约束条件：

$\sum_{m=0}^{M-1} a_m = 1$，$\sum_{m=0}^{M-1} (-1)^m a_m = 0$。

信号 $x(n)$ 加窗后的离散傅里叶变换为：

$$X(k) = A_0 W(k) + \frac{A_1}{2j}[e^{j\varphi_1} W(k - \frac{f_1}{\Delta f}) - e^{-j\varphi_1} W(k + \frac{f_1}{\Delta f})] \tag{4-7}$$

中国知网　https://www.cnki.net

式中 $\Delta f=\frac{f_s}{N}$，$k=0,1,...,N-1$。由上式得出，$X(k)$ 的结果与 $\pm f_1$ 点处的频峰有关，若忽略负频点处谱峰旁瓣影响，式（4-7）可表示为：

$$X(k)=A_0W(k)+\frac{A_1}{2j}e^{j\varphi_1}W(k-\frac{f_1}{\Delta f}) \tag{4-8}$$

式中 $W(\bullet)$ 为余弦窗频谱，表达式为：

$$W(k)=\sin(\pi k)e^{-j\pi k}e^{j\frac{\pi}{N}k}\sum_{m=0}^{M-1}(-1)^m\frac{a_m}{2}[\frac{e^{-j\frac{\pi}{N}m}}{\sin\frac{\pi}{N}(k-m)}+\frac{e^{j\frac{\pi}{N}m}}{\sin\frac{\pi}{N}(k+m)}] \tag{4-9}$$

式中 $N\gg1$，则公式（4-9）可近似表示为：

$$W(k)=\frac{Nk\sin(\pi k)}{\pi}e^{-j\pi k}e^{j\frac{\pi}{N}k}\sum_{m=0}^{M-1}(-1)^m\frac{a_m}{k^2-m^2} \tag{4-10}$$

交流信号分量满足 $k\geq M$，此时公式（4-10）满足 $W(k)=0$，则公式（4-8）可表示为：

$$\begin{aligned}X(k)&=\frac{A_1}{2j}e^{j\varphi_1}W(k-\frac{f_1}{\Delta f})\\&=\frac{A_1}{2j}e^{j\varphi_1}W(k-k_0^{'})\end{aligned} \tag{4-11}$$

信号在非同步采样或非整数周期截断时，其频率不能精确对应到离散谱线的频率分辨点上，最大幅值谱线通常位于最接近信号频率的离散谱线上，而次大和第三大谱线分别位于幅值最大谱线的两侧。设 $k_0^{'}$ 为非整数，k_a 为 $k_0^{'}$ 临近的最大整数，即 k_a 是频点附近的最大谱线，则 k_a 临近谱线为 k_{a-1}、k_{a+1}，记 $\delta=k-k_a$，则有 $-0.5<\delta<0.5$，三谱线记作：$y_1=|X(k_{a-1})|$，$y_2=|X(k_a)|$，$y_3=|X(k_{a+1})|$，另计：

$$\partial=\frac{y_3-y_1}{y_2} \tag{4-12}$$

由公式（4-11）（4-12）可得：

$$\partial=\frac{|W(1-\delta)|-|W(-1-\delta)|}{|W(-\delta)|} \tag{4-13}$$

当 N 较大时，式（4-13）记作 $\partial=g(\delta)$，其反函数为 $\delta=g^{-1}(\partial)$。当 $w(n)$ 为实系数时，幅频响应 $W(2\pi f)$ 为偶对称，则函数 $g(\bullet)$ 和反函数 $g^{-1}(\bullet)$ 都是奇函数。求 $\delta=g^{-1}(\partial)$ 可以采用多项式逼近方法，又因 $g^{-1}(\bullet)$ 为奇函数，δ 用（4-14）表达：

$$\delta=g^{-1}(\partial)\approx c_1\times a+c_3\times a^3+...c_{2p+1}\times a^{2p+1} \tag{4-14}$$

中国知网　https://www.cnki.net

式中$c_1,c_3,...,c_{2p+1}$为$2p+1$的奇次项系数。

得信号频率为：

$$\begin{cases} f_1 = k\Delta f = (k_a + \delta)\Delta f \\ \Delta f = \dfrac{f_s}{N} \end{cases} \tag{4-15}$$

为增加信号检测的准确性，使用y_1、y_2和y_3进行信号的幅值修正，最接近目标频率的离散谱线将具有更大的权重，而邻近的谱线具有较小的权重，最终的加权平均值可以被视为信号在离散频谱中的实际峰值幅值。其中y_2加权平均时权重占比较大。由式（4-11）可得：$y_1 = 0.5A_1\left|W(-1-\delta)\right|$，$y_2 = 0.5A_1\left|W(-\delta)\right|$，$y_3 = 0.5A_1\left|W(1-\delta)\right|$：

$$y_1 + 2y_2 + y_3 = 0.5A_1(\left|W(-1-\delta)\right| + 2\left|W(-\delta)\right| + \left|W(1-\delta)\right|) \tag{4-16}$$

由公式（4-16）得：

$$A_1 = \frac{2(y_1 + 2y_2 + y_3)}{(\left|W(-1-\delta)\right| + 2\left|W(-\delta)\right| + \left|W(1-\delta)\right|)} \tag{4-17}$$

当N较大时，式（4-17）表示为：

$$A_1 = N^{-1}(y_1 + 2y_2 + y_3)v(\delta) \tag{4-18}$$

式中$v(\bullet)$是偶函数。

采用多项式逼近法求出函数$v(\bullet)$的近似计算公式，结果不含奇次项。修正算法公式为：

$$A_1 = N^{-1}(y_1 + 2y_2 + y_3)(d_0 + d_2\delta^2 + ... + d_{2l}\delta^{2l}) \tag{4-19}$$

式中$d_0,d_2,...,d_{2l}$为$2l$次的偶次项系数。

信号相位由式（4-11）可得：

$$\varphi_1 = \arg[X(k_a)] + \frac{\pi}{2} - \arg[W(\delta)] \tag{4-20}$$

结合式（4-10），（4-20）近似表示为：

$$\varphi_1 = \arg[X(k_a)] + \frac{\pi}{2} - \delta\pi \tag{4-21}$$

交流分量谱线位置$k \gg M$，$k=0$和$k=1$时有$W(0-\dfrac{f_0}{\Delta f}) \approx 0$和$W(1-\dfrac{f_0}{\Delta f}) \approx 0$，由公式（4-8）和（4-10）得：$\left|X(0)\right| = A_0\left|W(0)\right|$，$\left|X(1)\right| = A_0\left|W(1)\right|$。$A_0$由$\left|X(0)\right|$和$\left|X(1)\right|$加权平均求得，$A_0$表示为：

中国知网　https://www.cnki.net

$$A_0=\frac{2}{3}\frac{|X(0)|}{|W(0)|}+\frac{1}{3}\frac{|X(1)|}{|W(1)|} \tag{4-22}$$

由式（4-10）可得$|W(0)|=Na_0$，$|W(1)|=\frac{Na_1}{2}$，可得：

$$A_0=\frac{2}{3N}(\frac{|X(0)|}{a_0}+\frac{|X(1)|}{a_1}) \tag{4-23}$$

4.3.2 窗函数类型及特性

典型的余弦组合窗参数如表 4-1 所示。

表 4-1 余弦组合窗的系数

窗的类型	窗系数			
	a_0	a_1	a_2	a_3
Hanning	0.5	0.5		
Hamming	0.54	0.46		
Blackman	0.42	0.5	0.08	
3 项最大旁瓣衰减	0.375	0.5	0.125	
Blackman-Harris	0.35875	0.48829	0.14128	0.01168

仿真信号采用的模型如式（4-20）所示。

$$\begin{aligned}x(n)=&5\sin(2\pi\frac{f_1+\Delta f_1}{f_s}n+0.4)+2\sin(4\pi\frac{f_1+\Delta f_1}{f_s}n+0.2)\\&+4\sin(6\pi\frac{f_1+\Delta f_1}{f_s}n+0.6)+\sin(8\pi\frac{f_1+\Delta f_1}{f_s}n-0.5)\end{aligned} \tag{4-24}$$

式中$f_1=50Hz$，$f_s=5120Hz$，$N=1024$点，Δf的范围（-2.5,2.5），δ的范围（-0.5,0.5）。

使用 Hanning 窗对三插值和双插值 FFT 计算δ的准确度，误差对比如图 4-16 所示。

中国知网　https://www.cnki.net




图 4-16　δ 的绝对误差比较

通过上图可得，本设计采用的 Hanning 窗插值算法求解 δ 误差更小，准确度更高。

对幅值修正公式（4-17）进行仿真验证，测试信号如公式（4-20），仿真结果如表 4-2 所示。测试时除谱线外其他条件相同，对比 Blackman 窗和 Hanning 窗的单、双和三谱线插值幅值修正算法的精准度。

表 4-2　算法精准度比较

		幅值误差			
		D_{A1}	D_{A2}	D_{A3}	D_{A4}
Blackman	单谱线	-1.50×10^{-3}	1.63×10^{-2}	1.77×10^{-2}	-1.48×10^{-2}
	双谱线	1.71×10^{-4}	-1.19×10^{-3}	1.09×10^{-3}	1.62×10^{-2}
	三谱线	-1.07×10^{-3}	1.02×10^{-3}	-1.23×10^{-3}	-3.07×10^{-3}
Hanning	单谱线	-3.68×10^{-2}	-4.08×10^{-2}	-5.65×10^{-3}	2.19×10^{-2}
	双谱线	-2.87×10^{-3}	-1.35×10^{-3}	3.63×10^{-3}	-1.36×10^{-3}
	三谱线	1.10×10^{-3}	-1.64×10^{-3}	-2.77×10^{-4}	-2.11×10^{-4}

从表 4-2 的数据可知三谱线修正算法在幅值计算时相较于单、双谱线幅值修正具有更高的精准度，经仿真验证，对更复杂的含谐波的信号的精准度也可验证该结果。

4.3.3 算法仿真

电力信号受干扰后会掺杂着各种谐波畸变和扰动信息，造成频率、波形等不稳定。建立典型的受干扰电力信号的模型，对比分析传统 FFT 和加 Hanning 插值 FFT 的结果比较：

中国知网　https://www.cnki.net

信号模型一：包含 50Hz 的基波、整数次谐波及少量间谐波信号，信号模型如下：

$$S_1 = 10\sin(2\pi ft) + 5\sin(3\times 2\pi ft) + 2\sin(5.1\times 2\pi ft) + 11\sin(7\times 2\pi ft) + 10\sin(19\times 2\pi ft) + 31\sin(40.2\times 2\pi ft) \tag{4-25}$$

波形图以及仿真结果如图 4-17 所示。




图 4-17　信号波形图和仿真结果

传统 FFT 和改进 FFT 都可对信号的基波、整次谐波以及间谐波频率精准测量，但是传统 FFT 在对 19 次以及 40.2 次谐波测量幅值误差较大，测量值分别是 9.963 和 31.184，改进 FFT 测量值为 9.997 和 31.006，相较于传统 FFT，精准度提升 0.34%和 0.57%。

信号模型二：包含有高斯白噪声的正弦信号，可模拟电网被负载干扰存在的噪声污染情况，信号模型如下：

$$S_2 = 10\sin(2\pi ft) + 2randn(1,5000) \tag{4-26}$$

波形图以及仿真结果如图 4-18 所示。




图 4-18　信号波形图和仿真结果

中国知网　https://www.cnki.net

使用传统 FFT 和改进 FFT 对含有高斯白噪声的信号检测时，结果分别是 9.984V/49.82Hz 和 9.996V/50.04Hz，结果表明改进 FFT 检测更准确。

信号模型三：包含基波与衰减性的信号，可模拟当发生负载、电容器投切而产生的电压波形情况，信号模型如下：

$$S_3 = 20\sin(2\pi ft) + 30\sin(5\times 2\pi ft)e^{-20t} \tag{4-27}$$

波形图以及仿真结果如图 4-19 所示。




图 4-19　信号波形图和仿真结果

在对含有暂态衰减信号得电力信号检测，对于基波检测两种方法检测效果相同，但改进 FFT 相较于传统 FFT 在衰减分量谐波检测时更加准确，传统 FFT 对衰减信号检测能力较弱，衰减特性以及发生的时间位置无法准确识别。

通过对比三种基本得电力等效模型可得出：非稳态以及含有间断点的信号，传统 FFT 无法准确识别频谱信息，并且其稳态信息也存在较大误差，改进 FFT 算法对稳态信号、含有噪声信号以及非稳态等问题都可精准检测出所需参数。

4.3.4 基于 FPGA 的改进 FFT 算法实现

基于 FPGA 的改进 FFT 算法实现如图 4-20 所示，首先使 AD 采样得到的离散数字信号进入数据缓存模块进行跨时钟域处理，对数据进行 FFT 变换之前的进行 Hanning 加窗预处理，处理后的数据进行 FFT 变换后进行得到所需参数。

中国知网　https://www.cnki.net




图 4-20　算法设计流程图

基于 FPGA 的加窗插值 FFT 算法功能仿真如图 4-21 所示。




图 4-21　算法时序图

输入信号 $q=220\sin(2\pi*50*t)+110\sin(2\pi*600*t)+100\sin(2\pi*1000*t)$，fft_m_data_tdata 是检测的频率信号，fft_abs 是检测的信号幅值。

4.4 ARM 与 FPGA 通讯接口模块

FPGA 和 ARM 使用 FSMC 总线通信时，需适配 FSMC 控制器以满足 FPGA 的时序和协议要求，确保数据传输的准确性和稳定性[57]。

STM32 的 FSMC 接口提供了多个模式和配置选项，可根据不同外设和存储器要求进行相应设置。在设计时，确定 FSMC 工作模式后配置控制寄存器和地址区域，以适配外部设备的时序和协议要求，还需根据外设的数据格式和通信协议

中国知网　https://www.cnki.net

要求，选择合适的读写方式和时钟极性。在设计中 FPGA 通过 FSMC 接口映射到 NOR 控制器管理下的 Bank1 内存区域，并是使用模式 A 进行读写操作。该模式支持单次写入和单次读取，通过一次地址和数据的传输来完成数据的传输。

如图 4-22（a）所示为读取的时序图，图 4-22（b）所示为写入的时序图。




图 4-22（a）　模式 A 读取时序图




图 4-22（b）　模式 A 写入时序图

基于 STM32 的 FSMC 初始化代码如图 4-23 所示。

```
/* 配置FSMC读写操作的时序 */
readWriteTiming.FSMC_AddressSetupTime = 1;
readWriteTiming.FSMC_AddressHoldTime = 0;
readWriteTiming.FSMC_DataSetupTime = 4;
readWriteTiming.FSMC_BusTurnAroundDuration = 0;
readWriteTiming.FSMC_CLKDivision = 0;
readWriteTiming.FSMC_DataLatency = 0;
readWriteTiming.FSMC_AccessMode = FSMC_AccessMode_A;
/* 配置FSMC Bank1 */
FSMC_NORSRAMInitStructure.FSMC_Bank = FSMC_Bank1_NORSRAM1;
FSMC_NORSRAMInitStructure.FSMC_DataAddressMux = FSMC_DataAddressMux_Enable;
FSMC_NORSRAMInitStructure.FSMC_MemoryType = FSMC_MemoryType_SRAM;
FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_16b;
FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode = FSMC_BurstAccessMode_Disable;
FSMC_NORSRAMInitStructure.FSMC_AsynchronousWait = FSMC_AsynchronousWait_Disable;
FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity = FSMC_WaitSignalPolarity_Low;
FSMC_NORSRAMInitStructure.FSMC_WrapMode = FSMC_WrapMode_Disable;
FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive = FSMC_WaitSignalActive_BeforeWaitState;
FSMC_NORSRAMInitStructure.FSMC_WriteOperation = FSMC_WriteOperation_Enable;
FSMC_NORSRAMInitStructure.FSMC_WaitSignal = FSMC_WaitSignal_Disable;
FSMC_NORSRAMInitStructure.FSMC_ExtendedMode = FSMC_ExtendedMode_Disable;
FSMC_NORSRAMInitStructure.FSMC_WriteBurst = FSMC_WriteBurst_Disable;
FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct = &readWriteTiming;
FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct = &readWriteTiming;
```

图 4-23　FSMC 初始化代码

中国知网　https://www.cnki.net

基于 FPGA 的 FSMC 设计中需根据 4-22 读写时序图进行时序设计，满足数据传输的准确性和稳定性要求。根据读取时序图，当读使能信号 NOE 和 NE 均为低电平时，FPGA 将使用地址总线 A[25：16]访问异步 FIFO 存储器，并将访问结果通过数据总线 AD[15：0]发送出去，根据写入时序图，当写使能信号 NEW 和 NE 均为低电平时，将数据总线 AD[15：0]值使用地址总线 A[25：16]写入 FPGA 寄存器中。

4.5 ARM 系统设计

本系统是基于 STM32 为核心的信号采集控制系统,实现了数据、处理、储存和显示的功能。STM32 控制系统主流程图设计如图 4-24 所示。




图 4-24　STM32 控制系统主流程图

4.5.1 数据存储模块

数据存储过程中 FSMC 读取和 SD 卡的写入是本文的重点设计部分，FSMC 的读取操作已在上文中详细介绍，该章节主要介绍的是 SD 卡的软件设计。SD 卡采用 SDIO 接口连接，SDIO 协议规定了 11 类命令，具体的 SD 的命令格式如表 4-3 所示。

中国知网　https://www.cnki.net

表 4-3　SDIO 命令格式

位	宽度	值	说明
47	1	0	起始位
46	1	1	传输位
[45：40]	6	X	命令索引
[39：8]	32	X	参数
[7：1]	7	X	CRC7
0	1	1	结束位

SD 卡进行大容量数据传输时 DMA 的方式从而提高传输效率，在 SDIO 接口中，DMA2 通道 4 被用于实现数据传输功能，通过使用 DMA2 通道 4，SDIO 接口可以将数据传输的任务交给 DMA 控制器，从而减轻了 CPU 的负担，提高了数据传输的效率。

为提高 SD 卡大容量数据时传输效率，采用 DMA 方式进行数据传输。在 SDIO 接口中，DMA2 通道 4 被用于实现数据传输功能。将数据传输任务交给 DMA 控制器的同时减轻 CPU 的负担，提高数据传输的效率。避免在直接使用 SDIO 命令操作 SD 卡时可能出现的协议不匹配、数据损坏或丢失、SD 卡损坏等问题，采用 LittleFS 文件系统进行读写操作。设计中使用支持文件系统加密功能的 LittleFS 版本 v1.9.0，对存储的文件进行加密保护，提高文件系统的安全性和可靠性。

4.5.2 数据传输模块

采集系统与上位机传输数据时常采用 USB 或 UART 接口。UART 接口具有硬件资源需求低、传输延迟低等优点，方便程序调试和监测系统参数和问题，适用于小容量、低速率的数据传输场景，但在复杂数据交互时，操作灵活性较差、传输速度较慢，且不支持热插拔等限制会降低系统的性能和可靠性。相较之下，USB 具有传输速率高、传输距离远、支持多种传输方式、数据帧结构灵活和插拔方便等优点，已成为现阶段与上位机通信最常用的接口。

HID 设备是常见的一种 USB 设备，不同于其他设备支持四种方式与主机通信，仅支持控制和中断方式，如图 4-25 所示。




图 4-25　HID 设备控制与中断传输方式

中国知网　https://www.cnki.net

系统设计时将 ARM 配置为 HID 设备，实现设备的枚举和数据传输。针对数据采集系统的特定需求，对 USB 中断优先级和中断服务函数进行适当修改，确保设备正常运行并正确响应上位机请求。串口通信过程如图 4-26 所示。




图 4-26　串口通信过程

4.6 本章小结

本章详细介绍了基于 FPGA+ARM 的信号采集系统的软件设计思路和具体实现方法。在软件设计阶段，基于 FPGA 部分包括 AD 控制、同步锁相倍频模块设计、FFT 算法模块设计、SDRAM 设计和 FSMC 接口时序控制等；ARM 部分则基于 STM32 库函数进行开发，包括系统控制程序设计、数据通信以及存储等。

中国知网　https://www.cnki.net

第五章　实验结果分析

5.1 电能质量分析系统硬件平台搭建

电能质量分析系统包括数据采集预处理模块、基于 FPGA 的数据处理模块以及基于 ARM 的人机交互模块。如图 5-1 所示。




图 5-1　电能质量分析仪实物图

5.1.1 板极调试

电能质量分析系统焊接时，必须对系统中各个模块的基础功能进行严格检查，以确保系统能够正常工作，同时也可在系统出现问题时有针对性地解决问题。因此，电路板的电源模块焊接完成后，首先进行电源模块的检测，验证其供电质量，防止因电源模块供电问题对其他元器件造成损害。系统上电之后，
需要对各芯片供电电压进行检测，以确保输入电压符合设计电压要求，从而保证电路的正常工作。当硬件系统中各个模块都经过检测并正常工作后，方可进行下一步测试。

5.1.2 AD7609 功能测试

电力信号经过前端采集处理后需要进行 ADC 模数转换，利用 ChipScope Pro 软件对 AD7609 模数转换后的信号进行实时数据捕获和分析，检测是否存在数据

中国知网　https://www.cnki.net

丢失等问题。图 5-2 是信号发生器 DG5352 产生的幅值为 0-4V 的正弦波信号的实时显示的波形，图 5-3 是 waveform 窗口下该信号的十六进制数据。




图 5-2　AD7609 模块采集信号曲线图




图 5-3　AD7609 模块采集信号数据图

将 AD 转换后的数据与信号发生器产生的原始数据通过 Matlab 软件进行比对，通过误差分析得出设计的 ADC 采样电路除去 AD7609 器件本身的非线性误差外，采样结果符合设计要求。

5.2 电能质量分析系统整体测试

5.2.1 电压、电流有效值测量

测量电压有效值范围是 30V-300V，频率为 50Hz，每隔 30V 测试一组数据，测试信号由信号发生器 DG5352 产生。系统电压有效值测量结果如表 5-1 所示。

表 5-1　系统电压有效值测量结果

DG5352			系统		
A 相电压	B 相电压	C 相电压	A 相电压	B 相电压	C 相电压
29.997	30.006	29.997	29.974	29.986	29.979
59.997	59.999	59.996	60.043	60.043	59.971
90.008	89.995	89.998	89.931	89.936	90.069

中国知网　https://www.cnki.net

续表 5-1　系统电压有效值测量结果

DG5352			系统		
A 相电压	B 相电压	C 相电压	A 相电压	B 相电压	C 相电压
150.007	149.996	149.997	149.943	150.094	149.893
179.996	180.003	180.001	180.055	179.839	180.094
209.998	209.995	209.999	210.065	210.083	209.919
239.996	240.003	239.996	239.936	239.943	240.073
270.004	269.997	269.999	269.976	270.041	269.933
299.997	300.007	299.989	300.076	299.976	299.916

根据上述表格数据，系统测量结果与 DG5352 输出信号误差百分比拟合的曲线如图 5-4 所示：




图 5-4　电压有效值测量误差

由上图可知，对频率 50Hz，幅值 30-300v 的正弦电压信号的有效值测量相对误差在±0.1%内，达到预期的设计要求。

系统对电流有效值测量方法与电压有效值测量类似，信号发生器 DG5352 产生频率为 50Hz，电流幅值范围为 0.5A-5A 的交流电流信号，每隔 0.5A 测试一组数据。系统电流有效值测量结果如表 5-2 所示。

表 5-2　系统电流有效值测量结果

DG5352			样机		
A 相电流	B 相电流	C 相电流	A 相电流	B 相电流	C 相电流
0.4997	0.5001	0.4998	0.501	0.499	0.501
0.9996	0.9991	0.9994	1.001	1.001	0.997
1.5003	1.4993	1.4996	1.496	1.502	1.497

中国知网　https://www.cnki.net

续表 5-2　系统电流有效值测量结果

DG5352			样机		
A 相电流	B 相电流	C 相电流	A 相电流	B 相电流	C 相电流
1.9993	2.0002	1.9997	2.003	1.995	2.002
2.5003	2.4994	2.4996	2.496	2.502	2.503
3.0002	3.0001	2.9998	3.006	2.994	3.004
3.4997	3.5007	3.4994	3.504	3.507	3.505
3.9998	3.9994	4.0003	3.994	4.005	3.997
4.4991	4.5008	4.5001	4.493	4.491	4.511
4.9993	4.9997	5.0004	4.991	5.008	5.013

根据上述表格数据，系统测量结果与 DG5352 输出信号误差百分比拟合的曲线如图 5-5 所示。




图 5-5　电流有效值测量误差

由上图可知，对频率 50Hz，幅值 0.5A-5A 的交流电流信号的有效值测量相对误差在±0.5%内，符合预期设计要求。

5.2.2 频率测量

信号发生器 DG5352 产生幅值为 5V、频率为 45Hz 至 55Hz 的交流电压信号，每隔 1Hz 测试一组数据。电压频率测试结果如表 5-3 所示。

表 5-3　系统频率精度检测

DG5352			样机		
A 相	B 相	C 相	A 相	B 相	C 相
44.999	45.000	44.999	44.996	44.999	44.989
46.001	45.998	45.999	45.998	46.006	46.009

中国知网　https://www.cnki.net

续表 5-3　系统频率精度检测

DG5352			样机		
A 相	B 相	C 相	A 相	B 相	C 相
47.000	47.000	47.001	47.005	47.003	46.997
48.001	48.000	47.999	47.999	48.007	48.007
49.000	49.001	48.999	48.994	49.001	49.001
50.001	50.000	50.000	50.005	49.999	49.999
51.001	51.001	50.999	51.003	51.002	51.002
52.000	51.999	52.000	51.993	52.003	52.006
53.000	52.999	52.999	53.007	52.994	53.003
54.001	54.001	53.999	54.002	54.001	54.001
55.001	54.999	55.000	54.992	55.003	55.007

根据上述表格数据，系统测量结果与 DG5352 输出频率误差百分比拟合的曲线如图 5-6 所示。




图 5-6　系统频率测量误差

由上图可知，系统对 45-55hz 的频率检测精度可达±0.01Hz，符合预期设计要求。

5.2.3 谐波测量

谐波检测时仅对 A 相电压谐波进行测量，谐波信号范围为 2-50 次，使用 DG5352 信号发生器产生幅值 20V、频率为 50Hz 的交流信号作为基波，并在此基础上产生 2-50 次谐波电压信号，在数据分析时，选取了 18 组谐波进行分析。单相电压谐波测试相对误差如表 5-4 所示。

中国知网　https://www.cnki.net

表 5-4　单电压谐波检测

谐波次数	谐波含量(%)	谐波幅值 V	谐波含量(%)	谐波幅值 V	谐波误差(%)
3	3.100	4.500	3.144	4.48	-1.419
5	4.300	1.300	4.259	1.302	0.953
7	5.400	3.300	5.478	3.311	-1.444
9	3.800	1.600	3.877	1.595	-2.026
11	4.600	2.600	4.520	2.613	1.739
14	2.700	2.700	2.699	2.695	0.037
19	4.900	0.900	4.832	0.904	1.388
22	3.300	4.800	3.250	4.809	1.515
25	2.400	3.900	2.362	3.903	1.583
28	0.500	4.700	0.504	4.658	-0.800
31	4.000	4.500	4.001	4.513	-0.025
35	4.900	3.000	4.806	2.992	2.020
37	2.700	4.600	2.658	4.572	1.556
41	0.600	2.400	0.611	2.374	-1.833
42	3.800	1.000	3.731	1.001	1.816
44	1.400	1.200	1.365	1.202	2.500
47	4.800	1.600	4.796	1.585	0.083
50	1.000	1.900	1.014	1.901	-1.400

根据上述表格数据，系统电压谐波测量结果与 DG5352 输出各次谐波误差百分比拟合的曲线如图 5-7 所示。




图 5-7　单相电压谐波测量误差

由上图可知，系统在进行电压信号的 0-50 次谐波检测误差<3%，符合预期设计要求。

电流信号谐波检测时与电压信号相同，系统可对三相电流信号进行 2-50 次谐波检测。实验使用 DG5352 信号发生器产生幅值为 1A、频率为 50Hz 的交流信

中国知网　https://www.cnki.net

号，并产生 2-50 次谐波电流信号。单相电流谐波测试相对误差如表 5-5 所示。

表 5-5　单相电流谐波检测

谐波次数	谐波含量(%)	谐波幅值 A	谐波含量(%)	谐波幅值 A	谐波误差(%)
3	6.100	0.550	6.112	0.556	-0.197
5	6.500	0.260	6.326	0.253	2.677
7	8.200	0.310	8.204	0.317	-0.049
9	2.600	0.480	2.629	0.482	-1.115
11	4.500	0.670	4.538	0.685	-0.844
14	1.200	0.220	1.195	0.224	0.417
19	5.000	0.750	4.987	0.733	0.260
22	0.900	0.440	0.888	0.445	1.333
25	4.500	0.240	4.417	0.236	1.844
28	4.700	0.790	4.781	0.769	-1.723
31	2.600	0.390	2.568	0.385	1.231
35	4.400	0.640	4.413	0.651	-0.295
37	0.500	0.430	0.509	0.434	-1.800
42	6.300	0.740	6.431	0.725	-2.079
41	2.600	0.210	2.533	0.215	2.577
44	2.200	0.710	2.194	0.686	0.273
47	4.900	0.330	4.956	0.330	-1.143
50	7.100	0.580	7.018	0.572	1.155

根据上述表格数据，系统电流谐波测量结果与 DG5352 输出各次谐波误差百分比拟合的曲线如图 5-8 所示。




图 5-8　单相电压谐波测量误差

由上图可知，系统在进行电流信号的 0-50 次谐波检测误差<3%，符合预期设计要求。

中国知网　https://www.cnki.net

5.2.4 三相不平衡度测量

本次实验电压不平衡度测试为 2%和 3%，使用 DG5352 输出信号为 50V 和 110V，频率 50Hz 的信号电压信信号测量结果如表 5-6 所示。

表 5-6　电压不平衡

型号	正序电压(V)	负序电压(V)	零序电压(V)	负序不平衡(%)
DG5352	110.019	2.187	2.188	2
	49.997	1.497	1.502	3
样机	109.986	2.137	2.161	1.94
	50.021	1.464	1.484	2.93

本次实验电流不平衡度测试为 5%和 10%，使用 DG5352 输出信号为 5A 和 10A，频率 50Hz 电流信号测量结果如表 5-7 所示。

表 5-7　电流不　平衡

型号	正序电流(A)	负序电流(A)	零序电流(A)	不平衡度(%)
DG5352	4.9992	0.248	0.254	5
	9.9997	0.987	1.074	10
样机	4.993	0.241	0.245	4.83
	10.003	0.974	1.032	9.74

根据产品设计要求，电压不平衡度要求为 0.2%，电流不平衡度要求为 1%，从实验结果系统三相不平衡检测符合设计要求。

5.3 本章小结

本章节内容对电能质量分析系统的硬件特性以及系统整体性能的进行全面测试。测试中使用高精度 DG5352 信号发生器当作信号源为参考标准，对电能质量参数进行检测分析，从测试结果可得本系统达到设计的预期要求。

中国知网　https://www.cnki.net

第六章　总结与展望

6.1 总结

随着社会的多元化发展和科技的不断创新与进步，电力系统承担的负载越来越多，电能质量问题也日益突出，给电力系统的稳定性带来了严峻挑战。因此，电力系统的电能质量分析和检测变得至关重要。实时检测电力系统状态，对维护电网的稳定性和安全性起到重要作用。为解决这一问题，本文设计了一款高精度三相电能质量分析仪，采用 FPGA+ARM 架构，充分利用了 ARM 的系统控制能力和 FPGA 高速、多任务并处理以及灵活控制的优点，实现了对电能质量的实时检测和分析。下面对本文做出的研究进行总结：

（1） 根据电能质量分析系统实际工作环境以及电力信号的特点，设计相应前端信号采集模块，基于 FPGA 的数据处理模块以及基于 ARM 的人机交互模块。对系统中使用的芯片从选型到电路设计进行详细介绍，优化设计保障系统安全稳定运行。

（2） 在硬件电路设计时，针对系统易受外界环境干扰的问题设计了抗混叠滤波电路滤除信号中的高频干扰，保证采集信号的准确可靠性。此外，信号在处理过程中出现的频谱泄漏等现象，使用改进的软硬件结合的方式实现同步采样降低此问题。同时，模数转换方面采用了 AD7609 芯片实现了系统对多通道信号的同步采样，保证了数据采集的精度和稳定性。最终完成了整个硬件系统的搭建，为电能质量分析的实时监测和精确分析提供了可靠的基础。

（3） 对于基于 FPGA 和 ARM 的软件设计，介绍了主要设计流程以及相关模块的设计，包括基于 FPGA 的全数字锁相环模块、AD 模块、改进算法模块、SRRAM 模块等，基于 ARM 的人机交互和传输等。

（4） 对电能质量分析系统进行整体功能测试，通过与原始数据进行比较，基本功能达到预期效果，检测精度以达到设计要求。

6.2 展望

电能质量分析系统的设计中存在许多问题以及不足之处有待解决，需要进行改进和完善之处：

（1） 硬件电路设计时是采用模块化设计，并未整合在一个完整的硬件 PCB

中国知网　https://www.cnki.net

上，下一步需优化原件布局，缩小设计体积以及增加系统的抗干扰能力实现便携、高性能的要求。

（2）在设计时因时间和能力限制，在电压波动和闪变等非稳态情况的电力信号检测并未深入研究，接下来需进一步研究。

（3 在软件设计方面可增加手机、电脑端对电能质量分析系统的控制，实现真正的人机互联。

中国知网　https://www.cnki.net

参考文献

[1] 谈丹. 现代电能质量的基本问题[J]. 科学与财富，2014(4)：1.

[2] 马超. 配电网电能质量薄弱点评估[D]. 山东大学，2020.

[3] Gong R, Liao G. An efficient and accurate method for detection and classification of power quality disturbances[J]. IEEJ Transactions on Electrical and Electronic Engineering, 2020, 15(8):1139-1146.

[4] Liang X. Emerging power quality challenges due to integration of renewable energy sources[J]. IEEE Transactions on Industry Applications, 2016, 53(2):855-866.

[5] Granados-Lieberman D, Romero-Troncoso R J, Osornio-Rios R A, et al. Techniques and methodologies for power quality analysis and disturbances classification in power systems: a review[J]. IET Generation, Transmission & Distribution, 2011, 5(4):519-529.

[6] 吴子阳. 三相光伏并网发电系统的电能质量分析[D]. 南昌大学，2018.

[7] 韩紫烨，骆宁，朱珈葳，等. 分布式电源对配电网电压的影响分析[J]. 机电信息，2020(24):26-27.

[8] 林海雪. 电能质量标准的新进展[J]. 供用电，2009，26(5):4-7.

[9] 国家标准化管理委员会. 电能质量 公用电网谐波[S]. GB/T 14549-1993，1993.

[10] 国家标准化管理委员会. 电能质量 暂时过电压和瞬态过电压[S]. GB/T 18481-2001，2001.

[11] 国家标准化管理委员会. 电能质量 电力系统频率偏差[S]. GB/T 15945-2008，2008.

[12] 国家标准化管理委员会. 电能质量 三相电压不平衡[S]. GB/T 15543-2008，2008.

[13] 国家标准化管理委员会. 电能质量 电压波动和闪变[S]. GB/T 12326-2008，2008.

[14] 国家标准化管理委员会. 电能质量 供电电压偏差[S]. GB/T 12325-2008，2008.

[15] 国家标准化管理委员会. 电能质量 公用电网间谐波[S]. GB/T 24337-2009，2009.

[16] 邓少军，张振川. 电能质量监测设备的发展[J]. 电测与仪表，2005，42(5):7-9.

中国知网 https://www.cnki.net

[17]熊静. 基于 TMS320C6713 的电能质量分析仪的设计与研制[D]. 东南大学，2006.

[18]Arrais E, Roda V O, Neto C M S, et al. FPGA versus DSP for wavelet transform based voltage sags detection[C]//2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC) Proceedings. IEEE, 2014:643-647.

[19]宋敏. 基于 DSP 和嵌入式平台的在线电能质量监测系统设计[D]. 上海交通大学，2012.

[20]Raj S, Phani T C K, Dalei J. Power quality analysis using modified S-transform on ARM processor[C]//2016 Sixth International Symposium on Embedded Computing and System Design (ISED). IEEE, 2016:166-170.

[21]于春辉. 基于双嵌入式控制器的电能质量分析仪的研制[D]. 山东大学，2014.

[22]李刚. 电能质量分析仪中同步采样方法及电参数检测研究与实现[D]. 电子科技大学，2016.

[23]王梦昊. 基于DSP+ARM的三相电能质量分析系统的设计与分析[D]. 华中科技大学，2021.

[24]Swarupa N, Vishnuvardhini C, Poongkuzhali E, et al. Power quality analysis using LabVIEW[J]. International Journal of Research in Engineering and Technology (IJRET), 2014, 3(9):322-331.

[25]Nicola C I, Nicola M, Voicu V, et al. Modern Techniques for Power Quality Analysis Using LabVIEW Environment[J]. International Journal of Energy Engineering, 2017:2163-1891.

[26]徐紫琪. 基于 LABVIEW 的电能质量分析系统设计[D]. 武汉纺织大学，2020.

[27]Esim J, Oleagordia I J, Loureiro S. Research and development of a virtual instrument for measurement analysis and monitoring of the Power Quality[J]. Journal of Fundamentals of Renewable Energy and Applications, 2015, 5(5):185-191.

[28]陈西亚. 基于 LabVIEW 和 Matlab 的电能质量分析仪的设计研究[D]. 华中科技大学，2021.

[29]倪逸. 基于虚拟仪器的电能质量分析仪的设计研究[D]. 华中科技大学，2020.

[30]曾巧燕，杨洪耕，王泽，等. 全相位谱法在闪变检测中的应用[J]. 电力系统及其自动化学报，2017，29(4):66-71.

[31]杨筱玥. 功率分析仪电能参数计算研究与实现[D]. 电子科技大学，2022.

[32]Chang G W, Chen C I, Liu Y J, et al. Measuring power system harmonics and interharmonics by an improved fast Fourier transform-based algorithm[J]. IET

中国知网 https://www.cnki.net

generation, transmission & distribution, 2008, 2(2):192-201.

[33] Zhou F, Huang Z, Zhao C, et al. Time-domain quasi-synchronous sampling algorithm for harmonic analysis based on Newton's interpolation[J]. IEEE Transactions on Instrumentation and Measurement, 2011, 60(8):2804-2812.

[34] Lai Z, Xiao Z, Zhang G, et al. Application of FFT interpolation correction algorithm based on window function in power harmonic analysis[C]//IOP Conference Series: Earth and Environmental Science. IOP Publishing, 2019, 252(3):032184.

[35] Chen H, Xu Z, Zhang F. Adaptive Detecting method for fundamental positive sequence, negative sequence components and harmonic component based on Space vector[C]//2005/2006 IEEE/PES Transmission and Distribution Conference and Exhibition. IEEE, 2006:726-732.

[36] 李国梁，杜瑞明. 基于瞬时功率理论的谐波检测仿真研究[J]. 宁夏电力，2021，No. 219(03):30-34+49.

[37] Chen L, Ji T, Qi Y, et al. Research on improved harmonic detection method based on instantaneous reactive power theory[C]//IOP Conference Series: Earth and Environmental Science. IOP Publishing, 2020, 446(5):052094.

[38] Tanaka T, Akagi H. A new method of harmonic power detection based on the instantaneous active power in three-phase circuits[J]. IEEE transactions on power delivery, 1995, 10(4):1737-1742.

[39] 陈蕾，亓迎川，赵宏涛，等. 基于瞬时无功功率理论的谐波检测改进方法[J]. 空军预警学院学报，2019，33(4)：291-294.

[40] 丁君武. 基于 FPGA 和 ARM 的电能质量分析系统设计[J]. 上海交通大学，2015.

[41] Sedláček M, Titěra M. Interpolations in frequency and time domains used in FFT spectrum analysis[J]. Measurement, 1998, 23(3):185-193..

[42] 聂一雄，彭显刚，戴乔旭，等. 谐波测量的改进 FFT 插值算法研究[J]. 高压电器，2016，52(9):91-97.

[43] 彭大铭. 基于神经网络的电力系统谐波分析方法研究[D]. 湖南工业大学，2022.

[44] Mahela O P, Shaik A G, Khan B, et al. Recognition of complex power quality disturbances using S-transform based ruled decision tree[J]. IEEE Access, 2020, 8:173530-173547.

[45] Qiu W, Tang Q, Liu J, et al. Power quality disturbances recognition using modified

中国知网 https://www.cnki.net

s transform and parallel stack sparse auto-encoder[J]. Electric Power Systems Research, 2019, 174:105876.

[46]杨惠. 基于深度学习的电能质量扰动识别方法研究[D]. 东北石油大学，2022

[47]Cobben J F G, Kling W L, Myrzik J M A. Power quality aspects of a future micro grid[C]//2005 International Conference on Future Power Systems. IEEE, 2005:5 pp.-5.

[48]王群，姚为正，刘进军，等. 谐波源与有源电力滤波器的补偿特性[J]. 中国电机工程学报，2001，21(2):16-20.

[49]黄纯，彭建春，刘光晔，等. 周期电气信号测量中软件同步采样方法的研究[J]. 电工技术学报，2004，19(1):75-79.

[50]甄霞. 电力系统谐波检测技术的现状与发展趋势[J]. 电工电气，2012(3):1-4.

[51]郝建民. 采样定理与奈奎斯特准则的研究[J]. 遥测遥控，1998(2):12-20.

[52]刘锦霞. 基于 ARM+FPGA 的高精度电能质量分析系统研究[D]. 河南科技大学，2019.

[53]Fei J, Deng R, Zhang Z, et al. Research on embedded CNC device based on ARM and FPGA[J]. Procedia Engineering, 2011, 16:818-824.

[54]张淑梅. 基于 ARM+FPGA 的高精度数据采集系统设计[J]. 国外电子测量技术，2014(11):62-65.

[55]杨朋飞，聂亮. 基于 FPGA 和 DDR3 的图像采集系统设计及实现[J]. 自动化与仪表，2019，34(9):37-40.

[56]Das S, Basu U, Das R, et al. FPGA Implementation of Asynchronous FIFO[C]//Proceedings of International Conference on Industrial Instrumentation and Control:ICI2C 2021. Singapore:Springer Nature Singapore, 2022:399-407.

[57]Han C, Liu X, Liu B, et al. Design of Embedded Remote Software Update System Based on FPGA+ARM[J]. Journal of Interconnection Networks, 2022, 22(Supp02):2143040.

中国知网 https://www.cnki.net