

Pin Configuration & Truth/Function Table:



Input	Input	Output
Α	В	Υ
0	0	1
0	1	1
1	0	1
1	1	0




T - AD					
Inputs		Output			
А В		Υ			
L	L	Н			
L	н	Н			
Н	L	Н			
Н	Н	L			
H = High	Logic Leve	el			

7400 - 2 input NAND Gate

In	outs	Outputs
Х	Υ	Z
0	0	1
0	1	0
1	0	0
1	1	0


7401 - 2-input NAND gate; open collector outputs




Input	Output
Α	Υ
0	1
1	0

7402 - Quad 2-input NOR Gate

7405 Hex Inverter OC



/404 -	нех	ınver	ter	or	NOI	Gate





Inp	uts	Outputs
X	Y	Z
0	0	0
0	1	0
1	0	0
1	1	1

Output Input 0 1

7405 - Hex inverter; open collector outputs








Inputs			outputs
w	x	Y	Z = W. X. Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

Triple 3-input NAND Gate -7410

7415	Triple 3-Input AND Gate
14 I	3 12 11 10 9 8
7	
Щ	GND
1	2 3 4 5 6 7
Open (Collector Outputs

Inputs			outputs
w	X	Υ	Z = W. X. Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1


7411 - Triple 3-input AND Gate





0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

7415 - Triple 3-Input AND gate; open collector outputs

7420 - Dual 4-input NAND gate









Input A	Input B	Input C	Input D	Output Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
О	1	0	0	1
o	1	0	1	1
o	1	1	0	1
o	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

Dual 4-Input AND Gates - 7421




	INPUT				
IN ₁	IN ₂	IN ₃	IN ₄	IN _n	OUT
0	0	0	0	0	1
1	Χ	Χ	Χ	Χ	0
Χ	1	X	Х	X	0
Χ	Χ	1	X	NOR X	0
Х	Χ	Х	1	Χ	0
Χ	Χ	Χ	Χ	1	0

4 Input NAND Gate (Open Collector) -7422




Inp	uts	Outputs
X	Υ	Z
0	0	0
0	1	1
1	0	1
1	1	1

Dual 4-input NOR gate with strobe -7425




Inp	outs	Outputs
Χ	Υ	Z
0	0	0
0	1	1
1	0	1
1	1	0

Quad 2-input OR gate -7432




input D	input C	input B	input A	output			
0	0	0	0	1			
0	0	0	1	1			
0	0	1	0	1			
0	0	1	1	1			
0	1	0	0	1			
0	1	0	1	1			
0	1	1	0	1			
0	1	1	1	1			
1	0	0	0	1			
1	0	0	1	1			
1	0	0	0	0	1	0	1
1	0	1	1	1			
1	1	0	0	1			
1	1 1 0		1	1			
1	1 1		0	1			
1	1	1	1	0			

Quad 2-Input Exclusive-OR Gate - 7486



TRUTH TABLE										
	OUT									
Α	Z									
L	L L									
L	н	L								
н	H L									
н	н	н								

DUAL 4 INPUT OR GATE-4072





T = AD											
Inp	Output										
A	В	Y									
L	L	L									
L	Н	L									
Н	L	L									
Н	Н	Н									

V - AR


2-INPUT EXCLUSIVE NOR GATE -74266

Quad 2-Input Positive AND Gate with Open Collector Outputs -7409







Inputs									Out	puts	
Mode	Clo	cks	Serial		Para	llel		۸.	Q _B	Q _C	Q_{D}
Control	2(L)	1(R)	Serial	A	В	С	D	QA	αВ	ΨÇ	ΦĐ
Н	Н	Χ	χ	χ	χ	χ	χ	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}
Н	↓	Χ	χ	a	b	C	d	a	b	C	d
Н	↓	X	X	Q _{B†}	$Q_{C\dagger}$	$Q_{D\dagger}$	d	Q _{Bn}	Q_{Cn}	Q_{Dn}	d
L	L	Н	X	X	X	X	Χ	Q _{A0}	Q _{B0}	Q_{C0}	Q_{D0}
L	X	\downarrow	Н	χ	X	X	Χ	H	Q_{An}	Q_{Bn}	Q_{Cn}
L	X	į	L	χ	X	X	X	L	Q_{An}	Q_{Bn}	Q _{Cn}
1	L	Ĺ	X	χ	X	X	X	Q _{A0}	Q_{B0}	Q_{C0}	Q_{D0}
Ţ	L	L	Х	χ	X	X	Χ	Q _{A0}	Q_{B0}	Q_{C0}	Q_{D0}
ļ	L	Н	X	χ	X	X	Χ	Q _{A0}	Q_{B0}	Q_{C0}	Q_{D0}
1	Н	L	X	χ	X	X	X	Q _{A0}	Q_{B0}	Q_{C0}	Q_{D0}
↑	Н	Н	χ	χ	X	X	Χ	Q _{A0}	Q_{B0}	Q_{C0}	Q_{D0}




SELECTION					ACTIVE-HIGH DATA					
- 3	SELE	CHON		M = H	M = L; ARITHM	ETIC OPERATIONS				
S3 S2 S1		S1	SO	LOGIC FUNCTIONS	Cn = H (no carry)	C _n = L (with carry)				
L	L	L	L	F=A	F=A	F = A PLUS 1				
L	L	L	н	F = A + B	F = A + B	F = (A + B) PLUS 1				
L	L	н	L	F = AB	F = A + B	F = (A + B) PLUS 1				
L	L	н	н	F = 0	F = MINUS 1 (2's COMPL)	F = ZERO				
L	н	L	L	F = AB	F = A PLUS AB	F = A PLUS AB PLUS 1				
L	н	L	н	F = B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS				
L	н	н	L	F=A @ B	F = A MINUS B MINUS 1	F = A MINUS B				
L	н	H	н	F = AB	F = AB MINUS 1	F = AB				
н	L	L	L	F = A + B	F = A PLUS AB	F = A PLUS AB PLUS 1				
н	L	L	н	F = A ⊕ B	F = A PLUS B	F = A PLUS B PLUS 1				
н	L	н	L	F = B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS				
н	L	H	н	F = AB	F = AB MINUS 1	F = AB				
н	н	L	L	F = 1	F = A PLUS A	F = A PLUS A PLUS 1				
н	н	L	н	F = A + B	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1				
н	н	н	L	F = A + B	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1				
				F - A	F - A MANUE 1	r - A				

4-BIT PARALLEL-ACCESS SHIFT REGISTERS- 7495





4-BIT ARITHMETIC LOGIC UNIT-74181




Inp	uts			
S_3	S_2	51	So	Y
0	0	0	0	0
О	0	0	1	0
О	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1


Output

SYNCHRONOUS 4-BIT UP/DOWN COUNTERS (DUAL CLOCK WITH CLEAR)-74192 $\,$

4-BIT BINARY FULL ADDER WITH FAST CARRY-74283




	QD	QC	QB	QA
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3 .	L -	L L	. н	H
4	L	Н	L	L
5	L	H	L ·	H
6	L	H	H	L
7	L	H	H	H
8	н .	L	L	L
9	H	L	L.	Н
10	H	L	н	L
11	· H	L	H	Н
12	н	H	L	L
13	н -	. н	L. L	- H
14	н	H	н -	L
15	н	н	Н	H



Strobe input	Selection Lines			Output	
(Strobe)'	S ₃	S ₂	S ₁	S ₀	Y
0	0	0	0	0	Do'
0	0	0	0	1	D ₁ '
0	0	0	1	0	D_2'
0	0	0	1	1	D ₃ '
0	0	1	0	0	D ₄ '
0	0	1	0	1	D ₅ '
0	0	1	1	0	D ₆ '
0	0	1	1	1	D ₇ ′
0	1	0	0	0	Ds'
0	1	0	0	1	D ₉ '
0	1	0	1	0	D10'
0	1	0	1	1	D ₁₁ ′
0	1	1	0	0	D ₁₂ ′
0	1	1	0	1	D ₁₃ '
0	1	1	1	0	D ₁₄ ′
0	1	1	1	1	D ₁₅ ′
1	x	x	x	×	1

DECADE COUNTER 4-BIT BINARY COUNTER -74293




TRUTH TABLE

E	S ₂	S ₁	S ₀	10	11	12	l ₃	14	15	16	17	z	z
н	х	х	Х	х	X	х	X	х	х	х	Х	н	٦
L	L	L	L	L	X	X	X	X	X	X	X	н	L
L	L	L	L	н	X	X	X	X	X	X	X	L	н
L	L	L	н	Х	L	×	×	×	×	×	×	н	L
L	L	L	н	Х	н	×	×	×	×	×	X	L	н
L	L	Н	L	Х	X	L	×	×	×	×	X	н	L
L	L	Н	L	Х	X	Н	X	X	X	X	X	L	н
L	L	Н	н	Х	X	×	L	×	×	×	×	н	L
L	L	Н	н	х	X	X	Н	X	X	X	X	L	н
L	н	L	L	х	X	X	X	L	X	X	X	н	L
L	н	L	L	Х	X	×	×	н	×	×	×	L	н
L	н	L	н	х	X	X	X	X	L	X	X	н	L
L	н	L	н	Х	X	×	×	×	н	×	X	L	н
L	н	Н	L	Х	X	×	×	×	×	L	×	н	L
L	н	Н	L	х	X	X	X	X	X	н	X	L	н
L	н	Н	н	х	X	X	X	X	X	X	L	н	L
L	н	Н	н	х	X	X	X	X	X	X	н	L	н

H = HIGH Voltage Level L = LOW Voltage Level X = Don't Care


16:1 Multiplexers / Data Selectors -74150




	Entrées											
Α	B C0 C1 C2 C3 G					Y						
×	×	×	×	×	×	1	0					
0	0	0	×	×	×	0	0					
0	0	1	×	×	×	0	1					
0	1	×	0	×	×	0	0					
0	1	×	1	×	×	0	1					
1	0	×	×	0	×	0	0					
1	0	×	×	1	×	0	1					
1	1	×	×	×	0	0	0					
1	1	×	×	×	1	0	1					

8-Line To 1-Line Data Selectors/Multiplexers-74151

Dual 4-Line To 1-Line Data Selectors/Multiplexers -74153







Enable	Sele	ect Inp	outs	Output
E	S2	S1	S0	Y
0	×	Х	X	0
1	0	0	0	D0
1	0	0	1	D1
1	0	1	0	D2
1	0	1	1	D3
1	0	0	0	D4
1	0	0	1	D5
1	0	1	0	D6
1	0	1	1	D7

Quadruple 2-Line To 1-Line Data Selectors/Multiplexers-74157

8:1 Data Selectors/multiplexers With 3-state Outputs-74251





10

16 15 14 13

10

Н

H H

Н

	ENTREES										
PRESET	CLEAR	CLOCK		Ø	O						
0	1	X	Х	1	0						
1	0	Х	X	0	1						
0	0	Х	Х	1	1						
1	1	†	1	1	0						
1	1	+	0	0	1						
1	1	0	Х	Q0	Q0						
1	1	1	Х	Q0	Qθ						


DUAL J-K FLIP-FLOPS WITH CLEAR-7473

Dual D-Type Positive-Edge-Triggered Flip-Flops With Preset And Clear-7474


20 20

12 11

10 9



	ENTREES											
CLEAR	PRESET	CLOCK	٦	K	G	Ю						
1	0	X	X	X	0	1						
0	1	Х	Х	X	1	0						
1	1	Х	X	X	1	1						
0	0	+	0	0	QU	ā						
0	0	†	1	0	1	0						
0	0	†	0	1	0	1						
0	0	†	1	1	TOG	GLE						
0	0	0	Х	X	Q0	Q0						
0	0	1	×	X	Q0	Ō٥						



L


X

I.

4-BIT BI STABLE LATCHES -7475


DUAL J-K FLIP-FLOPS WITH PRESET AND CLEAR-7476

H L TOGGLE



	INPUTS			OUT	PUTS	FUNCTION	
PR	J	K	CK	ø	Q	FONCTION	
Н	Χ	X	X	L	Н	CLEAR	
L	Х	Х	Χ	Н	L	PRESET	
L	Χ	X	X	Ξ	Н		
Н	L	L		Qn	<u>Q</u> n	NO CHANGE	
Н	Н	L		Н	L		
Н	L	Н		L	Н		
Н	Н	Н		l Qn	Qn	TOGGLE	
Н	Х	Х		Qn	Qn	NO CHANGE	
	H L L H H	H X L X H L H H H H	H X X X L X X L X X L X X H L L L H L H	H X X X X L X X X X X X X X X X X X X X	H X X X L L X X X H L X X X H H L L L Q _n H H L H L L H H L H L H H L T Q _n	H X X X H L H L X X X H H L X X X H H H L L \(\backsquare \) \(\Q_n \) \(\overline{Q}_n \) H H L L \(\backsquare \) \(\Delta \) \(

Dual J-K Negative-Edge-Triggered Flip-Flops with Clear And Preset-74112




*///****///****///		<u>_</u> /////)	(1)L-0
CLEAR	CLOCK		Ø	IO
0	X	X	0	1
1	†	0	0	1
1	†	1	1	0
1	0	X	Q0	Q0
1	1	X	QO	Q٥

ia. 52. - Table de vérité de chaque bascule D du

HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR -74175

			Ir	put	S					0	utpu	ts	
ĒΪ	Ī ₀	Ī ₁	Ī ₂	Ī ₃	Ī4	Ī ₅	Ī ₆	Ī7	GS	$\overline{\mathbf{A}}_{0}$	$\overline{\mathbf{A}}_{1}$	$\overline{\mathbf{A}}_{2}$	ĒΟ
н	Х	X	X	X	X	X	X	X	Н	Н	Н	Н	н
L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L
L	X	X	X	X	X	Х	Х	L	L	L	L	L	н
L	X	X	X	X	X	Х	L	Н	L	Н	L	L	н
L	X	X	X	X	X	L	Н	Н	L	L	Н	L	Н
L	χ	X	X	X	L	Н	Н	Н	L	Н	Н	L	Н
L	X	X	X	L	Н	Н	Н	Н	L	L	L	Н	н
L	X	X	L	Н	Н	Н	Н	Н	L	Н	L	Н	н
L	X	L	Н	Н	Н	Н	Н	Н	L	L	Н	Н	н
L	L	Н	Н	Н	Н	Н	Н	Н	L	Н	Н	Н	Н

10-LINE TO 4-LINE AND 8-LINE TO 3-LINE PRIORITY ENCODERS-74148




Truth Table

(Each Flip-Flop)

	Inputs		Outputs
Clear	Clock	D	Q
L	X	Х	L
н	1	Н	Н
н	1	L	L
Н	L	X	Q_0

OCTAL D-TYPE FLIP-FLOP WITH CLEAR -74273




'LS373, 'S373 (each latch)

	INPUTS	ОИТРИТ	
oc	С	D	Q
L	Н	Н	Н
L	Н	L	L
L	L	X	Q_0
Н	X	X	Z

Output Control	Latch Enable	Data	373 Output
L	Н	Н	Н
L	Н	L	L
L	L	Х	Q ₀
Н	Χ	Χ	Z


- H = high level, L = low level
- Q₀ = level of output before steady-state input conditions were established.
- Z = high impedance




DECIMAL				INPU	TS					. 0	UTPU	TS			
OR FUNCTION	LT	RBI	D	С	В	A	BI/RBO	Α	В	С	D	Ε	F	G	NOTE
0	н	н	L	L	t	L	н	L	L	L	L	L	L	н	t
1	н	Х	E.	L	L	н	н	н	L	L	н	н	н	н	Ť
2	н	Х	L	L	н	L	н	L	L	н	L	L	н	L	
3	Н	Х	L	L	Н	н	н	L	L	L	L	н	н	L	
4	Н	Х	L	Н	L	L	Н	Н	L	L	н	н	L	L	
5	н	х	L	н	L	н	н	L.	н	L	L	н	L	L	
đ	н	Х	L	н	н	L	н	Н	н	L	L	L	L	L	
7	н	Х	L	Н	Н	н	н	L	L	L	н	н	н	н	
8	Н	Х	н	L	L	į.	н	L	L.	l,	£:	L	Ŀ	L	
9.	Н	X	н	ι	L	н	Н	L	L	L	н	Н	L	E.	
10	н	Х	н	L	н	L.	н	н	н	н	L	L	н	L	
11	н	×	н	L	н	н	н	н	н	L	L	н	н	L	
12	н	Х	н	н	L	L	н	н	L	н	н	Н	L	L	
13	н	Х	Н	н	L	н	Н	L	н	н	L	н	Ł	L	
14	Н	×	н	Н.	H	£	Н	Н.	н	н	E.	L	L	L	
15	Н	Х	н	н	н	н	н	н	н	н	н	н	н	H:	
BI	Х	Х	Х	Х	х	x	L	Н	н	н	н	н	н	Н	2
RBI	н	L	L	L	L	L	L	Н	н	н	н	н	н	н	3
LT	L	X	X	X.	x	х	н	L.	L	L	L	L	L	L	4

3-state Octal D-type Transparent Latches and Edge-triggered Flipflops -74373

TRUTH TABLE SN54/74LS48




BCD-TO-SEVEN-SEGMENT DECODERS / DRIVERS-7447




	Inputs							Outr	uite			
	Enable	ct	Outputs									
G1	G2 (Note 1)	С	В	Α	YO	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	Н	Χ	X	Х	Η	Н	Н	Н	Н	Η	Η	Н
L	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
Н	L	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н
Н	L	L	Н	L	Н	Н	L	Н	Н	Н	Н	Н
Н	L	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н
Н	L	Н	L	L	Н	Н	Н	Н	L	Н	Н	Н
Н	L	Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н
Н	L	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н
Н	L	Н	Н	Н	Н	н	н	Н	Н	Н	Н	L

BCD to 7-Segment Decoder -7448

3-to-8-line decoders / Demultiplexer -74138





Inp	outs			Out	nuts	
Enable	Enable Select					
G	В	Α	Y0	Y1	Y2	Y3
Н	Х	Х	Н	Н	Н	Н
L	L	L	L	Н	Н	Н
L	L	Н	Н	L	Н	Н
L	Н	L	Н	Н	L	Н
L	Н	Н	Н	Н	Н	L



Inputs							Outputs														
G1	G2	D	С	В	Α	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
L	L	L	L	L	L	L	н	н	н	н	н	н	н	н	н	н	н	н	н	н	н
L	L	L	L	L	Н	н	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	н	н	Н	Н	Н
L	L	L	L	н	L	н	Н	L	Н	Н	н	н	н	Н	Н	Н	н	Н	Н	Н	Н
L	L	L	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н	Н	Н	Н	Н	н	Н	Н	Н
L	L	L	Н	L	L	Н	Н	Н	Н	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
L	L	L	Н	L	Н	Н	Н	н	Н	Н	L	Н	н	Н	Н	Н	Н	Н	Н	Н	Н
L	L	L	Н	Н	L	Н	Н	н	Н	Н	Н	L	Н	Н	Н	Н	Н	Н	Н	Н	Н
L	L	L	Н	Н	Н	Н	Н	н	Н	Н	Н	Н	L	Н	Н	Н	Н	Н	Н	Н	Н
L	L	н	L	L	L	Н	Н	Н	Н	Н	Н	Н	Н	L	Н	Н	Н	Н	Н	Н	Н
L	L	н	L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	Н	Н	Н	Н	Н	Н
L	L	н	L	Н	L	Н	н	н	Н	Н	Н	н	н	Н	Н	L	Н	Н	Н	Н	Н
L	L	н	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	Н	Н	Н	Н
L	L	н	Н	L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	Н	Н	Н
L	L	н	Н	L	Н	Н	Н	н	Н	Н	Н	н	н	Н	Н	Н	Н	Н	L	Н	Н
L	L	н	Н	Н	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	н	Н	L	Н
L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	н	н	Н	Н	L
L	Н	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
Н	L	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
Н	Н	Х	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	н	н	Н	Н	Н

Dual 2-Line To 4-Line Decoders/Demultiplexer-74139






4-Line to 16-Line Decoders/Demultiplexers -74154

Quadruple Operational Amplifiers-LM348

Phase Locked Loop-LM565



N.B- If have any wrong pin diagram & truth/function table, please change those pins configurations & truth/ function table.

(SAC-504 & 507)