## Nguyên lý thiết kế mạch dãy

Nguyễn Quốc Cường – 31

#### Nội dung

- Giới thiệu
- Các phần tử hai trạng thái ổn định
- Flip-Flops
- nhịp Thiết kế các máy trạng thái đồng bộ bởi xung Phân tích các máy trạng thái đồng bộ bởi xung

### Tài liệu tham khảo

Wakerly - Printice Hall Digital Design: Principles & Practices – John F

Sequential logic design

ω

#### Giới thiệu

- Mạch logic dãy:
- $-\,$  output 2 tín hiệu input tại thời điểm  $t_n$
- output 2 cả vào tín hiệu input trong quá khứ
- channel-up và channel-down: Ví dụ: mạch điều khiển chọn kênh TV sử dụng nút bấm
- nếu trước đó kênh đang chọn là 9, nếu bấm channel-up thì kênh lựa chọn là 10
- nếu trước đó kênh đang chọn là 1, nếu bấm channel-up thì kênh lựa chọn là 2
- ۱ :
- hợp các inputs đối với các mạch dãy là KHÔNG THỂ Việc sử dụng bảng để mô tả các output phụ thuộc vào tổ

#### Trạng thái


- Trong mạch dãy sử dụng khái niệm trạng thái để
- trạng thái mà giá trị của nó tại một thời điểm chứa đầy đủ các thông tin cần thiết trong quá khứ cho phép xác định các hoạt động của mạch trong tương lai Trạng thái của một mạch dãy là tập hợp các biến
- 0 và 1. Trong mạch logic các biển trạng thái chỉ có hai giá trị
- trạng thái Số trạng thái của mạch có n biến trạng thái bằng 2<sup>n</sup>

Sequential logic design

Ŋ

# Các phần tử 2 trạng thái ốn định

a bistable element. Figure A pair of inverters forming 7-2




- Mạch có hai trạng thái ổn định:
   Nếu Q = HIGH thì Q\_L = LOW
   Nếu Q = LOW thì Q\_L = HIGH

### Phân tích tương tự

Xem xét điện áp V<sub>out</sub> và V<sub>in</sub>

Figure inverters in a bistable feedback loop. Transfer functions for



- Giao của 2 đồ thị tại 3 điểm đó là các điểm cân bằng của mạch: Hai điểm ổn định (ứng với các trạng thái Q = 0 hoặc Q = 1) Một điểm metastable: tại đó V<sub>out1</sub> và V<sub>out2</sub> có giá trị điện áp nằm giữa mức 1

Sequential logic design

#### Metastable

stable thường ngắn, lý do, chỉ cần một tác động đủ lớn của nhiễu sẽ kéo nó về một trong hai trạng thái Thực tế thời gian mạch ở trạng thái metastable




Figure metastable behavior. Ball and hill analogy for 7-4


### \_atch và Flip-Flops

- logic dãy Latch và Flip-flops là các phần tử cơ bản trong mạch
- thời điểm được xác định bởi tín hiệu xung nhịp lấy mẫu tín hiệu đầu vào và thay đổi tín hiệu đầu ra tại Flip-Flops: dùng để chỉ một thiết bị logic dãy có khả năng
- thuộc vào tín hiệu xung nhịp đầu ra của nó tại bất kỳ thời điểm nào mà không phụ sát tín hiệu inputs một cách liên tục và có thể thay đổi Latch: dùng để chỉ thiết bị logic dãy có khả năng quan
- Tuy nhiên thường 2 khái niệm này có thể sử dụng như

Sequential logic design

9

## S-R Latch (Flip-flops)




S-R flip-flop: (set-reset) R = 1, S =  $0 \rightarrow Q = 0$  (reset)

S=1, R=0  $\rightarrow$  Q = 1(set)

QN : thường là đầu bù của Q, trong các tài liệu còn được ký hiệu Q\_L hay

## Tuy nhiên trong trường hợp S=R=1 thì Q=QN=0

Nếu R = 0, S = 0 thì mạch giống như một phần tử bistable




không đoán được trước giá trị của Q và QN khi cả R và S thay đổi giá trị tại cùng thời điểm

Sequential logic design


 $\vec{\Box}$ 


Figure 7-7
Symbols for an S-R latch:

- (a) without bubble;(b) preferred for bubble-to-bubble design;(c) incorrect because of double negation.



**(b)** 






Sequential logic design

#### $\bar{S} - \bar{R} \; latch$

Figure 7-9 S-R latch: (a) circuit design using NAND gates; (b) function table; (c) logic symbol.



Trong công nghệ CMOS và TTL các cổng NAND thường được sử dụng hơn là cổng NOR

Sequential logic design

3

## S – R latch với Enable

- vào R và S input S-R và  $ar{S}-ar{R}\;latch\;$  :output thay đổi phụ thuộc
- CLC vào R và S chỉ với điều kiện tín hiệu Enable tích S-R latch với Enable: output thay đổi phụ thuộc





Figure 7-10 S-R latch with enable: (a) circuit using NAND gates; (b) function table; (c) logic symbol.





5

### D latch (D flip-flops)






Figure 7-13 Functional behavior of a D latch for various inputs.


- D latch: giống S-R latch với R là đảo của S:
- Tránh được trường hợp S=R=1 trong S-R latch
- Với C = 1 (tích cực):

$$-D = 1 \rightarrow Q = 1, QN = 0$$

$$-D = 0 \Rightarrow Q = 0, QN = 1$$

- D latch vẫn gặp phải vấn đề về metastable khi D và C thay đổi đồng thời
- Tín hiệu C (Control) còn được ký hiệu như là E (Enable), Clk (Clock) hay G (Gate)

17



Nếu D thay đổi trong khoảng thời gian  $t_{\rm setup}$  và  $t_{\rm hold}$  thì D latch có thể rơi vào trạng thái metastable hoặc không xác định

<sub>г</sub>ргн(са)

-t<sub>pLH(DQ)</sub>


tpLH(DQ)

'setup

PHL(DQ)

φηL(cα)

# D Flip-flop tác động theo sườn lên



D flip-flop tác động theo sườn lên : sử dụng 2 D latch:
• D latch đầu tiên được gọi là master:

- •CLK = 0 → latch mở •CLK = 1 → latch đóng
- D latch thứ hai được gọi là slave:
   mở trong suốt thời gian CLK = 1, tuy nhiên giá trị của nó chỉ thay đổi tại thời điểm bắt đầu khi CLK thay đổi từ 0→1 do master đã đóng và không thay đổi trong khoảng thờ gại địah ha hoại đesign





Figure 7-16 Functional behavior of a positive-edge-triggered D flip-flop.

Figure 7-17 Timing behavior of a positive-edge-triggered D flip-flop.




khi CLK thay đổi 0→1 nếu điều kiện t\_{hold} và t\_{setup} không thỏa mãn, D flip-flop có thể rơi vào trạng thái không xác định hoặc metasatble.

Sequential logic design


2

# D flip-flop tác động theo sườn xuống



# D flip-flop có đầu vào không đồng bộ

Figure 7-19 Positive-edge-triggered D flip-flop with preset and clear:
(a) logic symbol; (b) circuit design using NAND gates.



Đầu vào không đồng bộ preset và clear Chú ý: tuy nhiên sơ đồ trên không được dùng để chế tạo IC vì số gate lớn (11 gates)

Sequential logic design

23





Figure 7-20
Commercial circuit for a positive-edge-triggered D flip-flop such as 74LS74.

### D flip-flop tác động theo sườn xung với đầu vào Enable






Sequential logic design

25

## Master/Slave S-R flip-flop



Khác D flip-flop: Q phụ thuộc vào các tín hiệu input trong suốt thời gian C=1 trước khi chuyển xuống 0 → flip-flop tác động theo xung Giống D flip-flop: Q thay đổi tại thời điểm sườn xuống của xụng Control

Sequential logic design




Figure 7-25 Internal and functional behavior of a master/slave S-R flip-flop.


Trong trường hợp R=S=1, nếu C chuyển  $1\rightarrow 0$  các outputs sẽ rơi vào trạng thái không xác định hoặc metastable


Sequential logic design

## Master-Slave J-K flip-flop

flop khi cả hai đầu vào bằng 1 J-K flip flop tránh được hiện tượng của R-S flip-

**Figure 7-26** Master/slave J-K flip-flop: (a) circuit design using S-R latches; (b) function table; (c) logic symbol.






- 1s catching: tại sườn xuống của xung C:
- J = 0, K = 1 thường Q = 0 và QN = 1
- nhưng Q = 1, QN = 0, lý do là có một xung J =tại khi C = 1
- 0s catching: tại sườn xuống của xung C:
- J = 1, K = 0 thường Q = 1 và QN = 0
- tại khi C = 1 nhwng Q = 0 và QN = 1, lý do có một xung K = 1 tồn
- Để J-K flip-flop hoạt động đúng yêu cầu J và K không thay đổi trong suốt quá trình C = 1

# Flip-flop J-K tác động theo sườn xung

sử dụng Edge-Trigerred J-K flip-flop Hiện tượng 1s và 0 s catching có thể khắc phục

Figure 7-28 Edge-triggered J-K flip-flop: (a) equivalent function using an edge-triggered D flip-flop; (b) function table; (c) logic symbol.




Sequential logic design

 $\underline{\omega}$ 



Figure 7-29 Functional behavior of a positive-edge-triggered J-K flip-flop.

Figure 7-30
Internal logic diagram
for the 74LS109
positive-edge-triggered
J-K flip-flop.



33

### T (Toggle) flip-flop

T flip-flop: thay đổi trạng thái tại mỗi xung đồng hồ





Figure 7-31 Positive-edge-triggered T flip-flop: (a) logic symbol; (b) functional behavior.

Sequential logic design




(a)

d Sequential logic design Ø ⊣ E □ □ SE Q Q 35 - QN 0

Figure 7-34
Possible circuits for a
T flip-flop with enable:
(a) using a D flip-flop;
(b) using a J-K flip-flop.

(a)



# Máy trạng thái đồng bộ bởi xung nhịp


- synchronous state machine": Để hiểu phân tích máy trạng thái (statemachine), trước tiên xem xét "cloked-
- state machine: máy trạng thái, tổng quát cho mạch logic dãy
- clocked: các phần tử thay đổi trạng thái theo tín hiệu điều khiển
- synchronous: các phần tử thay đổi trạng thái bởi cùng một tín hiệu clock

Sequential logic design

37

## Cấu trúc của máy trạng thái (Mealy machine)

Figure 7-35 Clocked synchronous state-machine structure (Mealy machine).




Sequential logic design

- State memory:
- chứa n flip-flop để lưu giữ trạng thái hiện thời của máy, có 2n trạng thái khác nhau
- các flip-flops được nổi chung một nguồn Clock
- Next-State Logic F là một hàm của Trạng thái tiếp theo của máy được quyết định bởi mạch
- các biến current state
- các biến input
- Output logic G: là hàm của:
- các biển current state
- các biến input
- F và G là các mạch logic tố hợp

- Next state = F(current state, input)Output = G(current state, input)
- Các flip-flop có thể sử dụng:
- D flip-flop
- J-K flip-flop
- theo sườn hay được sử dụng vì việc thiết kế mạch logic ngày nay sử dụng chủ yếu là các IC logic lập trình được (được chế tạo có sẵn các D flip-flop) Tuy nhiên khi thiết kế mạch dãy thì D flip-flop tác động
- câu trúc **Mealy machine** Output phụ thuộc cả vào current state và input >>

#### Moore machine

Figure 7-36 Clocked synchronous state-machine structure (Moore machine).




Output = G(current state)

Sequential logic design

41

### Pipelined output



 ${
m tr}$ ước ightarrow sử dụng thêm một tầng nhớ (flip-flop) đến Mealy machine Yêu cầu: output trong một chu kỳ phụ thuộc vào giá trị state và input của chu kỳ

thành Moore machine Nếu ghép Output pipeline memory như là một phần của state-memory → trở Sequential logic design

## Các biểu thức đặc trưng

- thức đặc trưng (characteristic equation): Mô tả latch hay flip-flop có thể sử dụng các biểu
- state và input Mô tả trạng thái tiếp theo như là hàm của current
- Quy ước: Q\* như là "next value of Q"
- đều có chung một biểu thức đặc trưng) flop tác động theo sườn lên, xuống hay mức thì hoạt động theo thời gian của thiết bị (ví dụ D flip-Biếu thức đặc trưng không mô tả chi tiết các

Sequential logic design

Device Type	Characteristic Equation	Table 7-1 Latch and flip-flop
S-R latch	$Q* = S + R' \cdot Q$	equations.
D latch	Q* = D	
Edge-triggered D flip-flop	Q* = D	
D flip-flop with enable	$Q* = EN \cdot D + EN' \cdot Q$	
Master/slave S-R flip-flop	$Q* = S + R' \cdot Q$	
Master/slave J-K flip-flop	$Q* = J \cdot Q' + K' \cdot Q$	
Edge-triggered J-K flip-flop $Q* = J \cdot Q' + K' \cdot Q$	$Q* = J \cdot Q' + K' \cdot Q$	
T flip-flop	Q* = Q'	
T flip-flop with enable	$Q* = EN \cdot Q' + EN' \cdot Q$	

# Phân tích máy trạng thái với D flip-flop

Next state= F(current state, input) Output= G(current state, input)

#### Gôm 3 bước:

- Xác định hàm F và G
- Sử dụng F và G để xây dựng bảng state và output ứng với mỗi tổ hợp current state và current input

Sequential logic design

45




Figure 7-38 Clocked synchronous state machine using positive-edge-triggered D flip-flops

Sequential logic design

#### ví dụ phân tích

hiệu tại D input và truyền đến đầu ra Q Tại mỗi xung nhịp D FF(flip-flop) sẽ sample tín

- Có 2 D FF:
- ký hiệu output là Q<sub>0</sub> và Q<sub>1</sub> là 2 biến trạng thái
- ký hiệu input là  $D_0$  và  $D_1$  là hai tín hiệu kích thích (excitation)
- Biểu thức kích thích (excitation equation):

$$D0 = Q0 \cdot EN' + Q0' \cdot EN$$

$$D1 = Q1 \cdot EN' + Q1' \cdot Q0 \cdot EN + Q1 \cdot Q0' \cdot EN$$

Sequential logic design

4

Sử dụng biểu thức đặc trưng của D FF

Q1\* = D1

Thay biểu thức kích thích:

$$Q0* = Q0 \cdot EN' + Q0' \cdot EN$$
  
 $Q1* = Q1 \cdot EN' + Q1' \cdot Q0 \cdot EN + Q1 \cdot Q0' \cdot EN$ 

được gọi là các biểu thức chuyển (transistion theo như là hàm của current state và current input, equation) biểu thức này thể hiện giá trị các biến trạng thái tiếp


00 01 01 10	
00 00 00 00 00 00 00 00 00 00 00 00 00	
0 1 0 01 00 01 01 10 10 11 11 00 01** Q0**	

<u>(b)</u>						
	s	>	œ	O	o	
Б	0	>	ВС	0	D	S
Ž	1	<b>B</b>	O	D	A	* %
(c)						
	S	>	œ	C	D	
	0	A, 0	В, 0	C, 0	D, 0	S*, MAX
Ш		œ				,_

the state machine in Figure 7-38. state/output tables for Transition, state, and Table 7-2

- (a): transistion table
- 4 trạng thái (Q1,Q0) = (0,0) (0,1) (1,0) (1,1) 1 tín hiệu input EN = 0, 1 có 8 tổ hợp state/input
- (b): state table: bằng cách gán tên cho các trạng thái
   (0,0) = A, (0,1) = B, (1,0) = C và (1,1) = D ta có bảng trạng thái (b)
   S ký hiệu cho current state, S\* ký hiệu cho next state

- Từ sở đồ, xây dựng hàm logic cho output MAX = Q1 · Q0 · EN
- Từ đó xây dựng bảng (c): state/output table



Mỗi vòng tròn (hay nút) ký hiệu cho một state. Tên vòng tròn là tên của

Các state liên kết bởi các mũi tên chỉ chiều chuyển trạng thái và điều kiện chuyển

Sequential logic design

2

## các bước phân tích chi tiết

excitation equations transition equations

- Determine the excitation equations for the flip-flop control inputs.
- 2. Substitute the excitation equations into the flip-flop characteristic equations to obtain transition equations.
- 3. Use the transition equations to construct a transition table.
- 4. Determine the output equations.

output equations

transition table

Add output values to the transition table for each state (Moore) or state/ input combination (Mealy) to create a transition/output table

transition/output table

in the transition/output table to obtain a state/output table. Name the states and substitute state names for state-variable combinations

6

state names state/output table

(Optional) Draw a state diagram corresponding to the state/output table.

state diagram

## Ví dụ (bài tập về nhà)




Figure 7-43 A clocked synchronous state machine with three flip-flops and eight states.

### excitation equation

B

 $= Q1' \cdot X + Q0 \cdot X' + Q2$ 

$$D1 = Q2' \cdot Q0 \cdot X + Q1 \cdot X' + Q2 \cdot Q1$$

$$D2 = Q2 \cdot Q0' + Q0' \cdot X' \cdot Y$$

### excitation equation

$$Q0* = Q1' \cdot X + Q0 \cdot X' + Q2$$
  
 $Q1* = Q2' \cdot Q0 \cdot X + Q1 \cdot X' + Q2 \cdot Q1$   
 $Q2* = Q2 \cdot Q0' + Q0' \cdot X' \cdot Y$ 

#### Transistion table

	1		×	7	
Q2	020100	00	01	10	11
	000	000	100	001	001
	001	001	001	011	011
0	010	010	110	000	000
0	011	011	011	010	010
_	100	101	101	101	101
_	101	001	001	001	001
_	110	111	111	111	111
_	111	011	011	011	0
			Ω*Ω	Q2* Q1* Q0*	*

#### output equation

$$Z1 = Q2 + Q1' + Q0'$$
  
 $Z2 = Q2 \cdot Q1 + Q2 \cdot Q0'$ 

										(b)
	I	G	П	Ш	O	O	œ	A	S	
	D	I		П	O	0	œ	A	00	
s *			œ							×
*	D	I	₩	П	0	>	o	В	10	۲
	O	I	œ	П	O	>	o	В	11	
	11	11	10	11	00	10	10	10	Z1 Z2	


#### state/output table

Sequential logic design

55

#### Biểu đồ trạng thái

Figure 7-44 State diagram corresponding to Table 7-4.




- transistion expression Mỗi liên kết được gán với một biểu thức >
- Chuyển trạng thái xảy ra khi tổ hợp các giá trị input sao cho transistion expression = 1
- Nếu liên kết được gán "1" có nghĩa là luôn xảy

57

# Phân tích state machine với J-K flip-flop

- với lưu ý: với J-K ff có thể phân tích giống như là vơi D ff Các mạch clocked-synchronous state machine
- Biểu thức kích thích cần phải viết cho 2 input J và K
- Biểu thức đặc trưng của J-K ff là Q\* = J ¢ Q' + K' ¢ Q



59

Biểu thức kích thích

$$J0 = X \cdot Y'$$

$$K0 = X \cdot Y' + Y \cdot Q1$$

$$J1 = X \cdot Q0 + Y$$

$$K1 = Y \cdot Q0' + X \cdot Y' \cdot Q0$$

Biểu thức chuyển trạng thái

$$Q0* = J0 \cdot Q0' + K0' \cdot Q0$$

$$= X \cdot Y' \cdot Q0' + (X \cdot Y' + Y \cdot Q1)' \cdot Q0$$

$$= X \cdot Y' \cdot Q0' + X' \cdot Y' \cdot Q0 + X' \cdot Q1' \cdot Q0 + Y \cdot Q1' \cdot Q0$$

$$Q1* = J1 \cdot Q1' + K1' \cdot Q1$$

$$= (X \cdot Q0 + Y) \cdot Q1' + (Y \cdot Q0' + X \cdot Y' \cdot Q0)' \cdot Q1$$

$$= X \cdot Q1' \cdot Q0 + Y \cdot Q1' + X' \cdot Y' \cdot Q1 + Y' \cdot Q1 \cdot Q0' + X' \cdot Q1 \cdot Q0 + Y \cdot Q1 \cdot Q0$$


Biểu thức output

$$Z = X \cdot Q1 \cdot Q0 + Y \cdot Q1' \cdot Q0'$$

Table 7-5
Transition/output and state/output tables for the state machine in Figure 7-45.

						a
	11	10	01	00	Q1 Q0	
	11,0	10,0	01,0	00,0	00	
Q1* Q0*, Z	10, 0	00,0	11,0		01	×
00*, Z	00, 1	11,0	10,0	01,0	10	7
	10, 1	00,0	11, 0	10, 1	11	
						<b>b</b>

1	O	0	œ	➤	S		
	D, 0	C, 0	В, 0	A, 0	00		
ري *	C, 0	A, 0	D, 0	C, 1	01	X	
7	A, 1	D, 0	C, 0	В, 0	10	Y	
	C, 1	A, 0	D, 0	С, 1	11		



# Các bước thiết kế mạch logic dãy đồng bộ

- Construct a state/output table corresponding to the word description or specification, using mnemonic names for the states. (It's also possible to start with a state diagram; this method is discussed in \secref{diagdsgn}.)
- 2 (Optional) Minimize the number of states in the state/output table.
- S Choose a set of state variables and assign state-variable combinations to the named states.
- combination and output for each state/input combination. Substitute the state-variable combinations into the state/output table to create a transition/output table that shows the desired next state-variable
- S you'll already have a choice in mind at the outset of the design, but this step is your last chance to change your mind. Choose a flip-flop type (e.g., D or J-K) for the state memory. In most cases,
- 6 Construct an excitation table that shows the excitation values required to obtain the desired next state for each state/input combination.
- 7 Derive excitation equations from the excitation table
- 8 Derive output equations from the transition/output table.
- 9 Draw a logic diagram that shows the state-variable storage elements and tions directly in a programmable logic device.) realizes the required excitation and output equations. (Or realize the equa-

state assignment state minimization

transition/output table

excitation table

logic diagram output equations excitation equations

#### ή dụ


a single output Z that is 1 if: Design a clocked synchronous state machine with two inputs, A and B, and

- A had the same value at each of the two previous clock ticks, or
- B has been 1 since the last time that the first condition was true

Otherwise, the output should be 0

Biểu diễn dạng tín hiệu theo thời gian

Figure 7-47 Timing diagram for example state machine



### Phân tích yêu cầu

- z<sub>k</sub> bằng 1 nếu:
- $A_k = 0$  và  $A_{k-1} = 0$  hoặc
- $A_k = 1 \text{ và } A_{k-1} = 1 \text{ hoặc}$
- B=1 bắt đầu từ thời điểm (trong quá khứ) mà tại đó hợp này z=1 không phụ thuộc vào A) A bằng nhau tại 2 xung nhịp liên tiếp (trong trường
- Ngược lại z sẽ bằng 0

Sequential logic design

65

#### Trạng thái (1)

- Trạng thái ( trong khoảng thời gian từ k đến k+1) A0 (Z = 0)

- $\mathbf{\hat{A}}_k = \hat{0}$  và  $\mathbf{A}_{k,1} = 1$  và  $\mathbf{B} = 0$  tại thời điểm mà trước đó đã có một cặp giá trị  $\mathbf{A}$  bằng nhau (trong quá khứ)


- A1 (Z = 0)
   A<sub>k</sub> = 1 và A<sub>k,1</sub> = 0
   Và B = 0 tại thời điểm bất kỳ (như vậy tại thời điểm k, B có thể = 1 hoặc 0) mà trước đó đã có một cặp giá trị A bằng nhau (trong quá khứ)

- $\begin{array}{lll} OK00 \; (Z=1) \\ & A_k = 0 \; v\grave{a} \; A_{k,1} = 0 \\ & B \; b\acute{a}t \; k \dot{y} \\ OK11 \; (Z=1) \\ & A_k = 1 \; v\grave{a} \; A_{k,1} = 1 \\ & B \; b\acute{a}t \; k \dot{y} \end{array}$

- OKA0 (Z= 1) A<sub>k</sub> = 0 và A<sub>k-1</sub> = 1 B = 1 kể từ thời điểm gần nhất có có cặp A có giá trị bằng nhau


- $A_k=1$  và  $A_{k,1}=0$  B=1 kể từ thời điểm gần nhất có có cặp A có giá trị bằng nhau

## Bảng chuyển trạng thái (1)



Sequential logic design





#### Trạng thái (2)

- A0 và A1 tương tự như trên
- OK0 (Z=1)
- $-A_k = 0$  và  $A_{k-1} = 0$  và B bất kỳ
- hoặc  $A_k = 0$  và  $A_{k-1} = 1$  và B = 1 kể từ thời điểm gần nhất có có cặp A có giá trị bằng nhau
- OK1 (Z=1)
- A<sub>k</sub> = 1 và A<sub>k-1</sub> = 1 và B bất kỳ
- hoặc  $A_k = 1$  và  $A_{k-1} = 0$  và B = 1 kể từ thời điểm gần nhất có có cặp A có giá trị bằng nhau

Sequential logic design

69

## Bảng chuyển trạng thái (2)

		*	S*			
1	OK1	OK1	OK0	A0	OK1	Two equal, A=1 last
1	Α1	OK1	OK0	OK0	OK0	Two equal, A=0 last
0	OK1	9K1	A0	A0	A1	Got a 1 on A
0	Α1	Α1	OK0	OK0	ΑO	Got a 0 on A
0	Α1	A1	A0	A0	Z	Initial state
Z	10	11	01	00	S	Meaning
		В	AΒ			




Figure 7-50 Timing diagram and state sequence for example state machine.

Sequential logic design

7

## Tối thiểu hóa số trạng thái

- trạng thái tương đương Ý tưởng giảm số trạng thái là dựa trên việc xác định
- Hai trạng thái  $S_1$  và  $S_2$  được coi là tương đương nếu thỏa mãn 2 điều kiện:
- $\mathbb{S}_1$  và  $\mathbb{S}_2$  cần tạo ra output giống nhau với tất cả các tổ hợp input
- hoặc tương đương Với mỗi tổ hợp input,  $S_1$  và  $S_2$  cần tạo ra next state giống nhau

Sequential logic design

								1	(a)	
	OK, got a 1 on A	OK, got a 0 on A	Got 11 on A	Got 00 on A	Got a 1 on A	Got a 0 on A	Initial state	Meaning		
	OKA1	OKA0	OK11	OK00	Α1	AO	N T	S		١
	A0		A0			OK00	A0	00		
22	OKA0	OK00	OKA0	OK00	ΑO	OK00	ΑO	01	ΑB	ľ
s*	) OK11	OKA1	OK11	OKA1	OK11	Α1	Α1	Ξ	В	
	OK11	Α1	OK11	Α1	OK11	Α1	A1	10		
	1	1	1	1	0	0	0	Z		

OK00 và OKA0 là tương đương OK11 và OKA1 là tương đương

Sequential logic design

73

## Biến trạng thái

- n flip-flop có thể mô tả 2<sup>n</sup> trạng thái
- với s trạng thái cần *ít nhất* ( $\log_2$ s) flip-flop  $\Rightarrow$  có thể có một số trạng thái không sử dụng
- flop (dư 3 trạng thái không sử dụng) Trong ví dụ với 5 trạng thái sẽ cần ít nhất 3 flip-
- *không* đảm bảo rằng: Chú ý: việc lựa chọn số biến trạng thái ít nhất
- các biểu thức kích thích là đơn giản nhất
- các biếu thức output là đơn giản nhất
- mạch là rẻ nhất

- Làm cách nào để lựa chọn số biến trạng thái và tổ hợp các biến trạng thái tổ tối ưu ???
- trường hợp có thể ightarrow tốn rất nhiều thời gian: Câu trả lời là: phải tiến hành thử tất cả các

CAUTION: MATH The number of different ways to choose m coded states out of a set of n possible states choice. So there are  $\frac{8!}{5! \cdot 3!} \cdot 5!$  or 6,720 different ways to assign the five states of our of eight possible states, and 5! ways to assign the five named states to each different coding.) In our example, there are  $\binom{8}{5}$  different ways to choose five coded states out used binomial coefficients previously in Section 2.10, in the context of decimal to look at all of them. is given by a binomial coefficient, denoted  $\binom{n}{m}$ , whose value is  $\frac{n!}{m! \cdot (n-m)}$ . (We example machine to combinations of three binary state variables. We don't have time

Sequential logic design

75

		Assig	Assignment	
State name	Simplest Q1-Q3	Decomposed Q1-Q3	One-hot Q1-Q5	Almost one-hot Q1–Q4
TIN	000	000	00001	0000
AO	001	100	00010	0001
A1	010	101	00100	0010
OK0	011	110	01000	0100
OK1	100	111	10000	1000

Possible state assignments for the state machine in Table 7-6.

# Các trạng thái không sử dụng

application requirements: states required, s. There are two approaches that make sense, depending on the number of states available with n flip-flops,  $2^n$ , is greater than the number of We promised earlier to consider the disposition of unused states when the

- Minimal risk. This approach assumes that it is possible for the state unused states go to the "initial" state, the "idle" state, or some other "safe" the initial state is coded 00...00. state. This is an automatic consequence of some design methodologies if explicit next-state entries are made so that, for any input combination, the Therefore, all of the unused state-variable combinations are identified, and haps because of a hardware failure, an unexpected input, or a design error. machine somehow to get into one of the unused (or "illegal") states, per-
- unused state. Therefore, in the transition and excitation tables, the next-Minimal cost. This approach assumes that the machine will never enter an if it ever does enter an unused state may be pretty weird. cases, this simplifies the excitation logic. However, the machine's behavior state entries of the unused states can be marked as "don't-cares." In most

## Tống hợp sử dụng D flip-flop

- Nhắc lại: sử dụng D flip-flop có ưu điểm:
- tồn tại ở dạng IC rời cũng như trong các thiết bị lập trình được
- Dễ sử dụng (hơn so với J-K flip-flop) vì biểu thức đặc trưng đơn giản Q\* = D
- Do (Q\* = D) do bang transistion/output = excitation/output

*	Q1* Q2* Q3*	Q1*		
111	1111	110	100	111
101	1111	110	110	110
111	1111	100	100	101
101	101	110	110	100
101	101	100	100	000
10	11	01	00	Q1 Q2 Q3
	AB	A		

problem. table for example Transition and output Table 7-8

using D flip-flops. table for Table 7-8 Table 7-9 Excitation and output Q1 Q2 Q3 =D1 D2 D3 AB  $\Xi$ N

Bảng excitation giống như bảng chân lý với các hàm logic D1, D2, D3 là hàm của 5 biến (A,B,Q1,Q2,Q3) → sử dụng phương pháp tổng hợp hàm logic "tổng của các tích hoặc tích của các tổng"
Nếu số biến ít → có thể sử dụng phương pháp bìa Karnaugh để tổng hợp hàm

Sequential logic design

Q2 Q3 go to state 000 assuming that unused states D1, D2, and D3 Figure 7-52 D2 Excitation maps for ΑB 01 11 10 ಟ 02 03 Q1=1 00 1  $\stackrel{\Rightarrow}{\Rightarrow}$ 01 11 10 ಟ Q1 · Q2 · B Q1 · Q3 · A Q1 · Q3' · A' 02 Q3 \ ( 02 03 \ D3 Q1=0 ⇉ = ΑB 01 11 11 10 සු မ္လ 02' 03' 00 1 02 03 0 Q2 Q3 Q1=1 Q1 · A 10 0 ⇉ ΑB ⇉ 01 <u>1</u> 1 10 11 10

မ္သ

ဥ

- khác nhau: Chú ý excitation bảng và bảng chân lý có sự
- tổ hợp input (các unused states) Bảng excitation không chỉ ra hàm logic của tất cả các
- sẽ là trạng thái 000: khi hệ thông rơi vào unused state, thì nex-state Trong ví dụ trên, sử dụng quy tắc minimal-risk:
- Với Q1 = 0 thì 3 hàng cuối sẽ là 0

Sequential logic design

<u>∞</u>

thích Với bìa Karnaugh trên thu được biểu thức kích

output Tương tự ta có thể xây dựng hàm logic cho

$$Z = Q1 \cdot Q2 \cdot Q3' + Q1 \cdot Q2 \cdot Q3$$
  
=  $Q1 \cdot Q2$ 

Sequential logic design

### MINIMAL-COST SOLUTION

Figure 7-53 are the result of this choice. The excitation equations obtained from this If we choose in our example to derive minimal-cost excitation equations, we write "don't-cares" in the next-state entries for the unused states. The colored d's in map are somewhat simpler than before:


the minimal-cost solution is shown in Figure 7-54 states. This leads to an even simpler output function, Z = Q2. The logic diagram for For a minimal-cost output function, the value of Z is a "don't-care" for the unused

Sequential logic design

83

02 03 "don't-cares." that next states of D2, and D3 assuming **Figure 7-53** Excitation maps for D1, unused states are R Q1=0 9 8 ۵ 0 8 9 0 ۵ d (=<sup>7</sup> 0 ۵ ۵ ۵ 6 a 0 မ္သ 02 03 Q1=1 6 2 8 A B \_ 0 \_ 00 01 \_ Œ ⇉ 0 \_ 0 ( <del>a</del> , Q2 · B မ္လ Q3 · A Q1-Q3'-A' 02 Q3 AB 02 03 D3 Q1=0 Q1=0 6 ⇉ 2 8 9 8 A B 6 \_ 8 d d 0 8 d 9 9 0 ۵ 11 10 d d ۵ Q ۵ 10 d a မ္လ ဥ 02 03 L 02 03 8 8 Q1=1 Q1<u>=1</u> 00 0 10 1 8 1 2 9 10 ⇉ = 0 8 8 0 01 11 10 01 11 10 0 0 0 0 1 1 1 မ္သ ဥ

state là don't-care ځ hàm logic tổng hợp sẽ đơn giản hơn sử dụng tiêu chuẩn minimal-cost, next-state của các unused-



# Tống hợp mạch dãy sử dụng J-K flip-flop

- J-K flip-flop có biểu thức đặc trưng phức tạp hơn D flip-flop: Q\* = J & Q' + K' & Q
- mạch điều khiển tín hiệu excitation *có thể* Với nhiều input hơn, sử dụng J-K cho phép (không chắc chắn) đơn giản hơn
- Thực tê:
- sử dụng J-K flip-flop phù hợp cho các thiết kế với các khả trình loại MSI hoặck LSI IC loại SSI (Small-Scale Integration) hơn là các IC
- sử dụng chủ yếu là D flip-flop Hiện nay trong các thiết kế với mạch logic khả trình

- Từ bảng transistion *không thể* chuyển qua *trực tiếp* bảng excitation như đối với D flip-flop:
- thích) Để xây dựng J-K excitation table, cần xem xét trạng cần quan tâm next-state để xây dựng biểu thức kích thái hiện tại và cả next-state (khác với D flip-flop chỉ
- Sử dụng bảng hoạt động của J-K flip-flop


J-K flip-flops.
Table 7-10 Application table for

87

	J1K1. J2K2. J3K3	J1 K1.		
d0, d0, d0	d0, d0, d0	d0, d0, d1	d0, d1, d1	111
d0, d1, 1d	d0, d0, 1d	d0, d0, 0d	d0, d0, 0d	110
d0, 1d, d0	d0, 1d, d0	d0, 0d, d1	d0, 0d, d1	101
d0, 0d, 1d	d0, 0d, 1d	d0, 1d, 0d	d0, 1d, 0d	100
1d, 0d, 1d	1d, 0d, 1d	1d, 0d, 0d	1d, 0d, 0d	000
10	11	01	00	Q1 Q2 Q3
	В	AB		

Table 7-11
Excitation and output table for the state machine of Table 7-8, using J-K flip-flops.

**Figure 7-55** Excitation maps for J1, K1, J2, K2, J3, and K3, assuming that unused states go to state 000.



Sử dụng phương châm minimal-risk: các trạng thái không sử dụng sẽ được chuyển về trạng thái 00g<sub>equential logic</sub> design

89

## Biểu thức kích thích

$$J1 = Q2' \cdot Q3'$$
  
 $J2 = Q1 \cdot Q3' \cdot A' + Q1 \cdot Q3 \cdot A$   
 $J3 = Q2' \cdot A + Q1 \cdot A$   
 $K3 = Q1' + A'$   
 $K3 = Q1' + A'$ 

(so với biểu thức kích thích sử dụng D flip-flop thì KHÔNG đơn giản hơn)

#### MINIMAL-COST SOLUTION

In the preceding design example, excitation maps for the minimal-cost approach would have been somewhat easier to construct, since we could have just put d's in the minimal-cost maps (not shown) are as follows: all of the unused state entries. Sum-of-products excitation equations obtained from

$$J1 = 1$$
  $K1 = 0$   $J2 = Q1 \cdot Q3' \cdot A' + Q3 \cdot A \quad K2 = Q3' \cdot A \cdot B' + Q3 \cdot A' \cdot B'$   $J3 = A$   $K3 = A'$ 

equation is the same,  $Z = Q1 \cdot Q2$  for minimal risk, Z = Q2 for minimal cost. The state encoding for the J-K circuit is the same as in the D circuit, so the output

Figure 7-54, so J-K flip-flops still didn't save us anything. Figure 7-56. This circuit has two more gates than the minimal-cost D circuit in A logic diagram corresponding to the minimal-cost equations is shown in




Figure 7-56 and minimal-cost excitation logic. Logic diagram for example state machine using J-K flip-flops

91

Sequential logic design

### Ví dụ thiết kế sử dụng D flip-flop (bài tập về nhà)

### Ví dụ 1:

since reset is a multiple of 4, and 0 otherwise. one output, Z. The output should be 1 if the number of 1 inputs on X and Y Design a clocked synchronous state machine with two inputs, X and Y, and

Sequential logic design

93

- của 4 thì giá trị output sẽ bằng 1 → sử dụng 4 trạng thái: Tại thời điểm xét nếu số bịt 1s đếm tại X và Y là bội số
- S0: trạng thái mà tại X và Y có 4n bits 1
- S1: trạng thái mà tại X và Y có (4n+1) bits 1
- S2: trạng thái mà tại X và Y có (4n+2) bits 1
- S3: trạng thái mà tại X và Y có (4n+3) bits 1

table for 1s-counting State and output **Table 7-12** Got three 1s (modulo 4) Got two 1s (modulo 4) Got one 1 (modulo 4) Got zero 1s (modulo 4) Meaning 3 S2 S  $\overline{\alpha}$ 8 9 S2 9 ပ္သ S2 11 S  $\vec{\alpha}$ 10 0

	10	11	01	00	Q1 Q2	
δ	10	11	01	00	00	
Q1* Q2*	00	10	11 10	01	01	×
or D1 D2	01	00	10	11	11	Y
D2	00	10	11	01	10	
	0	0	0	-	Z	

Table 7-13
Transition/excitation and output table for 1s-counting machine

Sequential logic design

95




Figure 7-57
Excitation maps for D1 and D2 inputs in 1s-counting machine.

D1 = Q2 · X' · Y + Q1' · X · Y + Q1 · X' · Y' + Q2 · X · Y' D2 = Q1' · X' · Y + Q1' · X · Y' + Q2 · X' · Y' + Q2' · X · Y' Z = Q1' · Q2'