Digital System Design

MULTIPLEXERS, DECODERS, AND PROGRAMMABLE LOGIC DEVICES

Bộ dồn kênh, mạch giải mã và thiết bị logic khả trình



Outline

- ♦9.1 Giới thiệu
- ❖9.2 Bộ dồn kênh MUX
- ❖9.3 Cổng đệm ba trạng thái
- ❖9.4 Mạch giải mã và mạch mã hóa
- ❖9.5 Bộ nhớ chỉ đọc(ROM)
- ❖9.6 Thiết bị logic khả trình
- ❖9.7 Mạch logic khả trình phức hợp
- ❖9.8 Mảng các cổng khả trình



NOR

XOR


Mạch tích hợp(IC)

- **❖_Vi mạch có mức độ tích hợp nhỏ(SSI)**NAND
 NOT
- Vi mạch với mức độ
 tích họp trung bình(MSI)
 Decoder
- ❖ Vi mạch với mức độ tích hợp lớn(LSI): Arithmetic-Logic Unit (ALU)
- ❖ Vi mạch có độ tích hợp rất lớn(VLSI)

9.1 Giới thiệu

- Multiplexer, Decoder, encoder. Three-state Buffer(Bộ dồn kênh,mạch giải mã,mạch mã hóa,cổng đệm 3 trạng thái)
- ROMs
- PLD (Thiết bị logic khả trình-programable logic devices =FPD)
- PLA (Mång logic khå trình-programable logic arrray)
- CPLD (Mạch logic khả trình phức hợp-Complex PLD)
- FPGA (Mång các cổng khả trình)


Fig 9-1. 2-to-1 Bộ dồn kênh và khóa chuyển mạch tương tự



Phương trình logic(pt Boolean) của bộ dồn kênh 2:1

$$Z = A'I_0 + AI_1$$

Fig 9-2. Bộ dồn kênh (1)



Phương trình logic(pt Boole) của bộ dồn kênh 4:1

$$Z = A'B'I_0 + A'BI_1 + AB'I_2 + ABI_3$$



Cách thực hiện bộ dồn kênh

```
Z = \underline{A'B'I_0} + \underline{A'BI_1} + \underline{AB'I_2} + \underline{ABI_3}
= m_0I_0 + m_1I_1 + m_2I_2 + m_3I_3 ( mi : ith Minterm )
```






Fig 9-2. Bộ dồn kênh (2)



Phương trình logic(pt Boole) của bộ dồn kênh 8:1

$$Z = A'B'C'I_0 + A'B'CI_1 + A'BC'I_2 + A'BCI_3 + AB'C'I_4 + AB'CI_5 + ABC'I_6 + ABCI_7$$

Fig 9-2. Bộ dồn kênh tổng quát 2ⁿ:1



Phương trình logic(pt Boole) của bộ dồn kênh 2ⁿ:1

$$Z = \sum_{k=0}^{2^{n}-1} m_{k} I_{k}$$

Fig 9-3. Sơ đồ Logic cho bộ dồn kênh 8:1




Fig 9-4. Quad Multiplexer Used to Select Data





Fig 9-5. Quad Multiplexer with Bus Inputs and Output




Ứng dụng của bộ dồn kênh và bộ phân kênh

APPLICATION OF MUX AND DEMUX




Ứng dụng: Bộ dồn kênh

(4-bit word selector): A=(a3 a2 a1 a0)




Sel	С
0	Α
1	В






Thực hiện hàm logic tổ hợp





Ví dụ:Sử dụng bộ dồn kênh 8-to-1 thực hiện hàm F(A,B,C)




Ví dụ:Sử dụng bộ dồn kênh 8-to-1 thực hiện hàm F(A,B,C)

	ABC	Z
0	000	1
1	001	D
2	010	0
3	0 1 1	1
4	100	D'
4 5	101	D
6	110	D'
7	111	D'




F = A'B'C' + B'CD + A'BC + A'BC + AC'D' (Từ bản đồ K-map)

	ABD	Z
0	000	C'
1	001	1
2	010	С
3	011	С
4	100	C,
5	101	С
6	110	1
7	111	0




Ví dụ:Sử dụng bộ dồn kênh 4-to-1 thực hiện hàm F(A,B,C)



Tạo các kết nối


- Kết nối trực tiếp điểm-điểm giữa các cửa
 - ✓ wires we've seen so far
- Điều khiển một trong các đầu vào đến một đầu ra duy nhất--- Bộ dồn kênh

Điều khiển một đầu vào duy nhất đến một trong số các




Bộ dồn kênh và bộ phân kênh

- Chuyển đổi thực hiện bộ dồn kênh và bộ phân kênh
 - Có thể được đưa vào các mạng chuyển đổi có kích thước tùy ý
 - ✓ Được sử dụng để thực hiện mối liên kết multiplesource/multiple-destination



Bộ dồn kênh và bộ phân kênh

 Sử dụng bộ dồn kênh/bộ phân kênh trong các kết nối đa điểm



Bộ dồn kênh/Bộ chọn

- Bộ dồn kênh/bộ chọn: khái niệm chung
 - ✓ 2ⁿ đầu vào dữ liệu,n đầu vào điều khiển (gọi là chân chọn) và một đầu ra dữ liệu
 - ✓ Dùng để kết nối 2ⁿ các điểm đến một điểm duy nhất
 - ✓ Những giá trị ở các đầu vào điều khiển hình thành chỉ số nhị phân của đầu vào dữ liệu được kết nối với đầu ra
 A Z
 The lieu dược kết nối với

$$Z = A' I_0 + A I_1$$

Dạng chức năng Dang logic

Hai dạng thay thế cho bảng sự thật bộ dồn kênh 2:1

\mathbf{I}_1	I_0	A	Z
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1


Bộ dồn kênh/Bộ chọn

- Bộ dồn kênh 2:1: Z = A'I₀ + AI₁
- Bộ dồn kênh 4:1: Z = A'B'I₀ + A'BI₁ + AB'I₂ + ABI₃
- Bộ dồn kênh 8:1: Z = A'B'C'I₀ + A'B'CI₁ + A'BC'I₂ + A'BCI₃ +

$$AB'C'I_4 + AB'CI_5 + ABC'I_6 + ABCI_7$$

23

• Tổng quát: $Z = \sum_{k=0}^{2^{n}-1} (m_k I_k)$



Bộ dồn kênh như một khối logic mục đích chung


- Một bộ dồn kênh 2:1 có thể thực hiện bất kì hàm n biến nào
 - ✓ Với các biến được sử dụng như các đầu vào điều khiển
 - ✓ Các dữ liệu đầu vào gắn với 0 hoặc 1
 - ✓ Bảng tra
- Ví dụ:

$$Z = A'B'C'I_0 + A'B'CI_1 + A'BC'I_2 + A'BCI_3 + AB'C'I_4 + AB'CI_5 + ABC'I_6 + ABCI_7$$


Bộ dồn kênh như một khối logic mục đích chung

- Một bộ dồn kênh 2ⁿ⁻¹:1 có thể thực hiện bất kì hàm n biến nào
 - ✓ Với n-1 biến được sử dụng như đầu vào điều khiển
 - ✓ Các đầu vào dữ liệu gắn với biến cuối cùng hoặc bù của nó

Ví dụ:




Bộ dồn kênh như một khối logic mục đích chung



Hoạt động

Thực hiện hàm F = B'CD' + ABC' với một bộ dồn kênh
 4:1 và sử dụng tối thiểu các cổng khác



Bộ phân kênh/Bộ giải mã

- Bộ giải mã/Bộ phân kênh: khái niệm chung
 - ✓ Một đầu vào dữ liệu duy nhất, n đầu vào điều khiển, 2ⁿ đầu ra
 - ✓ Các đầu vào điều khiển(gọi là"selects" (S)) đại diện cho chỉ số nhị phân của đầu ra mà đầu vào được kết nối với
 - √ Đầu vào dữ liệu thường được gọi là "enable/cho phép" (G)

2:4 Decoder:

$$00 = G \cdot S1' \cdot S0'$$
 $01 = G \cdot S1' \cdot S0$
 $02 = G \cdot S1 \cdot S0'$
 $03 = G \cdot S1 \cdot S0$

3:8 Decoder:

$$00 = G \cdot S2' \cdot S1' \cdot S0'$$
 $01 = G \cdot S2' \cdot S1' \cdot S0$
 $02 = G \cdot S2' \cdot S1 \cdot S0'$
 $03 = G \cdot S2' \cdot S1 \cdot S0'$
 $04 = G \cdot S2 \cdot S1' \cdot S0'$
 $05 = G \cdot S2 \cdot S1' \cdot S0'$
 $06 = G \cdot S2 \cdot S1 \cdot S0'$
 $07 = G \cdot S2 \cdot S1 \cdot S0'$

Thực hiện bằng cổng logic của bộ phân kênh

Bộ giải mã 1:2

Bộ giải mã 2:4


Cho phép tích cực cao

G
S
-00
-01

Cho phép tích cực thấp


\G \to -00

S \to -01



Bộ phân kênh như một khối logic mục đích chung

- Một bộ giải mã n:2ⁿ có thể thực hiện bất kì hàm n biến nào
 - √ với các biến được sử dụng như là đầu vào điều khiển
 - √ đầu vào cho phép gắn với 1
 - ✓ các minterms thích hợp được tổng hợp để thiết lập hàm



Bộ phân kênh tạo ra các minterm thích hợp dựa trên tín hiệu điều khiển(nó "giải mã" tín hiệu điều khiển)

Bộ phân kênh như một khối logic mục đích chung


F1 = A'BC'D + A'B'CD + ABCDF2 = ABC'D' + ABC→A'B'C'D' F3 = (A' + B' + C' + D')→A'B'C'D 23 →A'B'CD' F1 →A'B'CD 4 →A'BC'D' 5 →A'BC'D 6 →A'BCD' → A'BCD 4:16 Enable -→AB'C'D' **DEC** F2 9 →AB'C'D 10 →AB'CD' 11 →AB'CD 12 →ABC'D' 13 →ABC'D 14 →ABCD' 15 **→**ABCD 31

Cổng đệm ba trạng thái

Three-State Buffers


9.3 Cổng đêm ba trạng thái

Fig 9-6. Mạch cổng logic có đệm



9.3 Cổng đệm ba trạng thái

Fig 9-7. Cổng đệm ba trạng thái





9.3 Cổng đệm ba trạng thái


Operations of tri-state buffers


Fig 9-8. Bốn kiểu kí hiệu cổng đệm ba trạng thái

- Active High
- Active Low









В	A	C
0	0	Z
0	1	Z
1	0	0
1	1	1

B A	C
0 0	Z
0 1	Z
1 0	1
1 1	0

B A	C
0 0	0
0 1	1
1 0	Z
1 1	Z

В	A	C
0	0	1
0	1	0
1	0	\mathbf{Z}
1	1	\mathbf{Z}

(a)


(b)

(c)

(d)


9.3 Cổng đệm ba trạng thái

Fig 9-9. Lựa chọn dữ liệu sử dụng cổng đệm ba trạng thái




9.3 Cổng đệm ba trạng thái

Fig 9-10. Mạch với hai cổng đệm ba trạng thái






Ưng dụng của cổng đệm ba trạng thái



4-bit adder with 4 sources for one operand:

→ Bus structure: Multiple I/O on a Bus for communication

{EnA, EnB, EnC, EnD} should be exclusive (Only 1 active)




Bi-directional I/O pin

Bi-directional means that the same p in can be used as can input pin and as an output pin, but not both at the same time


9.3 Cổng đệm ba trạng thái

Fig 9-11. Bộ công 4bit với 4 nguồn cho một toán hạng



9.3 Cổng đệm ba trạng thái

Fig 9-12. Mạch tích hợp với chân I/O hai hướng










Fig 9-13. Vi mạch giải mã 3-ra-8







Thực hiện một bộ giải mã




Fig 9-14. Vi mạch giải mã 4-ra-10(1)





Fig 9-14. Vi mạch giải mã 4-ra-10(2)




BCD Input	Decimal Output									
A B C D	0	1	2	3	4	5	6	7	8	9
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1	0 1 1 1 1 1 1 1 1 1 1 1	1 0 1 1 1 1 1 1 1 1 1	1 1 0 1 1 1 1 1 1 1 1	1 1 0 1 1 1 1 1 1 1	1 1 1 0 1 1 1 1 1 1	1 1 1 1 1 0 1 1 1 1 1	1 1 1 1 1 1 0 1 1 1 1	1 1 1 1 1 1 1 0 1 1 1	1 1 1 1 1 1 1 1 0 1	1 1 1 1 1 1 1 1 1 0
$\begin{array}{cccccccccccccccccccccccccccccccccccc$	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1
$\begin{array}{cccccccccccccccccccccccccccccccccccc$	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	1 1	11

Fig 9-15. Thực hiện một mạch nhiều đầu ra sử dụng một bộ giải mã **Một bộ giải mã n-to-2**ⁿ tạo ra 2ⁿ minterms


M > 10 là không được phép khi đùng MSI 7442(BCD input dec

Fig 9-16. Mạch mã hóa ưu tiên 8-ra-3



Phát hiện sự kiện có ưu tiê n! → y7 > y6 > ···.. > y0

Mạch giải mã tầng




Read-Only Memories (ROM)

Bộ nhớ chỉ đọc ROM

Fig 9-17. An 8-Word x 4-Bit ROM

Mỗi word là 4-bit, tổng cộng có 8 words trong ROM đầu vào (0~7 địa chỉ)



(a) Block diagram

❖ Đầu vào (ABC)=2₃ giá trị
M đầu vào (0~7 địa chỉ)

Output:

$$(F_0 F_1 F_2 F_3) = (word)$$





Fig 9-18. Bộ nhớ ROM với n đầu vào và m đầu ra




	n input Variable		m output Variables					
00		00	100		110			
00		01	010		111			
00		10	101		101			
00		11	110		010			
11		00	001		011			
11		01	110		110			
11		10	011		000			
11		11	111		101			


Size = $m \times 2n$ (bits)

Mảng dữ liệu điển hình được lưu trữ trong ROM (2ⁿ words của *m* bits)

Fig 9-19. Cấu trúc cơ bản của bộ nhớ ROM




ROM



Types: Erasable Programmable ROM(EPROM)

Electrically Erasable Programmable ROM (EEPROM)

Fig 9-20. An 8-Word x 4-Bit ROM




$$F_0 = \sum m(0,1,4,6) = A'B' + AC'$$

$$F_1 = \sum m(2,3,4,6,7) = B + AC'$$

$$F_2 = \sum m(0,1,2,6) = A'B' + BC'$$

$$F_3 = \sum m(2,3,5,6,7) = AC + B$$

Fig 9-21. Tương đương cổng OR cho F0



$$F_0 = \sum m(0,1,4,6) = A'B' + AC'$$

Fig 9-22. Mã chuyển đổi hệ thập lục phân sang ASCII

Input			Hex Digit	ASCII Code for Hex Digit							
W	X	Y	Z		A_6	A_5	A_4	A_3	A_2	A_1	A_0
0	0	0	0	0	0	1	1	0	0	0	0
0	0	0	1	1	0	1	1	0	0	0	1
0	0	1	0	2	0	1	1	0	0	1	0
0	0	1	1	3	0	1	1	0	0	1	1
0	1	0	0	4	0	1	1	0	1	0	0
0	1	0	1	5	0	1	1	0	1	0	1
0	1	1	0	6	0	1	1	0	1	1	0
0	1	1	1	7	0	1	1	0	1	1	1
1	0	0	0	8	0	1	1	1	0	0	0
1	0	0	1	9	0	1	1	1	0	0	1
1	0	1	0	A	1	0	0	0	0	0	1
1	0	1	1	В	1	0	0	0	0	1	0
1	1	0	0	C	1	0	0	0	0	1	1
1	1	0	1	D	1	0	0	0	1	0	0
1	1	1	0	E	1	0	0	0	1	0	1
1	1	1	1	F	1	0	0	0	1	1	0




Fig 9-23. ROM thực hiện mã chuyển đổi

