# Thiết kế hệ thống số

# LATCHES AND FLIP-FLOPS

Mạch chốt và mạch lật Flip-Flop




# Nội dung

- 411.1 Giới thiệu
- **411.2 Set-Reset Latch**
- **411.3 Gated D Latch**
- **411.4 Edge-Triggered D Flip-Flop**
- **411.5 S-R Flip-Flop**
- 411.6 J-K Flip-Flop
- **411.7 T Flip-Flop**
- **411.8 Flip-Flops with Additional Inputs**
- **411.9 Summary**




# Giới Thiệu

4 Mạch tổ hợp (không có nhớ)



4 Mạch tuần tự(có nhớ)



# MẠCH CHỐT RS

#### 11.1 Giới thiệu

Để xây dựng một mạch chuyển mạch có nhớ, phải cấp phản hồi cho mạch

Fig 11-1.




→ Trạng thái không ổn định


(a) Inverter with feedback

(b) Oscillation at inverter output

Fig 11-2.

→ Trạng thái ổn định





# 11.2 Mạch chốt Set-Reset

Fig 11-3.  $S=R=0 (Q=0) \rightarrow S=1, R=0$ 





Fig 11-4.

$$S=R=0 (Q=1) \rightarrow S=0, R=1$$



# 11.2 Mạch chốt Set-Reset (Latch)

#### Fig 11-5. Chốt S-R Latch(cấu trúc liên kết chéo)





Fig 11-6. Hoạt động ko đúng của mạch RS (S=R=1; bị cấm: Không ổn định & không cho phép!!)



# 11.2 Mạch chốt Set-Reset

Fig 11-7. Giản đồ thời gian cho mạch chốt S-R





Table 11-1. Hoạt động mạch chốt S-R Latch



# 11.2 Mạch chốt Set-Reset Latch





Fig 11-9. Mạch chống rung với một mạch S-R


Latch




Chú ý : chỉ áp dụng cho khóa SW kiểu tiếp điểm kép (double throw) chuyển qua lại giữa 2 tiếp điểm.

# 11.2 Mạch chốt Set-Reset

#### Fig 11-10. Mạch SR Latch (dùng NAND)






Đầu vào tích cực thấp cho S & R


# D-T-JK

# 11.3 Mạch chốt D (D-Latch)


#### Figure 11-11. Mạch chốt D-

Latch





#### Figure 11-12. Kí hiệu và bảng chân lí của chốt D



# 11.4 D Flip-Flop kích theo sườn


Positive (Rising edge) trigger


Negative (Falling edge) trigger

to align with clock edges



#### Figure 11–13. D Flip–Flops





D	Q	$O^{\scriptscriptstyle +}$
•	•	•
0	0	0
0	1	0
1	0	1
1	1	1


$$Q^+ = D$$

(a) Rising-edge trigger

(b) Falling-edge trigger

(c) Truth table

#### Figure 11-14. Giản đò thời gian cho D Flip-Flop (kích theo sườn xuống)



### 11.4 D Flip-Flop kích theo sườn






Figure 11-16. Thời gian thiết lập và giữ cho D Flip-Flop kích theo sườn




# 11.4 D Flip-Flop kích theo sườn


#### Hình 11-17. Xác định chu kỳ clock tối thiểu




(a) Simple flip-flop circuit



(b) Setup time not satisfied



(c) Setup time satisfied




(d) Minimum clock period

### 11.5 S-R Flip-Flop

#### **Hình** 11-18. S-R Flip-Flop

#### Q thay đổi tại các sườn xung clock



Tóm tắt hoạt động:

S=R= Giữ nguyên trạng thái

 $\S=1$ , R=0 Đặt Q = 1 (sau sườn CK tích cực)


S=0, R=1 Reset Q = 0 (sau sườn CK tích cực)


S=R=1 Cấm

#### Hình 11-19. Thời gian và thực hiện S-R flip-flop

# SRPPQ

Half clock cycle






(b) Timing analysis



# J-K Flip-Flop (mở rộng của SR F/F)

$$J = S \text{ (nhảy đến 1)}$$

$$K = R \text{ (xóa về 0)}$$



_	0	
	2	
	,	
	$\perp$	

JKQ	Q+
0 0 0	0
0 0 1	1
0 1 0	0
0 1 1	0
1 0 0	1
1 0 1	1
1 1 0	1
1 1 1	0

Q+=JQ'+K'Q


không đổi

xóa về 0


nhảy đến 1

lật ngược trạ ng thái

J = K = 1, lật ngược trạng thái




(c) J-K flip-flop timing



### 11.6 J-K Flip-Flop

#### hình 11-20. J-K Flip-Flop (Q thay đổi theo sườn lên)




0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0
			•

$$Q^+ = JQ' + K'Q$$

(a) J-K flip-flop

(b) Bảng sự thật và phương trình đặc tính




(c) J-K flip-flop timing

*18* 

# 11.6 J-K Flip-Flop

#### hình 11-21. mạch J-K Flip-Flop chủ khách (Q thay đổi theo sườn lên)



CLK = 1 thì chạy mạch chủ CLK=0 thì chạy mạch khách



#### T Flip-Flop(T là Toggle-đảo trạng thái)

$$T=1, Q^+=\overline{Q}$$

$$T = 0$$
,  $Q^+ = Q$ 

T = 1, Toggle


T = 0, Unchange


Τ	Q	Q+
0	0	0
0	1	1
1	0	1
1	1	0

$$Q^+ = T'Q + TQ' = T \oplus Q$$

Không đổi


Đảo trạng thái






#### 11.7 T Flip-Flop


#### **Hình** 11-22. T Flip-Flop







Hình 11-23. Biểu đồ dạng sóng T Flip-Flop (theo sườn xuống )




[]<sub>b</sub>

#### 11.7 T Flip-Flop

#### Hình 11-24. Thực hiện của T Flip-Flop

$$(J = K = T)$$


$$Q^+ = J\overline{Q} + \overline{K}Q = T\overline{Q} + \overline{T}Q$$



(B) D F/F Based

D input = 
$$Q \oplus T$$

$$\Rightarrow$$
 Q' = Q  $\oplus$ T = TQ'+T'Q




(a) Conversion of J-K to T

(b) Conversion of D to T

$$Q^+ = JQ' + K'Q = TQ' + T'Q$$

# 11.8 Flip-Flops có thêm các chân đầu vào bổ sung


#### H.11-25. D Flip-Flop có chân xóa và thiết lập



Ck	D	Pre	N CIrN	Q+
X	Х	0	0	(not allowed)
Х	X	0	1	1
Х	Х	1	0	0
↑	1	1	1	0
l∤	1	1	1	1
0,1↓	X	1	1	Q (no change)

[]<sub>b</sub>


Hình 11-26. Biểu đồ sóng D Flip-Flop có chân xóa và thiết lập không đồng bộ



*23* 

# 11.8 Flip-Flops có thêm các chân đầu vào bổ sung

#### Hình 11-27. D Flip-Flop có thêm chân cho phép Clock



Phương trình đặc tính(c):  $Q^+ = Q \cdot CE' + D \cdot CE$ 

Đầu ra MUX :  $Q^+ = D = Q \cdot CE' + D_{in} \cdot CE$ 

### Tóm tắt

$$Q^+ = S + R'Q \quad (SR = 0)$$

$$Q^+ = GD + G'Q$$

$$Q^+ = D$$

$$Q^+ = D \cdot CE + Q \cdot CE'$$

$$Q^+ = JQ' + K'Q$$

$$Q^+ = T \oplus Q = T'Q + TQ'$$

(Chốt hoặc flip-flop S-R)

(Mạch chốt D)

(D flip-flop)

(D-CE flip-flop)

(J-K flip-flop)

(T flip-flop)