ĐIỀU KHIỂN LOGIC VÀ PLC

TDH-VD-BR

1

Nội dung

- 1. Cơ sở cho Điều khiển logic
- 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp
- 3. Tổng hợp mạch logic tuần tự
- 4. Tổng quan về PLC
- 5. Kỹ thuật lập trình PLC

TDH-VD-BK

2

Nội dung

1. Cơ sở cho Điều khiển logic

- 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp
- 3. Tổng hợp mạch logic tuần tự
- 4. Tổng quan về PLC
- 5. Kỹ thuật lập trình PLC

DH-VD-BK

3

1. Cơ sở cho điều khiển logic

- 1.1. Khái niệm về điều khiển logic
- 1.2. Đại số logic
- 1.3. Biểu diễn hàm logic

TDH-VD-BK 4

4

1. Cơ sở cho điều khiển logic


1.1. Khái niệm về điều khiển logic

- 1.2. Đại số logic
- 1.3. Biểu diễn hàm logic

TDH-VD-BK

1.1. Khái niệm về Điều khiển logic









1.1. Khái niệm về Điều khiển logic









TDH-VD-BK

7

1.1. Khái niệm về Điều khiển logic

- Điều khiển logic giải quyết các vấn đề
 - Hệ thống có các chế độ làm việc khác nhau, tuân theo lệnh điều khiển từ bên ngoài
 - Chuyển từ chế độ này sang chế độ khác theo một trình tự, điều kiện xác định
 - Đảm bảo trình tự thời gian và sự tương tác giữa các bộ phận
 - Phản ứng tức thời trước một số sự kiện

TDH-VD-BK 8

8

1.1. Khái niệm về Điều khiển logic

- Các lĩnh vực nghiên cứu điều khiển logic
 - Khoa học máy tính (Computer Science)
 - Lập trình (Programming)
 - Mô phỏng (Simulation)
 - Truyền thông (Communication)
 - Các hệ thống điều khiển công nghiệp (Industrial Control)

TDH-VD-BK

9

1.1. Khái niệm về Điều khiển logic

- Mô hình hóa hệ thống điều khiển logic
 - Đại số logic (Boolean Algebra)
 - Automat hữu hạn (Finite State Machine)
 - Statechart
 - GRAFCET
 - Petri net

TDH-VD-BK 10

10

1. Cơ sở cho điều khiển logic

1.1. Khái niệm về điều khiển logic

1.2. Đại số logic

1.3. Biểu diễn hàm logic

DH-VD-BK

11

1.2. Đại số logic

- Các sự vật hiện tượng thường được biểu hiện ở hai mặt đối lập:
 - Trong cuộc sống: đúng/sai, có/không, tốt/xấu, sạch/bẩn, đỗ/trượt,
 - Trong kỹ thuật: đóng/cắt, bật/tắt, chạy/dừng
- Để biểu diễn (lượng hóa) trạng thái đối lập: 0 và 1.
- Đại số logic (Đại số Boolean) để nghiên cứu các sự vật, hiện tượng có 2 trạng thái đối lập

TDH-VD-BK

12

1.2. Đại số logic

- Biến logic: $x \in [0, 1]$
- Hàm logic : $f(x_1, x_2, ..., x_n) \in [0, 1]$ với $x_1, x_2, ..., x_n \in [0, 1]$

- Ví dụ: Hàm 1 biến
$$f(x)$$
: $f(x) = x$

$$f(x) = \overline{x}$$

$$f(x) = x + \overline{x}$$

$$f(x) = x.\overline{x}$$

Hàm 2 biến
$$f(x_1,x_2)$$
: $f(x_1,x_2) = x_1 + x_2$

$$f(x_1,x_2) = \overline{x_1}x_2 + x_1\overline{x_2}$$


13

1.2. Đại số logic

- Các phép toán logic cơ bản
 - Phép nghịch đảo: NOT
 - Bảng giá trị:

x	$f(x) = \overline{x}$
1	0
0	1

• Ký hiệu



1 D11- v

17

14

1.2. Đại số logic

- Các phép toán logic cơ bản
- Phép cộng: **OR**
 - Bảng giá trị:

X	у	f(x,y) = x + y
0	0	0
0	1	1
1	0	1
1	1	1

• Ký hiệu




15

1.2. Đại số logic

- Các phép toán logic cơ bản
 - Phép nhân: AND
 - Bảng giá trị:

X	у	f(x,y) = xy
0	0	0
0	1	0
1	0	0
1	1	1

• Ký hiệu



16

TDH-VD-BK 8

x + y

1.2. Đại số logic

• Các tính chất của các phép toán logic

- Giao hoán :
$$x+y=y+x$$

$$xy=yx$$

- Kết hợp:
$$x+y+z = (x+y)+z=x+(y+z)$$

$$xyz = (xy)z = x(yz)$$

- Phân phối:
$$x(y+z)=xy+xz$$

$$x+yz = (x+y)(x+z)$$

– Luật De Morgan:

$$\overline{x_1 + x_2 + \dots + x_n} = \overline{x_1}.\overline{x_2}.\dots.\overline{x_n}$$

$$\overline{x_1.x_1...x_n}$$
 THEFT- $\overline{x_1}$ BRFT- $\overline{x_2}$ + ... + $\overline{x_n}$

17

1.2. Đại số logic

Một số hệ thức cơ bản thường gặp

1	$ \begin{aligned} x+0 &= x \\ x. 1 &= x \end{aligned} $
2	x.0 = 0 $x+I = I$
3	$ \begin{aligned} x + x &= x \\ x \cdot x &= x \end{aligned} $
4	$x + \overline{x} = 1$ $x \cdot \overline{x} = 0$
5	$x + xy = x$ $x \cdot (x+y) = x$
6	$xy + x\overline{y} = x$ $(x+y)(x+\overline{y}) = x$

Chú ý: Tính đối ngẫu (duality) của các hệ thức logic

18

1. Cơ sở cho điều khiển logic

- 1.1. Khái niệm về điều khiển logic
- 1.2. Đại số logic
- 1.3. Biểu diễn hàm logic

H-VD-BK

19

19

1.3. Biểu diễn hàm logic

• Bảng chân lý

\mathbf{x}_1	x ₂	X ₃	$f(x_1, x_2, x_3)$
0	0	0	1
0	0	1	0
0	1	0	"x"
0	1	1	"x"
1	0	0	0
1	0	1	1
1	1	0	"x"
1	1	1	1

Dấu "x" là giá trị hàm không xác định, có thể nhận giá trị 0 hoặc 1

TDH-VD-BK

20

20


1.3. Biểu diễn hàm logic

• Bảng Các nô (Carnough map)


- Biểu diễn hàm logic n biến cần thành lập một bảng có 2ⁿ ô,
 mỗi ô tương ứng với 1 tổ hợp biến.
- Các ô cạnh nhau hoặc đối xứng nhau chỉ cho phép khác nhau về giá trị của 1 biến.
- Trong các ô ghi giá trị của hàm tương ứng với giá trị của tổ hợp biến đó.

Ví dụ:

x1	x2	f(x1,x2)
0	0	1
0	1	0
1	0	0
1	1	1



21



22

							х3				_
			_		x4						
	x3x4 x1x2	00		01		11		10			
	00										
	01										
x2	11										
x1	10										
							2	κ3			
)	ά4				•	
	<u> </u>		X	:5	h		X	5	1	,	
	x3x4x5 x1x2	000	001	011	010	110	111	101	100		
	00										
_	01										
x2	11										
x1	10		т	TDH-VD-I	ŧV					23	
	•	,			103				,	. 23	

23

1.3. Biểu diễn hàm logic

• Sơ đồ rơ le - tiếp điểm

Thiết bị	Loại	Ký hiệu
Nút ấn	Thường mở	<u></u>
	Thường đóng	4-4
Công tắc	Thường mở	_>
hành trình	Thường đóng	7
Ro le	Cuộn dây	
	Tiếp điểm thường mở	/_
	Tiếp điểm thường đóng	4

24

Biểu diễn hàm logic

- Sơ đồ rơ le tiếp điểm
 - Hai dây thể hiện nguồn cấp
 - Lựa chọn ký hiệu biến tương ứng với thiết bị vật lý (nút ấn, công tắc hành trình hay tiếp điểm rơ le)
 - Biến ở trạng thái thường: tiếp điểm thường mở
 - Biến ở trạng thái đảo: tiếp điểm thường đóng
 - Cộng logic: đấu song song
 - Nhân logic: đấu nối tiếp
 - Đầu ra: cuộn dây rơ le đấu nối tiếp với tổ hợp biểu diễn các biến đầu vào

I-VD-BK


25

1.3. Biểu diễn hàm logic

• Sơ đồ rơ le – tiếp điểm

Ví dụ:

$$Y = f(x_1, x_2) = x_1 \cdot x_2 + \overline{x_1} \cdot \overline{x_2}$$



TDH-VD-BK

26

26

ĐIỀU KHIỂN LOGIC VÀ PLC

TDH-VD-BK

1

Nội dung

- 1. Cơ sở cho Điều khiển logic
- 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp
- 3. Tổng hợp mạch logic tuần tự
- 4. Tổng quan về PLC
- 5. Kỹ thuật lập trình PLC

TDH-VD-BK 2

2

2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp

- 2.1. Khái niệm mạch logic tổ hợp
- 2.2. Tổng hợp mạch logic tổ hợp
 - Dạng tổng chuẩn đầy đủ
 - Dạng tích chuẩn đầy đủ
- 2.3. Tối thiểu hóa mạch logic tổ hợp
 - Phương pháp đại số
 - Phương pháp bảng Các nô (Carnough map)
 - Phương pháp Quine Mc. Clusky

TDH-VD-BK 3

3

2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp


- 2.1. Khái niệm mạch logic tổ hợp
- 2.2. Tổng hợp mạch logic tổ hợp
 - Dạng tổng chuẩn đầy đủ
 - Dạng tích chuẩn đầy đủ
- 2.3. Tối thiểu hóa mạch logic tổ hợp
 - Phương pháp đại số
 - Phương pháp bảng Các nô (Carnough map)
 - Phương pháp Quine Mc. Clusky

TDH-VD-BK 4

4

2.1. Khái niệm về mạch logic tổ hợp

- Định nghĩa: Mạch logic tổ hợp là mạch logic mà tín hiệu ra của mạch chỉ phụ thuộc vào tín hiệu đầu vào, không phụ thuộc vào thứ tự, thời gian tác động của tín hiệu vào
- Tính chất
 - · Không có nhớ
 - Không có yếu tố thời gian
 - Cùng một tổ hợp tín hiệu vào, tín hiệu ra là duy nhất
 - Mạch vòng hở



TDH-VD-BK

5

5

2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp


- 2.1. Khái niệm mạch logic tổ hợp
- 2.2. Tổng hợp mạch logic tổ hợp
 - Dạng tổng chuẩn đầy đủ
 - Dạng tích chuẩn đầy đủ
- 2.3. Tối thiểu hóa mạch logic tổ hợp
 - Phương pháp đại số
 - Phương pháp bảng Các nô (Carnough map)
 - Phương pháp Quine Mc. Clusky

TDH-VD-BK

6

2.2. Tổng hợp mạch logic tổ hợp

- Dạng tổng chuẩn đầy đủ
 - Chỉ quan tâm đến tổ hợp các giá trị của biến làm cho hàm có giá trị 1.
 Mỗi tổ hợp này tương ứng với một tích của tất cả các biến.
 - Trong mỗi tích, các biến có giá trị 1 thì được biểu diễn ở trạng thái thường, các biến có giá trị 0 thì được biểu diễn ở trạng thái phủ định.
 - Hàm logic dạng tổng chuẩn đầy đủ sẽ là tổng các tích đó



7

- Chú ý: Cách ký hiệu rút gọn của hàm logic

$$f(x_1, x_2, x_3) = \overline{x_1 x_2 x_3} + \overline{x_1 x_2 x_3} + \overline{x_1 x_2 x_3} + x_1 \overline{x_2} x_3 + x_1 x_2 \overline{x_3} + x_1 x_2 x_3$$

$$f(x_1, x_2, x_3) = \sum_{i=1}^{n} (0, 2, 5, 6, 7) + N(4,3)$$


Thập phân	x1	x2	х3	f(x1,x2,x3)
0	0	0	0	1
1	0	0	1	0
2	0	1	0	1
3	0	1	1	0
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1 DH-VD-BK	1

if '4' == x && '3'==x

8

2.2. Tổng hợp mạch logic tổ hợp

- Dạng tích chuẩn đầy đủ
 - Chỉ quan tâm đến tổ hợp các giá trị của biến làm cho hàm có giá trị 0.
 Mỗi tổ hợp này tương ứng với một tổng của tất cả các biến.
 - Trong mỗi tổng, các biến có giá trị 0 thì được biểu diễn ở trạng thái thường, các biến có giá trị 1 thì được biểu diễn ở trạng thái phủ định.
 - Hàm logic dạng tích chuẩn đầy đủ sẽ là tích các tổng đó



9

2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp

- 2.1. Khái niệm mạch logic tổ hợp
- 2.2. Tổng hợp mạch logic tổ hợp
 - Dạng tổng chuẩn đầy đủ
 - Dạng tích chuẩn đầy đủ
- 2.3. Tối thiểu hóa mạch logic tổ hợp
 - Phương pháp đại số
 - Phương pháp bảng Các nô (Carnough map)
 - Phương pháp Quine Mc. Clusky

TDH-VD-BK 10

10

2.3. Tối thiểu hóa hàm logic

- Phương pháp biến đổi đại số
 - Dựa vào các hệ thức cơ bản

$$f(a,b) = \overline{a}b + ab + a\overline{b}$$

$$= (\overline{a}b + ab) + (ab + a\overline{b})$$

$$= (\overline{a} + a)b + a(b + \overline{b})$$

$$= b + a$$

- Nhược điểm: không biết rõ đã tối thiểu chưa

TDH-VD-BK

11


2.3. Tối thiểu hóa hàm logic


- Phương pháp bảng Các nô
- Biểu diễn hàm đã cho dưới dạng bảng Các nô
- Nhóm các ô có giá trị 1 và không xác định ở cạnh nhau hoặc đối xứng nhau thành các vòng:
 - Số ô trong 1 vòng là 2^m , m lớn nhất có thể
 - Các vòng có thể giao nhau nhưng không được trùm lên nhau.
 - Các vòng phải phủ hết các ô có giá trị 1
 - Số vòng phải là tối thiểu.
- Mỗi vòng tương ứng với tích các biến có giá trị không thay đổi trong vòng đó với biểu diễn tương ứng với giá trị của các biến.
- Hàm rút gọn bằng tổng các tích tương ứng với các vòng.

12

6


12





TDH-VD-BK

7



15


2.3. Tối thiểu hóa hàm logic

• Phương pháp Quine Mc. Clusky

- Ghi các tổ hợp biến theo mã nhị phân (đảo = 0)
- Nhóm các tổ hợp biến theo số chữ số 1 trong biểu diễn nhị phân, nhóm i có i chữ số 1
- Ghép tổ hợp nhóm thứ i với nhóm i+1 nếu chúng chỉ khác nhau 1 bit ở cùng 1 vị trí. Đánh dấu "-" vào vị trí bit đổi trị trong tổ hợp mới hình thành. Đánh dấu "*" vào các tổ hợp đã tham gia ghép, dấu "√" vào các tổ hợp không thể ghép
- Lặp lại 2 bước trên đến khi không kết hợp được
- Lập bảng phủ tối thiểu: chọn số tổ hợp không thể ghép tối thiểu để phủ hết số tổ hợp ban đầu
- Hàm tối thiểu bằng tổng các tích ứng với các tổ hợp không thể ghép được lựa chọn trong bảng phủ tối thiểu

TDH-VD-BK 16

16



Nhóm	Tổ hợp biến I	Tổ hơp biến II	Tổ hợp biến III
0	000*	-00*	-0-√
		00-*	-0-√
1	100*	10-*	
	001*	-01*	
2	101*	1-1√	
3	111*		

Bảng phủ

	000	001	100	101	111
-0-	X	Х	Х	Х	
1-1				Х	Х

$$f(a,b,c) = \overline{b} + ac$$

17

• Ví dụ 2:

 $f(a,b,c,d) = \overline{a}\overline{b}\overline{c}\overline{d} + \overline{a}b\overline{c}\overline{d} + \overline{a}b\overline{c}d + \overline{a}b\overline{c}d + \overline{a}bc\overline{d} + \overline{a}bcd + a\overline{b}\overline{c}\overline{d} + a\overline{b}\overline{c}d + a\overline{b}\overline{c}d + a\overline{b}\overline{c}d + ab\overline{c}d + ab$

Nhóm	Tổ hợp biến I	Tổ hợp biến II	Tổ hợp biến III
0	0000*	0-00√ -000√	
1	0100* 1000*	010-* 01-0* 100-√ 10-0√	01√ 01√
2	0101* 0110* 1001* 1010*	01-1* 011-* -101* 1-01√	-1-1√ -1-1√
3	0111* 1101*	-111* 11-1*	
4	1111*		


TDH-VD-BK

18

17

18





$$f(a,b,c,d) = \overline{a}\overline{c}\overline{d} + a\overline{b}\overline{c} + a\overline{b}\overline{d} + \overline{a}b + bd$$

TDH-VD-BK

19

19

- Bài tập về nhà:
- Rút gọn dùng bảng Các nô:

$$f(x,y,z) = \sum (0,1,6,7)$$

$$f(w,x,y,z) = \sum (1,3,7,9,11,15)$$

$$f(v,w,x,y,z) = \sum (0,4,18,19,23,27,28,29,31)$$

• Rút gọn dùng phương pháp Quine Mc.Clusky

$$f(x,y,z) = \sum (2,3,4,5)$$

$$f(w,x,y,z) = \sum (0,1,4,5,12,13)$$

$$f(w,x,y,z) = \sum (1,4,5,7,8,9,13,14,15)$$

TDH-VD-BK

20

20

ĐIỀU KHIỂN LOGIC VÀ PLC

TDH-VD-BK

1

Nội dung

- 1. Cơ sở cho Điều khiển logic
- 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp
- 3. Tổng hợp mạch logic tuần tự
- 4. Tổng quan về PLC
- 5. Kỹ thuật lập trình PLC

H-VD-BK

2

3. Tổng hợp mạch logic tuần tự

- 3.1. Khái niệm mạch logic tuần tự
 - ■Định nghĩa
 - ■Tính chất
 - ■Phân loai
 - ■Biểu diễn bằng đồ thị thời gian
- 3.2. Tổng hợp mạch logic tuần tự
 - Phương pháp ma trận trạng thái
 - Phương pháp GRAFCET

VD-BK

3

3. Tổng hợp mạch logic tuần tự

- 3.1. Khái niệm mạch logic tuần tự
 - ■Định nghĩa
 - ■Tính chất
 - ■Phân loai
 - ■Biểu diễn bằng đồ thị thời gian
- 3.2. Tổng hợp mạch logic tuần tự
 - Phương pháp ma trận trạng thái
 - Phương pháp GRAFCET


TDH-VD-BK

4

4

3.1. Khái niệm về mạch logic tuần tự

- Định nghĩa: Mạch logic tuần tự là mạch logic mà tín hiệu ra của mạch không những phụ thuộc vào tín hiệu đầu vào, mà còn phụ thuộc vào thứ tự, thời gian tác động của tín hiệu vào
- Tính chất
 - Có nhớ
 - Có yếu tổ thời gian
 - Cùng 1 tín hiệu vào, tín hiệu ra có thể khác nhau (các trạng thái trong hay trạng thái làm việc)
 - Mạch vòng kín (có phản hồi)




5

3.1. Khái niệm về mạch logic tuần tự


- · Phân loai
 - Mạch logic tuần tự đồng bộ: việc chuyển trạng thái trong mạch không những chỉ phụ thuộc vào tín hiệu đầu vào, trạng thái trước đó, mà còn phụ thuộc vào xung đồng bộ
 - Dùng phổ biến trong máy tính (môn ĐT số)
 - Mạch logic tuần tự không đồng bộ: việc chuyển trạng thái trong mạch chỉ phụ thuộc vào tín hiệu đầu vào, trạng thái trước đó
 - Không có tín hiệu đồng bộ
 - Thường gặp trong công nghệ của các máy sản xuất công nghiệp

TDH-VD-BK 6

6



• Biểu diễn bằng đồ thị thời gian



7


3. Tổng hợp mạch logic tuần tự

- 3.1. Khái niệm mạch logic tuần tự
 - Định nghĩa
 - Tính chất
 - Phân loại
 - Biểu diễn bằng đồ thị thời gian
- 3.2. Tổng hợp mạch logic tuần tự
 - Phương pháp ma trận trạng thái
 - Phương pháp GRAFCET

TDH-VD-B

8

8




9


Ví dụ 1: a_0 a_1 P
P

■ Mã hóa bài toán:
• Xác định các biến vào ra: $\frac{Vào}{Ra} = \frac{a_0a_1}{PT}$ • Graph chuyển trạng thái: $\frac{10}{10}$ $\frac{00}{10}$ $\frac{01}{01}$ $\frac{00}{01}$ 10 $\frac{10}{10}$ $\frac{00}{10}$ $\frac{01}{01}$ $\frac{00}{01}$ 10 $\frac{10}{10}$ $\frac{10}{10}$ $\frac{10}{10}$ $\frac{10}{10}$

<u>Ví dụ 1</u>:




- Mã hóa bài toán:
 - Xác định các biến vào ra: $\frac{\text{Vào}}{\text{Ra}} = \frac{a_0 a_1}{\text{PT}}$
 - Graph chuyển trạng thái:



11

• Lập bảng chuyển trạng thái MI:




Trạng thái	Tín hiệu vào:a ₀ a ₁ a ₁ a ₀			Tín hiệu ra		
	00	01	11	10	P	T
(sang phải)					1	0
(trên đường sang phải)					1	0
(sang trái)					0	1
(trên đường sang trái)					0	1

TDH-VD-BK

12

12

• Lập bảng chuyển trạng thái MI: các đỉnh




TDH-VD-BK

13

13

Lập bảng chuyển trạng thái MI: các cung có hướng



Trạng thái	Tín hiệu vào:a ₀ a ₁			Tín hiệu ra		
	00	01	11	10	P	T
(sang phải)	2	\wedge		1	1	0
(trên đường sang phải)	2/	3			1	0
(sang trái)	4 *	3	\		0	1
(trên đường sang trái)	4			1	0	1

TDH-VD-BK

14

14

- Rút gọn bảng chuyển
- (Lập bảng chuyển trạng thái M II: nhập hàng của M I)
 - > Quy tắc nhập hàng:
 - ✓ Trên cùng 1 cột biến vào, các hàng phải có cùng số ký hiệu trạng thái hoặc là giá trị trống.
 - ✓ Không quan tâm đến giá trị biến đầu ra, nhưng ưu tiên nhập các hàng có đầu ra giống nhau.
 - ✓ Số hàng nhập nhiều nhất có thể
 - ✓ Trạng thái ổn định nhập với không ổn định sẽ ghi trạng thái ổn định.
 - ✓ Trạng thái (/không) ổn định nhập với 1 ô trống sẽ ghi trạng thái (/không) ổn định

DH-VD-BK

15


Trạng thái	Tín hiệu vào:a ₀ a ₁ a ₀			Tín hiệu ra			
	00	01	11	10	P	Т	
(sang phải)	2			1	1	0	
(trên đường sang phải)	2	3			1	0	
(sang trái)	4	3			0	1	
(trên đường sang trái)	4			1	0	1	
Bảng M IIa_							
Bảng M II		a_1					
Bảng M II	10	a ₁	a ₍		_ 		
Bảng M II (1) + (2)	210	3	a	10			

16

- Xác định và mã hóa biến trung gian
 - Số lượng biến trung gian tối thiểu Smin


$$2^{S_{\min}} \geq N \qquad \text{(N: số hàng của M II)} \\ -N = 2 \Rightarrow S_{\min} = 1 \Rightarrow \text{chọn 1 biến trung gian X}$$

- Mã hóa





TDH-VD-BK

17




18






- Ví dụ 2: 2 nút ấn m và d, 1 thiết bị điện T
 - Ấn nút m: đóng điện cho T
 - Ấn nút d: cắt điện của T
 - 2 nút ấn đồng thời: T ngắt điện
- Chọn các biến vào ra: $\frac{\text{Vào}}{\text{Ra}} = \frac{\text{md}}{\text{T}}$
- Graph chuyển trạng thái



2

21



Bảng M I

Trạng thái		Tín hiệu ra			
		T			
	00	01	11	10	
1	1	4	5	2	0
2	3	4	5	2	1
3	3	4	5	2	1
4	1	4	5	2	0
(5)	1	4	(5)	2	0

TDH-VD-BK


22


22


• Bảng chuyển trạng thái M I & M II Bảng M I Tín hiệu ra Trạng thái Tín hiệu vào: md 00 01 11 10 $\overline{(1)}$ 4 5 2 0 2 3 4 5 4 5 2 0 (5) 2 Bảng M II m (5)⁰ **4**⁰ (1) + (4) + (5)2 31 2+3

23

• Xác định và mã hóa biến trung gian: - Smin = 1, chọn biến trung gian là biến ra X = T1 4 5 d 2 3 **4**⁰ (5)⁰ $\mathbf{2}^{1}$ 2 31 Т $T = m\bar{d} + T\bar{d}$ 0 0 $=(m+T)\bar{d}$ T 0 0 24







Bång M I


Trạng thái		Tín hiệu ra T			
	00	01	11	10	1
1	1	4	5	2	0
2	3		5	2	1
3	3	4	5	2	1
4	1	4	5		0
(5)		4	(5)	2	0

TDH-VD-BK

27

27

- Ví dụ 2.2: 2 nút ấn m và d, 1 thiết bị điện T
 - Ấn nút m: đóng điện cho T
 - Ấn nút d: cắt điện của T
- Chọn các biến vào ra:
- Graph chuyển trạng thái $\frac{\sqrt{ao}}{Ra} = \frac{ma}{T}$



TDH-VD-BK


28

28

- Ví dụ 3: 3 nút ấn a, b và c, động cơ M
 - Ấn nút a: động cơ quay thuận
 - Ấn nút b: động cơ quay ngược
 - Ấn nút c: động cơ dừng
 - Đang quay thuận, ấn b: động cơ quay ngược
 - Đang quay ngược, ấn a: động cơ quay thuận
- Chọn các biến vào ra: $\frac{\text{Vào}}{\text{Ra}} = \frac{\text{abc}}{\text{TN}}$
 - Quay thuận: TN = 10
 - Quay ngược: TN = 01
 - Dùng: TN = 00

TDH-VD-BK

29




Bảng M I

Trạng thái		Tín hiệu vào: abc						Tín hiệu ra		
	000	001	011	010	110	111	101	100	Т	N
1	1	4		5				2	0	0
2	3							2	1	0
3	3	4		5				2	1	0
4	1	4							0	0
(5)	6			(3)					0	1
6	6	4		5				2	0	1


TDH-VD-BK


3(

30





32






34







• Ví dụ 4:


Chu trình làm việc:


• A sang phải (A+)

• A sang trái (A-)


• B đi xuống (B+)

• B đi lên (B-)





40



- Nhận xét:
 - Số biến vào lớn
 - Có thể rút gọn số biến vào:
 - Chọn a sao cho a1 là tín hiệu đóng (set) của a, a0 là tín hiệu cắt (reset) của a


$$a = a_1 + a.\,\bar{a}_0$$


 Chọn b sao cho b1 là tín hiệu đóng (set) của b, b0 là tín hiệu cắt (reset) của b

$$b = b_1 + b.\,\overline{b}_0$$


TDH-VD-BK 42


42







44









48

3. Tổng hợp mạch logic tuần tự

- 3.1. Khái niệm mạch logic tuần tự
 - Định nghĩa
 - Tính chất
 - Phân loai
 - Biểu diễn bằng đồ thị thời gian

3.2. Tổng hợp mạch logic tuần tự


- Phương pháp ma trận trạng thái
- Phương pháp GRAFCET

TDH-VD-BK 49

49

3.2. Tổng hợp mạch logic tuần tự

- Phương pháp GRAFCET
 - Biểu diễn các quá trình công nghệ dưới dạng lưu đồ (graph) các trạng thái làm việc
 - Xây dựng các hàm logic điều khiển và sơ đồ điều khiển từ lưu đồ (graph) các trạng thái làm việc



TDH-VD-BK

50

• Phương pháp GRAFCET

- Một số ký hiệu cơ bản

Tên gọi	Ký hiệu		
Trạng thái ban đầu	0		
Trạng thái thông thường	k		
Trạng thái đang hoạt động	lacksquarek $lacksquare$ 0		
Cung định hướng và chuyển tiếp	+		

TDH-VD-BK

51

51

• Phương pháp GRAFCET

- Mỗi trạng thái ứng với một hoặc một nhóm hành động hoàn chỉnh
- Mỗi chuyển tiếp đi kèm với tác nhân kích thích (điều kiện logic) biểu thị điều kiện chuyển trạng thái
- Trạng thái đang hoạt động: thực thi các hành động tương ứng với trạng thái đó
- Hoạt động của GRAFCET: các trạng thái lần lượt hoạt động theo trình tự quy định (di chuyển token)


TDH-VD-BK

52

- Quy tắc hoạt động của GRAFCET (quy tắc vượt qua chuyển tiếp)
 - Chuyển tiếp sẵn sàng: các trạng thái ngay trước chuyển tiếp (đầu vào) là đang hoạt động
 - Chuyển tiếp được vượt qua: khi chuyển tiếp sẵn sàng và tác nhân kích thích xảy ra (điều kiện logic là đúng)
 - Khi vượt qua chuyển tiếp: Các trạng thái ngay trước chuyển tiếp ngừng hoạt động, đồng thời các trạng thái ngay sau (đầu ra) hoạt động

TDH-VD-BK 53

53



54


- Xây dựng hàm logic từ GRAFCET
 - Mỗi trạng thái \boldsymbol{i} ứng với một biến ra $\boldsymbol{S}_{\boldsymbol{i}}$
 - Mỗi biến S_i sẽ có 2 hàm đóng (set) S_i^+ và hàm cắt (reset) S_i^-

$$S_{i} = (S_{i}^{+} + S_{i})\overline{S_{i}^{-}}$$

$$S_{i}^{+} = f_{i-1}S_{i-1}$$

$$S_{i}^{-} = S_{i+1}$$

– Cần một tín hiệu xác lập trạng thái ban đầu (g)





$$S_0^+ = g + f_n S_n$$


TDH-VD-BK


55

55










• Mạch phân kỳ "HOẶC"



$$S_{i}^{-} = S_{i+1} + S_{i+2} + S_{i+3}$$

$$S_{i+1}^{+} = f_{i+1}S_{i}$$


$$S_{i+2}^{+} = f_{i+2}S_{i}$$


$$S_{i+3}^{+} = f_{i+3}S_{i}$$

TDH-VD-BK

59

59






$$S_{i+1}^{-} = S_{i+2}^{-} = S_{i+3}^{-} = S_{i+4}$$


$$S_{i+4}^{+} = f_{i+1}S_{i+1} + f_{i+2}S_{i+2} + f_{i+3}S_{i+3}$$


TDH-VD-BK


60


60











ĐIỀU KHIỂN LOGIC VÀ PLC

TDH-VD-BK

1

Nội dung

- 1. Cơ sở cho Điều khiển logic
- 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp
- 3. Tổng hợp mạch logic tuần tự
- 4. Tổng quan về PLC
- 5. Kỹ thuật lập trình PLC

TDH-VD-BK 2

2

4. Tổng quan về PLC

- 4.1. Giới thiệu chung về PLC
 - Định nghĩa
 - Lich sử
 - Ưu điểm
 - Úng dụng
 - Phân loại
- 4.2. Cấu trúc phần cứng và nguyên lý làm việc
- 4.3. Ghép nổi với module vào/ra logic
- 4.4. Ghép nổi với module vào/ra tương tự
- 4.5. Chuẩn IEC 61131-3 cho lập trình PLC

TDH-VD-RK

3

3

4.1. Giới thiệu chung về PLC

• Định nghĩa (theo IEC61131):

"Hệ thống điện tử số được thiết kế sử dụng trong môi trường công nghiệp, có bộ nhớ khả trình với tập lệnh hướng tới người sử dụng để thực hiện các chức năng nhất định như logic, tuần tự, định thời gian, đếm và tính toán số học, được sử dụng để điều khiển nhiều loại máy và quá trình khác nhau thông qua các đầu vào/ra số hoặc tương tự."

D-BK

4

4.1. Giới thiệu chung về PLC

- Lịch sử
 - ✓ Xuất hiện năm 1968 bởi Modicon theo yêu cầu của General Motors
 - ✓ Được thiết kế để dễ lập trình và bảo trì.
 - ✓ Thay thế các hệ thống điều khiển logic cồng kềnh sử dụng role trong sản xuất tự động.
 - ✓ Chi phí thấp, nhỏ gọn, linh hoạt dựa trên kiến trúc bộ vi xử lý.



VD-RK

5

4.1. Giới thiệu chung về PLC

- Ưu điểm:
 - ✓ Chi phí hiệu quả.
 - ✓ Linh hoat.
 - ✓ Cho phép điều khiển các tác vụ phức tạp nhờ khả năng tính toán đa dạng.
 - ✓ Lập trình đơn giản.
 - ✓ Tin cậy.

TDH-VD-BK 6

6

4.1. Giới thiệu chung về PLC

- Úng dụng của PLC:
 - ✓ Điều khiển hệ thống băng tải, điểu khiển thang máy, hệ thống quản lý và giám sát, hệ thống điều hòa.
 - ✓ Quản lý hệ điều khiển phân tán phức tạp
 - ✓ Hệ thống điều khiển trong nhà máy xi măng, nhà máy nhiệt điện.
 - **√** ...


TDH-VD-BK 7

7

4.1. Giới thiệu chung về PLC

• Phân loại






TDH-VD-BK

8

4.2. Cấu trúc phần cứng và nguyên lý làm việc


- Cấu trúc phần cứng
 - ✓ Nguồn (Power Supply).
 - ✓ Bộ xử lý trung tâm (CPU).
 - ✓ Đầu vào/ra (I/O).
 - ✓ Bộ nhớ (Memory).
 - ✓ Truyền thông (Communication).




9


4.2. Cấu trúc phần cứng và nguyên lý làm việc

• Nguyên lý làm việc: theo chu trình quét






10



TDH-VD-BK

11

4.2. Ghép nối với module vào/ra




12


4.2. Ghép nối với module vào/ra +D¢ Ví dụ S1 IN 0 IN 1 IN 2 Power Output 24DC O O-(1) (2) IN₃ IN 4 Cảm biến 2 đầu dây IN 5 IN 6 O (1) (2)0 IN 7 DĊ Ō (<u>3)</u> COM -DĊ Cảm biến 3 đầu dây

Sơ đồ nguyên lý đấu dây với module 1769-IQ của hãng Rockwell Automation


13




4.2. Ghép nối với module vào/raSơ đồ nguyên lý ghép nối đầu ra logic



Đầu ra kiểu role



Đầu ra transitor kiểu sink




Đầu ra transitor kiểu source


15

TDH-VD-BK


15



16







- Tiêu chuẩn IEC 61131
- Ưu điểm của IEC61131-3 đối với người lập trình.
- Các mô hình phần mềm trong IEC 61131-3
- 5 ngôn ngữ lập trình trong IEC 61131-3
- Khối chức năng và POU
- Kiểu dữ liệu IEC, hàm tiêu chuẩn và khối chức năng tiêu chuẩn
- Chứng nhận PLCopen

TDH-VD-BK 20

20

• Tiêu chuẩn IEC 61131

Phần 1	Tổng quan chung, các định nghĩa	Tiêu chuẩn quốc tế	
Phần 2	Phần cứng	Tiêu chuẩn quốc tế	
Phần 3	Ngôn ngữ lập trình	Tiêu chuẩn quốc tế	
Phần 4	Hướng dẫn người dùng	Tiêu chuẩn quốc tế	
Phần 5	Truyền thông	Tiêu chuẩn quốc tế	
Phần 6	An toàn	Tiêu chuẩn quốc tế	
Phần 7	Logix mờ	Tiêu chuẩn quốc tế	
Phần 8	Báo cáo kỹ thuật		21

21

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

Phần 3: IEC 61131-3 Ngôn ngữ lập trình

- ✓ Mô hình phần mềm, truyền thông và lập trình.
- ✓ Định nghĩa 5 ngôn ngữ lập trình:
 - Cú pháp và ngữ nghĩa của hai ngôn ngữ văn bản và hai ngôn ngữ đồ họa: Instruction List (IL), Structured Text (ST), Ladder Diagram (LD) và Function Block Diagram (FBD).
 - Sequential Function Chart (SFC) cho lập trình cấu trúc.

TDH-VD-BK 22

22

- Uu điểm của IEC 61131 3
 - Tiêu chuẩn quốc tế.
 - ✓ Từng bước được hỗ trợ bởi các nhà sản xuất
 - ✓ Cấu trúc, ngôn ngữ và cách xử lý thống nhất
 - Tiết kiệm thời gian
 - ✓ Thống nhất các khái niệm về mô hình phần mềm và kiểu dữ liệu
 - ✓ Học và áp dụng cho nhiều bộ điều khiển
 - ✓ Giảm thiểu hiểm lầm và sai sót.
 - ✓ Hàm và khối chức năng chuẩn
 - ✓ Có tính tái sử dụng

TDH-VD-BK 23

23

4.3. Chuẩn IEC 61131-3 cho lập trình PLC


- Ưu điểm của IEC 61131 3 (tiếp)
 - Hỗ trợ lập trình àn toàn và chất lượng.
 - ✓ Cấu trúc đơn giản và thuận tiện
 - ✓ Tạo dữ liệu hạn chế lỗi lập trình
 - Cung cấp ngôn ngữ lập trình tốt nhất cho từng vấn đề
 - ✓ Thông số kỹ thuật thống nhất cho các ngôn ngữ
 - ✓ Hai ngôn ngữ văn bản và hai ngôn ngữ đồ họa.
 - ✓ Một ngôn ngữ cấu trúc, cung cấp một cái nhìn tổng quan.
 - ✓ Ngôn ngữ bậc cao khả dụng
 - ✓ Có khả năng kết hợp các ngôn ngữ

H-VD-BK

24

24

Mô hình phần mềm



25

25

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

- Mô hình phần mềm:
 - ✓ Configuration Cấu hình: Tương đương với một hệ thống điều khiển khả trình.
 - ✓ Resource Tài nguyên: Tương ứng với chức năng xử lý tín hiệu với giao diện sử dụng người-máy và chức năng kết nối với cảm biến và cơ cấu chấp hành
 - ✓ Task Tác vụ: cách thức thực thi các đơn vị tổ chức chương trình theo khoảng thời gian định kỳ hay theo sự kiện

TDH-VD-BK 26

26

- Mô hình phần mềm (tiếp)
 - ✓ Program Chương trình: đơn vị tổ chức chương trình cấp cao nhất, có thể gọi đến hàm hoặc khối chức năng.
 - ✓ Function Block Khối chức năng: đơn vị tổ chức chương trình, có thể gọi đến hàm hoặc khối chức năng khác

H-VD-BK 27

27

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

Các thành phần

Thành phần	Ví dụ
Character set	English,
Data types	BOOL, WORD, INTERGER,
Variables	VAR, VAR_input, VAR_output,
Functions	AND, OR, ADD, SUB,
Program Organisation Units (POUs)	Function, Function Block,
SFC elements	Steps, Transitions,
Configuration elements	TDN-Tasks 2

28

• Một số kiểu dữ liệu cơ bản

STT	Từ khóa	Kiểu dữ liệu	Bit dữ liệu	Giá trị khởi tạo mặc định
1	BOOL	Kiểu Bool	1	0/FALSE
2	INT	Kiểu nguyên	16	0
3	REAL	Số thực	32	0.0
4	TIME	Khoảng thời gian		T#0s
5	DATE	Ngày		D#0001-01-01
6	TIME_OF_DAY (TOD)	Thời gian trong ngày		TOD#00:00:00
7	STRING	Chuỗi kí tự 8 bit	8	11
8	BYTE	Chuỗi 8 bit	8	0
9	WORD	Chuỗi 16 bit	16	0
10	DWORD	Chuỗi 32 bit	32	0

TDH-VD-BK


29

30

29

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

• 5 ngôn ngữ lập trình




30

• 5 ngôn ngữ lập trình

Ladder Diagram (LD)

- ✓ Chuẩn hóa các ký hiệu lập trình giản đồ thang dạng tiếp điểm.
- ✓ Dựa trên tiêu chuẩn cho bản vẽ điện



TDH-VD-BK

31


31

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

• 5 ngôn ngữ lập trình

Instruction List (IL)

- ✓ Mô hình thực thi dựa trên tính toán đơn.
- ✓ Chỉ một thao tác như lưu trữ một giá trị trong thanh ghi tích lũy, được phép trên mỗi dòng lệnh



TDH-VD-BK

32

32

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

• 5 ngôn ngữ lập trình

Structured Text (ST)

- ✓ Ngôn ngữ lập trình bậc cao.
- ✓ Cú pháp tương tự PASCAL
- ✓ Hỗ trợ các câu lệnh phức tạp: REPEAT-UNTIL; WHILE-DO; IF-THEN-ELSE; CASE; SQRT(), SIN()



TDH-VD-BK

33


33

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

• 5 ngôn ngữ lập trình

Function Block Diagram (ST)

- ✓ Ngôn ngữ đồ họa, được sử dụng phổ biến ở Châu Âu.
- ✓ Các phần tử chương trình xuất hiện dưới dạng các khối được nối dây với nhau tương tư như sơ đồ mạch.
- ✓ Được sử dụng trong nhiều ứng dụng liên quan đến luồng thông tin hoặc dữ liệu giữa các thành phần điều khiển.



34


34

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

• 5 ngôn ngữ lập trình

Sequential Function Chart (SFC)

- ✓ Ngôn ngữ đồ họa dạng biểu đồ tuần tự --> flowchart.
- ✓ Dựa trên Grafcet (IEC 848)
- ✓ Phù hợp cho chẩn đoán nhanh
- ✓ Các thành phần cơ bản gồm các trạng thái (Step) đi kèm khối hành động và các chuyển tiếp (Transition)



DH-VD-BK

35

35

4.3. Chuẩn IEC 61131-3 cho lập trình PLC

• 5 ngôn ngữ lập trình

Sequential Function Chart (SFC)

- ✓ Các trạng thái bao gồm một đoạn chương trình được thực thi cho đến khi điều kiện tại chuyển tiếp được thỏa mãn.
- ✓ Lập trình các tác vụ phức tạp bằng cách chia thành các phần nhỏ hơn
- ✓ Mỗi thành phần có thể được lập trình bằng bất kỳ ngôn ngữ nào

Step 1 N FILL

Transition 1

Step 2 S Empty

Transition 2

Step 3

36

36

ĐIỀU KHIỂN LOGIC VÀ PLC

TDH-VD-BK

1

Nội dung

- 1. Cơ sở cho Điều khiển logic
- 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp
- 3. Tổng hợp mạch logic tuần tự
- 4. Tổng quan về PLC
- 5. Kỹ thuật lập trình PLC

TDH-VD-BK 2

2

5. Kỹ thuật lập trình PLC

- 5.1. Chu trình thiết kế chương trình PLC
- 5.2. Các ngôn ngữ lập trình theo chuẩn IEC61131-3
- 5.3. Thiết kế chương trình sử dụng hàm logic
- 5.4. Thiết kế chương trình sử dụng SFC

BK 3

3

5. Kỹ thuật lập trình PLC

5.1. Chu trình thiết kế chương trình PLC

- 5.2. Các ngôn ngữ lập trình theo chuẩn IEC61131-3
- 5.3. Thiết kế chương trình sử dụng hàm logic
- 5.4. Thiết kế chương trình sử dụng SFC

TDH-VD-BK 4

4

Bước 1 Phân tích

Bước 2 Thiết kế

Bước 3 Lập trình

Bước 4 Kiểm tra

Bước 5 Viết tài liệu

Bước 6 Vận hành

TDH-VD-BK

5

5.1. Chu trình thiết kế chương trình PLC

Bước 1: Phân tích

- Tìm hiểu công nghệ
 - ✓ Thảo luận trực tiếp với khách hàng
 - ✓ Sơ đồ công nghệ P&ID, hồ sơ nâng cấp cải tạo (nếu có)
- Trả lời các câu hỏi
 - ✓ Cần điều khiển những gì?
 - ✓ Các hành động điều khiển được thực hiện như thế nào
 - ✓ Người vận hành tác động được những gì?
 - ✓ Xử lý thế nào khi có-sự cố?

6

6

Bước 1: Phân tích (tiếp)

- Kết quả
 - ✓ Mô tả được hoạt động của quá trình
 - ✓ Tác động từ trạm vận hành và cách thức tác động
 - ✓ Danh sách các tín hiệu vào/ra
 - ✓ Chế đô vân hành khi có lỗi

TDH-VD-BK 7

7

5.1. Chu trình thiết kế chương trình PLC

Bước 2: Thiết kế

- Lựa chọn phần cứng
 - ✓ Số lượng đầu vào/ra logic hoặc tương tự
 - ✓ Số lượng đầu vào/ra đặc biệt: high speed counter, PWM
 - ✓ Truyền thông: RS232, Modbus, Ethernet...

STT	Tên tín hiệu	Đầu vào		Đầu ra		Truyền thông hoặc tín hiệu đặc biệt		Ghi chú
		Logic	Tương tự	Logic	Tương tự	Loại truyền thông	Loại tín hiệu	
1								
				TDH-	VD-BK			

8

8

- Bước 2: Thiết kế (tiếp)
 - Lựa chọn phần cứng
 - ✓ Tốc độ xử lý, dung lượng bộ nhớ

STT	Loại câu lệnh	Thời gian max (μs)	Thời gian min (μs)	Bộ nhớ chương trình (Words)	Bộ nhớ dữ liệu (Words)	Số lượng câu lệnh (number)	Tổng bộ nhớ chương trình (Words)
1	Đọc đầu						
	vào						

TDH-VD-BK

9

9

5.1. Chu trình thiết kế chương trình PLC

Bước 2: Thiết kế (tiếp)

- Phân địa chỉ tín hiệu
 - ✓ Theo chức năng: đầu vào/ra tương tự, tốc độ cao...
 - ✓ Các biến có cùng một đối tượng hoặc các biến trong cùng trình tự tác động nên có địa chỉ gần nhau

STT	Tr^- 4/- 1:*^-	Đầu vào		Đầu ra		Die ob?	Ghi
511	Tên tín hiệu	Logic	Tương tự	Logic	Tương tự	Địa chỉ	chú
1							
2							
			TDH-\	/D-BK			


10

+DC (sinking)

5.1. Chu trình thiết kế chương trình PLC

Bước 2: Thiết kế (tiếp)

- Phân địa chỉ tín hiệu
 - ✓ Sơ đồ đấu dây



11

5.1. Chu trình thiết kế chương trình PLC

Bước 3: Lập trình


- Tổng hợp hàm logic --> chương trình LD, IL, FBD
- Grafcet --> chương trình SFC
- Lưu đồ thuật toán --> chương trình ST

TDH-VD-BK 12

12

Bước 4: Kiểm tra

• Mô phỏng bằng phần mềm, giả lập các tín hiệu vào




13

5.1. Chu trình thiết kế chương trình PLC

TDH-VD-BK

Bước 5: Viết tài liệu

- Hướng dẫn vận hành
- Phục vụ bảo trì, bảo dưỡng
- Viết song song và được cập nhật trong quá trình phát triển dự án



14

Bước 6: Vận hành

- Chạy thử bộ từng phận riêng lẻ, không tải
- Chạy thử từng bộ phận riêng lẻ, có tải
- Chạy thử toàn hệ thống không tải
- Chạy thử toàn hệ thống có tải

-VD-BK 15

15

5. Kỹ thuật lập trình PLC


5.1. Chu trình thiết kế chương trình PLC

5.2. Các ngôn ngữ lập trình

- 5.3. Thiết kế chương trình sử dụng hàm logic
- 5.4. Thiết kế chương trình sử dụng SFC

TDH-VD-BK 16

16



17

5.2. Các ngôn ngữ lập trình **Ngôn ngữ LD**


- Hai thanh nguồn (Power rails).
- Tiếp điểm (Contacts) đại diện cho biến logic
 - ✓ Thường mở (Normally Open)
 - ✓ Thường đóng (Normally Closed)
 - ✓ Tiếp điểm nối tiếp --> logic AND
 - ✓ Nhánh song song --> logic OR
- Cuộn dây (Coils) đại diện cho đầu ra
- Tạo mạch phản hồi: tên tiếp điểm trùng tên cuộn dây


18

18

5.2. Các ngôn ngữ lập trình **Ngôn ngữ LD**

Motor := (switch1 OR switch 2) AND (NOT alarm)





fan := (start OR fan) AND (NOT stop)

TDH-VD-BK 19

19

5.2. Các ngôn ngữ lập trình **Ngôn ngữ LD**

STT	Tên	Ký hiệu	Ý nghĩa
1	Tiếp điểm		Khi biến có giá trị bằng 1 thì tiếp điểm này sẽ đóng
	thường hở		lại.
2	Tiếp điểm	171	Khi biến có giá trị bằng 0 thì tiếp điểm này sẽ đóng
	thường kín	7/ [-	lại
3	Tiếp điểm	1.1	Phát hiện trạng thái của biến thay đổi từ 0 lên 1 và
	sườn lên	$\neg P \vdash \neg$	sẽ cho giá trị 1 tại thời điểm đó. Còn các thời điểm
			khác là 0.
4	Tiếp điểm	1 1	Phát hiện trạng thái của biến thay đổi từ 1 xuống 0
	sườn xuống	N -	và sẽ cho giá trị 1 tại thời điểm đó. Còn các thời
			điểm khác là 0.

20

20

5.2. Các ngôn ngữ lập trình **Ngôn ngữ LD**

5	Cuộn dây	-()-	Trạng thái của biến tương ứng với trạng thái bên trái cuộn dây.
6	Cuộn dây đảo	-(/)-	Trạng thái của biến tương ứng với nghịch đảo của trạng thái bên trái cuộn dây.
7	Cuộn dây SET	_(s)_	Trạng thái của biến tương ứng được set lên ON khi trạng thái ON ở phía trước và duy trì trạng thái này cho đến khi được reset bằng cuộn RESET.
8	Cuộn dây RESET	—(R)—	Trạng thái của biến tương ứng được reset xuống OFF khi có trạng thái ON phía trước.

-BK

21

21

5.2. Các ngôn ngữ lập trình

Ngôn ngữ LD


- Ưu điểm:
 - ✓ Dễ lập trình, dễ hiểu: giống sơ đồ mạch điện.
 - ✓ Dễ bảo dưỡng: có khả năng chẩn đoán lỗi online, từ đó định vị lỗi logic hoặc lỗi thiết bị.
- Nhược điểm:
 - ✓ Khó module hóa.
 - ✓ Hạn chế với kiểu dữ liệu có cấu trúc.

22


22

Ngôn ngữ FBD


- Gồm nhiều Function Block (FB).
- Tín hiệu chạy từ đầu ra của FB này đến đầu vào của FB khác.
- Đầu ra FB được cập nhận kết quả từ tính toán của FB dựa trên các tham số vào.
- Dòng tín hiệu chạy từ trái qua phải.



23



24



25

5.2. Các ngôn ngữ lập trình

Ngôn ngữ FBD

- Ưu điểm:
 - ✓ Tương tự các mạch IC trong điện tử.
 - ✓ Úng dụng kế hợp chức năng điều khiển logic và điều khiển phản hồi.
- Nhược điểm:
 - ✓ Hỗ trợ kém khi có một hay nhiều hành động lặp lại trong một khoảng thời gian định trước.
 - ✓ Khá cổng kềnh.

TDH-VD-Bk

26

26

Ngôn ngữ IL

- Ngôn ngữ lập trình bậc thấp, gồm các chuỗi câu lệnh, mỗi lệnh một dòng.
- Mỗi câu lệnh gồm một toán tử và một hay nhiều toán hạng.

Label	Operator	Operand	Comment
	LD	temp1	(*Load temp1 and*)
	GT	temp2	(*Test if temp1 > temp2*)
	JMPCN	Greater	(*Jump if not true to Greater*)
	LD	speed1	(*Load speed1*)
	ADD	200	(*Add constant 200*)
	JMP	End	(*Jump unconditional to End*)
Greater:	LD TDH-\	^{/D-} speed2	(*Load speed2*)

27

5.2. Các ngôn ngữ lập trình

Ngôn ngữ IL

- Ưu điểm:
 - ✓ Thích hợp với ứng dụng nhỏ.
 - ✓ Tối ưu hóa bộ nhớ và tốc độ thực thi.
 - ✓ Có thể module hóa và tái sử dụng.
- Nhược điểm:
 - ✓ Ngôn ngữ bậc thấp, khó theo dõi.
 - ✓ Thanh ghi chỉ có một giá trị tại một thời điểm, khó làm việc với các dữ liệu có√cấu trúc.

 28

28

Ngôn ngữ IL

Toán tử	Ý nghĩa
LD	Đặt giá trị hiện tại cho toán hạng, nghịch đảo là LDN
ST	Đưa giá trị hiện tại tới địa chỉ toán hạng
S	Đặt toán hạng loại logic lên 1
R	Đặt lại logic 0 cho toán hạng
AND	Logic AND, nghịch đảo là ANDN
OR	Logic OR, nghịch đảo là ORN
XOR	Hoặc loại trừ
NOT	Logic nghịch đảo
ADD	Cộng
SUB	Trừ
MUL	Nhân

Toán tử	Ý nghĩa
DIV	Chia
MOD	Phép chia lấy dư
GT	So sánh lớn hơn
GE	So sánh lớn hơn hoặc bằng
EQ	So sánh bằng
NE	So sánh khác nhau
LE	So sánh nhô hơn hoặc bằng
LT	So sánh nhỏ hơn
JMP	Nhảy tới nhãn
CAL	Gọi khối chức năng
\RET	Trở về từ gọi hàm, khối chức năng hay chương trình

20

29

5.2. Các ngôn ngữ lập trình

Ngôn ngữ ST

- Ngôn ngữ lập trình bậc cao (tương tự Pascal, C).
- 5 loại câu lệnh chính
 - ✓ Lệnh gán: biến:=giá trị
 - ✓ Lệnh lựa chọn: IF... THEN
 - ✓ Lệnh vòng lặp: WHILE, REPEAT, FOR
 - ✓ Function và function block
 - ✓ Lệnh điều khiển: RETURN, EXIT

30

30

Ngôn ngữ ST

- Lệnh gán
 - Gán giá trị cho biến hoặc biểu thức
 - Cấu trúc:

```
X:=Y; (* X và Y có cùng kiểu dữ liệu*)
```

• Ví dụ:

```
Rate := 13.1; (*Gán giá trị hằng số *)

Count := Count +1; (*Gán giá trị bằng một biểu thức*)
```

31

5.2. Các ngôn ngữ lập trình

Ngôn ngữ ST

```
• Lệnh điều kiện IF... THEN:
```

```
Dạng 1: IF <Biểu thức điều kiện> THEN 
<Các câu lệnh> 
END IF;
```

<Các câu lệnh>

END_IF;

TDH-VD-BK 32

32

Ngôn ngữ ST

• Lệnh điều kiện liệt kê CASE ... OF

Case speed of:

```
Stop: rate: = 0.0; (*Nếu speed bằng stop, gán rate bằng 0*)
Slow: rate: = 20.4; (*Nếu speed bằng slow, gán rate bằng 20.4*)
```

Else

rate:=0; (*Các trường hợp còn lại rate bằng 0*)

End case;

VD-BK 3:

33

5.2. Các ngôn ngữ lập trình

Ngôn ngữ ST

- Lệnh vòng lặp FOR
 - Số vòng lặp là hữu hạn
 - Cấu trúc:

```
FOR <giá trị bắt đầu>
TO <giá trị kết thúc>
```

BY <bush

<Các câu lệnh ...>

END FOR;

Ví dụ:

count := 0;

FOR i:=1 TO 10 DO

count := count + i;

END FOR;

TDH-VD-BK

34

34

Ngôn ngữ ST

- Lệnh vòng lặp WHILE
 - Số vòng lặp không xác định trước nhưng điều kiện kết thúc xác định
 - Cấu trúc:
 WHILE <điều kiện> DO
 <Các câu lệnh>
 END_WHILE;

```
Ví dụ:

WHILE switch 1 OR switch 3

DO

pump := FALSE;

alarm := TRUE;

END WHILE;
```

TDH-VD-BK

35

35

5.2. Các ngôn ngữ lập trình

Ngôn ngữ ST

- Lệnh vòng lặp REPEAT
 - Kiểm tra điều kiện sau khi thực hiện lệnh
 - Cấu trúc:

 REPEAT

 <statements...>

 UNTIL <boolean expression>
 END_REPEAT;

Ví dụ:

B:=0 REPEAT B:=B+1; $UNTIL\ B>10$ $END_REPEAT;$

TDH-VD-BK

36

36

Ngôn ngữ ST

- Ưu điểm:
 - ✓ Phù hợp với tính toán phức tạp và vòng lặp
 - ✓ Dùng nhiều trong điều khiển tương tự
- Nhược điểm:
 - ✓ Đòi hỏi kiến thức nhất định về lập trình.

DH-VD-BK 37

37


5.2. Các ngôn ngữ lập trình

Ngôn ngữ SFC

- Phát triển từ Grafcet
- Có thể mạnh trong mô tả hệ thống điều khiển tuần tự.
- Sử dụng kết hợp với 4 ngôn ngữ còn lại

TDH-VD-BK 38

38




Ngôn ngữ SFC

- Ưu điểm:
 - ✓ Phù hợp với hệ thống tuần tự
- Nhược điểm:
 - ✓ Không phải ngôn ngữ hoàn chỉnh.
 - ✓ Thời gian thực hiện các phép điều kiện đơn giản lâu hơn các ngôn ngữ khác.

TDH-VD-BK 40

40

Ví dụ: Điều khiển dây chuyển đóng hộp sản phẩm



41

41

5.2. Các ngôn ngữ lập trình

Mô tả công nghệ

- Khi nút Start được ấn, băng tải hộp chạy. Băng tải hộp sẽ dừng lại khi có tín hiệu từ cảm biến báo về rằng đã có hộp ở vị trí đóng gói. Lúc này, băng tải táo bắt đầu hoạt động.
- Băng tải táo làm nhiệm vụ cung cấp táo đổ vào hộp. Một cảm biến được sử dụng để đếm từng quả táo được đổ vào hộp.
- Khi số táo đổ vào hộp bằng 10, băng tải táo dừng, băng tải hộp lại chạy.
- Quá trình tiếp tục lặp lại cho đến khi nút Stop được ấn thì quy trình dừng ngay lập tức.

42

Các bước lập trình:

• Liệt kê tín hiệu vào/ra: 4 đầu vào số, 3 đầu ra số

STT	Tên tín hiệu	Loại tín	Đầu vào/Ra	
311	ren dii niçu	hiệu	Vào	Ra
1	Nút ấn khởi động - Start	Số	1	
2	Nút ấn dừng - Stop	Số	1	
3	Cảm biến hộp - CB_hop	Số	1	
4	Cảm biến táo – CB_tao	Số	1	
5	Báo trạng thái làm việc (Lam_viec)	Số		1
6	Điều khiển bang tải hộp	Số		1
	(Bang_hop)			
7	Điều khiển băng tải táo (Bang_tao)	Số		1

4

43

5.2. Các ngôn ngữ lập trình

Các bước lập trình:


- Lựa chọn PLC: CPU CompactLogix L32E, module IQ16 và OB16
- Phân địa chỉ vào/ra

STT	Tên tín hiêu	Loại tín	Đầu	vào/Ra	Dia chỉ	
311	Ten tin meu	hiệu	Vào	Ra	Dia cili	
1	Nút ấn khởi động - Start	Số	1		Local:2:I.Data.0	
2	Nút ấn dừng - Stop	Số	1		Local:2:I.Data.1	
3	Cảm biến hộp - CB_hop	Số	1		Local:2:I.Data.2	
4	Cảm biến táo – CB_tao	Số	1		Local:2:I.Data.3	
5	Báo trạng thái làm việc (Lam_viec)	Số		1	Local:3:O.Data.0	
6	Điều khiển bang tải hộp	Số		1	Local:3:O.Data.1	
	(Bang_hop)					
7	Điều khiển băng tải táo (Bang_tao)	Số		1	Local:3:O.Data.2	

44

44

45



46

Dùng ST

Lam_viec [:=] (Start or Lam_viec) and not Stop;

CTUD(Dem_tao);

Dem_tao.CUEnable := CB_tao;

Dem tao.pre := 10;

Dem_tao.Reset:= Lam_viec and not CB_hop;

Bang_hop [:=] Lam_viec and ((not CB_hop) or

Dem_tao.DN);

Bang tao [:=] Lam viec and not Bang hop;

TDH-VD-BK

47

47

5. Kỹ thuật lập trình PLC

- 5.1. Chu trình thiết kế chương trình PLC
- 5.2. Các ngôn ngữ lập trình

5.3. Thiết kế chương trình sử dụng hàm logic

5.4. Thiết kế chương trình sử dụng SFC

TDH-VD-BK 48

48

5.3. Thiết kế chương trình sử dụng hàm logic

Tìm hàm logic mô tả mối quan hệ giữa các tín hiệu vào ra

Chuyển hàm logic sang ngôn ngữ PLC tương ứng

TDH-VD-BK

49

50

49

5.3. Thiết kế chương trình sử dụng hàm logic

```
1. Ngôn ngữ IL

LDN a (*Đưa giá trị đảo của a vào thanh ghi dịch*)

ST x (*Ghi kết quả vào x*)

2. Ngôn ngữ ST

x := NOT a;

3. Ngôn ngữ LD (phần mềm RSLogix5000)

4. Ngôn ngữ FBD (phần mềm RSLogix5000)

BNOT_02


BNOT ...

Boolean Not

TDH-VD-BK
```

50

5.3. Thiết kế chương trình sử dụng hàm logic




51

5.3. Thiết kế chương trình sử dụng hàm logic

TDH-VD-BK

- Ban đầu thiết bị chạm ở vị trí bên trái và tác động vào công tắc hành trình a0. Khi nút m được ấn, thiết bị di chuyển sang phải. Khi chạm vào a1 và thiết bị di chuyển về bên trái. Tiếp theo thiết bị lại chạm vào a0, nếu nút m được ấn thì chu trình được lặp lại.
- Chú ý rằng khi thiết bị rời khỏi vị trí của công tắc hành trình thì công tắc hành trình lại trở về trạng thái không tác động.



52


52

5.3. Thiết kế chương trình sử dụng hàm logic

Sử dụng phương pháp ma trận trạng thái ta có thể tổng hợp các hàm logic mô tả công nghệ như sau:

```
X = a1 + \overline{a0}.X
                              LD:
A += \overline{X}
A -= X
                                                                                 A_cong
```

53



5. Kỹ thuật lập trình PLC

- 5.1. Chu trình thiết kế chương trình PLC
- 5.2. Các ngôn ngữ lập trình
- 5.3. Thiết kế chương trình sử dụng hàm logic
- 5.4. Thiết kế chương trình sử dụng SFC

-BK 55

55

5.4. Thiết kế chương trình sử dụng SFC

Lập Grafcet cho chu trình công nghệ


Chuyển Grafcet sang ngôn ngữ SFC

56

TDH-VD-BK

5.4. Thiết kế chương trình sử dụng SFC

- Xylanh A chuyển động lên-xuống (di chuyển mũi khoan) và xylanh B chuyển động phải-trái (đưa phôi vào vị trí cần khoan). Ban đầu các xylanh đều thu về.
- Khi có tín hiệu từ cảm biến CB báo hiệu có phôi, xylanh A sẽ thực hiện chuyển động đưa mũi khoan đi xuống A+ (xylanh B đứng im) và đến khi có tín hiệu từ cảm biến a₁ thì sẽ thực hiện chuyển động thu về A- (xylanh B vẫn đứng im). Khi cảm biến a₀ có tín hiệu thì xylanh A dừng, xylanh B thực hiện chuyển động sang phải (B+). Khi cảm biến b₁ có tín hiệu thì xylanh B sẽ dừng và xylanh A lại thực hiện chuyển động đi xuống, khi gặp cảm biến a₁ thì sẽ đi lên và khi gặp cảm biến a₀ thì xylanh A dừng. Lúc này xylanh B thực hiện chuyển động sang trái (B-), đến khi cảm biến b₀ có tín hiệu thì dừng. Sản phẩm được lấy ra bởi môt cơ cấu khác và chu trình sẽ được lặp lại nếu tiếp tục có phôi.




TDH-VD-BK

57

5.4. Thiết kế chương trình sử dụng SFC **GRAFCET:** Trạng thái ban đầu Các xylanh đã thu về và cảm biến báo có phôi Xylanh A đi xuống Xylanh A đã ở cuối hành trình đi xuống Xylanh A đi lên A-Xylanh A đã thu về và xylanh B Xylanh A đã thu về và xylanh B ở cuối hành trình đi ngang ở đầu hành trình đi ngang Xylanh B sang phải Xylanh B sang trái Xylanh B đã ở cuối hành trình Xylanh B đã thu về đi ngang

TDH-VD-BK

58



59