

Circuite logice programabile – Proiect

Calistru Bogdan

Anul universitar

2025-2026

Cuprins

1.Introducere.....	3
2.Cerințele proiectului.....	3
3.Arhitectura sistemului	4
3.1.Schema bloc a intersecției	5
4.Modulul semafor _directie	6
4.1.Schema internă a modulului semafor _directie	6
5.Automat secvențial (FSM)	7
5.1.Diagrama FSM.....	7
6.Modulul clock_divider	8
6.1.Schema clock_divider	9
7.Testarea și verificarea funcționării	9
7.1.Funcționare normală fără pietoni	9
7.2.Funcționare cu pietoni	10
7.3.Aplicarea resetului.....	11
7.4.Modul SERVICE	12
8.Concluzii.....	13
9.Bibliografie.....	13

1. Introducere

Acest proiect prezintă proiectarea și implementarea unui sistem inteligent de control al semafoarelor pentru o intersecție cu patru direcții: Nord (N), Sud (S), Est (E) și Vest (V). Implementarea a fost realizată în limbajul Verilog utilizând automate secvențiale sincrone (FSM – Finite State Machine).

Scopul proiectului este gestionarea traficului rutier și pietonal prin controlul secvențial al semafoarelor auto și pietonale, respectând cerințele specificate în tema proiectului.

Proiectul include:

- proiectarea arhitecturii sistemului;
- implementarea modulelor hardware în Verilog;
- implementarea unui sistem de temporizare;
- realizarea unui modul principal pentru controlul întregii intersecții;
- verificarea funcționării prin simulări și forme de undă.

2. Cerințele proiectului

Conform cerinței proiectului, intersecția trebuie să controleze:

- semafoarele auto pentru cele patru direcții;
- semafoarele pietonale;
- traversarea pietonilor la apăsarea butonului dedicat;
- un mod de avarie (service);
- rotația automată a direcțiilor.

Ordinea de activare a direcțiilor este:

$S \rightarrow N \rightarrow E \rightarrow V$

Temporizările utilizate sunt:

Parametru	Valoare
C1	17 secunde
C2	22 secunde
C3	19 secunde
C4	20 secunde
C5	12 secunde
C6	8 secunde

3. Arhitectura sistemului

Sistemul a fost proiectat modular pentru a permite separarea clară a funcționalităților și pentru a simplifica verificarea și testarea circuitului.

Structura proiectului este alcătuită din următoarele module:

Modul	Rol
intersectie.v	Modul principal care coordonează întreaga intersecție
semafor_directie.v	Automat secvențial pentru o singură direcție
clock_divider.v	Divizor de frecvență pentru generarea clock-ului lent
tb_intersectie.v	Testbench principal
scenariu2_tb.v	Scenariu de funcționare când se apasă butonul de către pietoni
reset_tb.v	Scenariu pentru verificarea resetului
service_tb.v	Scenariu pentru verificarea modului SERVICE

3.1. Schema bloc a intersecției




Fig. 1. Arhitectura generală a sistemului și conexiunile dintre modulele principale

Figura prezintă schema bloc RTL a modului principal intersecție. Sistemul este alcătuit din patru module semafor_directie, câte unul pentru fiecare direcție a intersecției: Nord, Sud, Est și Vest. Fiecare modul controlează independent semaforul auto și pietonal pentru direcția asociată.

Modulul clock_divider generează un semnal de ceas lent utilizat pentru temporizarea FSM-urilor. Registrul directie_curenta memorează direcția activă a intersecției, iar blocul Add0 realizează incrementarea direcției pentru trecerea la următorul semafor din secvență.

Blocurile Equal0–Equal3 și multiplexorul Mux0 sunt utilizate pentru selectarea direcției active și pentru detectarea finalizării secvenței curente prin semnalul seventă_incheiata_o.

Arhitectura permite activarea succesivă a direcțiilor conform secvenței impuse și coordonarea funcționării întregii intersecții.

4. Modulul semafor_directie

Modulul semafor_directie reprezintă automatul de stare responsabil pentru controlul unei singure direcții de mers.

Acesta gestionează:

- semaforul auto;
- semaforul pietonal;
- cererile pietonilor;
- temporizarea;
- starea de service.

4.1. Schema internă a modului semafor_directie




Fig. 2. Implementarea hardware a automatului de stare și logica internă utilizată pentru controlul semaforului

5. Automat secvențial (FSM)

Controlul funcționării semaforului este realizat utilizând un automat secvențial sincron.

FSM-ul conține următoarele stări:

Stare	Descriere
IDLE	Starea inițială și de așteptare
VERDE_AUTO	Verde activ pentru vehicule
GALBEN_AUTO	Galben activ pentru vehicule
PIETONI_VERDE	Verde activ pentru pietoni
PIETONI_CLIPIRE	Verde intermitent pentru pietoni
SERVICE	Mod de avarie / mentenanță

5.1. Diagrama FSM




Fig. 3. Diagrama FSM a modului **semafor_directie**

Descrierea funcționării FSM-ului

IDLE

În această stare semaforul se află în așteptare. Toate semafoarele auto sunt pe roșu, iar sistemul așteaptă activarea semnalului start_i.

VERDE_AUTO

În această stare direcția curentă primește verde pentru autovehicule. Durata stării depinde de direcția activă:

- Nord: 17 secunde
- Sud: 22 secunde
- Est: 19 secunde
- Vest: 20 secunde

GALBEN_AUTO

După expirarea timpului pentru verde, sistemul activează galben pentru autovehicule timp de 2 secunde.

PIETONI_VERDE

Dacă există o cerere de traversare din partea pietonilor, semaforul pietonal devine verde timp de 12 secunde.

PIETONI_CLIPIRE

După traversarea pietonilor, semaforul verde pietonal începe să clipească timp de 8 secunde.

SERVICE

În cazul activării semnalului service_i, sistemul intră în modul de avarie. Semaforul auto funcționează pe galben intermitent, iar semaforul pietonal pe verde intermitent.

6. Modulul clock_divider

Pentru funcționarea corectă a sistemului a fost implementat un divizor de frecvență.

Acesta transformă semnalul de ceas de 10 MHz într-un semnal lent utilizat de FSM pentru temporizare.

6.1. Schema clock_divider




Fig. 4. Implementarea divizorului de frecvență utilizând un contor și logică de comparație

Modulul utilizează un registru de tip contor (**counter[31:0]**) care este incrementat la fiecare front pozitiv al semnalului de ceas de intrare. Blocul Add0 realizează incrementarea valorii contorului, iar blocul Equal0 compară valoarea curentă a contorului cu valoarea prestabilită necesară pentru obținerea frecvenței dorite.

La atingerea valorii de comparație, semnalul **clk_o** își schimbă starea, generând astfel un semnal de ceas cu frecvență redusă utilizat pentru controlul temporizărilor FSM-ului.

Resetarea modulului se realizează prin semnalul **reset_n_i**, care readuce contorul și ieșirea în starea inițială.

7. Testarea și verificarea funcționării

Pentru verificarea funcționării corecte a sistemului au fost implementate mai multe scenarii de testare în testbench.

7.1. Funcționare normală fără pietoni

La începutul simulării automatul se află în starea IDLE (000). După activarea semnalului start_i, FSM-ul trece în starea VERDE_AUTO (001), unde semaforul auto devine verde, iar semaforul pietonal rămâne roșu.

Semnalul timer începe incrementarea pentru realizarea temporizării. După expirarea timpului, automatul trece în starea GALBEN_AUTO (010), activând culoarea galben pentru autovehicule.

Deoarece nu există cereri pietonale, FSM-ul revine în starea IDLE, iar semnalul secventa_incheiata_o indică finalizarea ciclului curent. Forma de undă confirmă funcționarea corectă a tranzițiilor și a temporizării sistemului.




Fig. 5. Forme de undă în cazul scenariului 1 când nu avem pietoni

7.2. Funcționare cu pietoni




Fig. 6. Forme de undă în cazul scenariului 2 când avem pietoni

Figura prezintă funcționarea sistemului în cazul activării cererii pentru pietoni. În timpul stării VERDE_AUTO (001), sistemul detectează activarea semnalului **pietoni_btn_i** și memorează cererea în semnalul **cerere_pietoni**.

După perioada de GALBEN_AUTO (010), FSM-ul trece în starea PIETONI_VERDE (011), unde:

- semaforul auto rămâne pe roșu;
- semaforul pietonal devine verde pentru 12 secunde.

După expirarea temporizării, automatul intră în starea PIETONI_CLIPIRE (100), unde semaforul verde pietonal clipește timp de 8 secunde. La final, FSM-ul revine în starea IDLE (000) și activează semnalul **secventa_incheiata_o**.

7.3. Aplicarea resetului




Fig. 7. Forme de undă în cazul scenariului 3 când avem RESET

Figura prezintă funcționarea sistemului în cazul activării semnalului de reset în timpul execuției FSM-ului. Inițial automatul se află în starea VERDE_AUTO (001), unde semaforul auto este verde, iar semaforul pietonal este roșu.

În momentul activării semnalului **reset_n_i**, toate temporizările sunt resetate, iar FSM-ul revine imediat în starea: **000 (IDLE)**

După dezactivarea resetului și activarea semnalului **start_i**, sistemul pornește din nou secvența normală de funcționare și revine în starea VERDE_AUTO.

La finalul ciclului, automatul trece în starea GALBEN_AUTO (010) și apoi revine în IDLE, activând semnalul **secventa_incheiata_o**.

7.4. Modul SERVICE




Fig. 8. Forme de undă în cazul scenariului 4 când avem SERVICE

Figura prezintă funcționarea sistemului în cazul activării semnalului **service_i**. În timpul funcționării normale, FSM-ul se află în starea VERDE_AUTO (001). După activarea semnalului **service_i**, automatul intră în starea: 101 (SERVICE)

În această stare:

- semaforul auto galben (**galben_auto_o**) funcționează intermitent;
- semaforul pietonal verde (**verde_pietoni_o**) funcționează intermitent;
- celelalte semnale sunt dezactivate.

Se poate observa că semnalul timer continuă funcționarea pentru generarea efectului de clipire.

După dezactivarea semnalului **service_i**, sistemul revine la funcționarea normală și continuă execuția FSM-ului din starea VERDE_AUTO, urmată de GALBEN_AUTO și IDLE.

8. Concluzii

În cadrul acestui proiect a fost realizată implementarea unui sistem complet de control al semafoarelor utilizând automate secvențiale sincrone.

Sistemul proiectat respectă toate cerințele impuse:

- controlul traficului auto;
- controlul traficului pietonal;
- gestionarea temporizărilor;
- implementarea modului de service;
- verificarea funcționării prin simulări.

Rezultatele obținute în urma simulărilor confirmă funcționarea corectă a sistemului și respectarea secvențelor și temporizărilor impuse în cerință.

9. Bibliografie

- Documentația proiectului CLP.
- Intel Quartus Prime Design Suite.
- Documentație Verilog HDL.
- Materiale de laborator – Circuite Logice Programabile.