

FPGA 频谱分析仪课程设计实验报告

SpectrumAnalyzer 工程

2026 年 5 月 31 日

1 设计目标与任务要求

本设计实现一个面向课程答辩的 FPGA 频谱分析仪工程。工程目标是建立一条可仿真、可综合、层级清晰且便于讲解的数据通路：内部 DDS 产生测试信号，经可选 Hann 窗和异步 FIFO 后送入 256 点 FFT，再完成幅度计算、峰值检测、频谱缓存和 VGA 风格显示。

本工程不要求真实上板，不补具体开发板管脚约束。验收重点是 Vivado 2025.2 下可以一键创建工程，4 个 testbench 通过，spec_analyzer_top 综合成功，真实 xfft_256 IP 接入综合路径，并且文档、报告和电路图说明与实现一致。

2 系统总体框图

系统主链路如下：

DDS 信号源

- > 可选 Hann 窗
- > 异步 FIFO
- > FFT 帧控制
- > Vivado xfft_256 FFT IP
- > 幅度计算
- > 峰值检测
- > 幅度压缩 / 频谱缓存
- > VGA 时序 / 频谱渲染 / OSD 叠加

该链路把课程中 DDS、跨时钟域 FIFO、FFT 频域分析和 VGA 显示串成一个完整系统。每个模块都有独立职责，综合脚本使用保层级策略，便于在 Vivado schematic 中沿数据流展开。

3 模块划分与数据流

模块	作用
dds_signal_gen	产生正弦、方波、三角波、锯齿波和双音测试输入。
win_mul_optional	Hann 窗可开可关，打开时降低频谱泄漏，关闭时旁路样本。
async_fifo_bridge	默认实例化手写 async_fifo，完成 clk_sample 到 clk_fft 的跨时钟域缓存；可选宏可切换到 FIFO IP。
fft_frame_ctrl	每帧凑够 256 点，产生 AXI-Stream tvalid/tready/tlast。
xfft_wrapper	仿真时使用行为级 DFT；综合时实例化真实 Vivado xfft_256 IP。
fft_mag_calc	对 FFT 输出复数计算 $real*real + imag*imag$ 。
peak_detector	忽略直流频点，找出当前帧最大频点和幅度。
mag_compress	与 将幅度压缩为显示高度，并缓存前 128 个可视频点。
spec_bin_buffer	
vga_*	产生 640x480 风格时序、频谱柱状图、OSD 文字和 RGB 叠加输出。

4 IP 核配置表

IP 名称	Vivado IP	路径	接入状态
xfft_256	xilinx.com:ip: xfft:9.1	ip/xfft_256_1/ xfft_256.xci	综合路径真实接入 xfft_wrapper。
async_sample_ fifo_ip	fifo_generator: 13.2	ip/async_sample_ fifo_ip	已导入工程，可用宏 选择接入。
sine_rom_256	blk_mem_gen:8.4	ip/sine_rom_256	正弦 ROM IP 化展 示。
hann_rom_256	blk_mem_gen:8.4	ip/hann_rom_256	Hann 系数 ROM IP 化展示。
spec_bin_bram	blk_mem_gen:8.4	ip/spec_bin_bram	频谱缓存 BRAM IP 化展示。

5 DDS 信号源设计

DDS 使用相位累加器生成相位字。频率控制字越大，相位累加越快，输出波形周期越短。正弦波由四分之一波形查表和象限映射得到；方波、三角波和锯齿波由相位高位组合生成。双音模式将第二路正弦与主波形平均相加，避免直接相加导致溢出。

6 Hann 窗与异步 FIFO 设计

Hann 窗模块使用 256 点 Q1.15 系数。窗口开启时，输入样本与系数相乘后右移 15 位恢复到 16 位有符号数据；窗口关闭时直接旁路。

异步 FIFO 默认采用手写 RTL，写控制、读控制、存储阵列、Gray 指针转换和跨时钟域同步拆分为独立模块。这样可以在报告和电路图中清楚说明空满判断和 CDC 处理。为满足 IP 展示要求，工程新增 `async_fifo_bridge`，定义 `USE_ASYNC_SAMPLE_FIFO_IP` 时可实例化 Vivado FIFO Generator。

7 FFT IP 接入与帧控制

`fft_frame_ctrl` 从 FIFO 读样本，保证每帧正好 256 点，并在最后一个样本置位 `tlast`。`xfft_wrapper` 对外保持统一 32 位复数流格式：

```
{imag[15:0], real[15:0]}
```

仿真文件集定义 `XFFT_BEHAVIORAL_DFT_SIM`，使用行为级 DFT 进行快速自检。综合路径不定义该宏，因此实例化真实 `xfft_256` IP。Vivado 综合 run 打开时会读取 `ip/xfft_256_1/xfft_256.dcp` 并绑定到 `u_xfft_wrapper/u_xfft_256`。

8 幅度计算、峰值检测和频谱缓存

`fft_mag_calc` 将 FFT 输出拆分为实部和虚部，计算功率幅度。该方法避免求平方根，硬件代价更低，并且峰值检测只需要比较大小。

`peak_detector` 在每帧中忽略 0 号直流频点，记录最大幅度对应的频点。帧结束时输出 `peak_bin`、`peak_mag` 和一个周期的 `peak_valid`。

`mag_compress` 使用分段移位把 32 位幅度压缩到 8 位显示高度。`spec_bin_buffer` 只保存前 128 个频点，匹配实信号频谱前半段显示需求。

9 VGA 显示设计

VGA 链路使用 640x480 风格时序。`vga_timing_gen` 输出同步信号、有效显示区和像素坐标；`spectrum_renderer` 按横坐标读取频点高度并绘制柱状图；`osd_text_gen` 生

成波形类型、窗口状态和峰值频点文字；overlay_mux 按“文字优先、频谱其次、背景最后”的顺序合成 RGB。

10 仿真验证结果

Vivado 2025.2 下运行 scripts/run_all_sims.tcl, 4 个 testbench 全部通过:

Testbench	验证结论
tb_async_fifo	FIFO 数据顺序、空满状态和 rd_valid 检查通过。
tb_fft_chain	单音输入主峰检测为频点 8, 符合 freq_word=32'h0800_0000 的预期。
tb_vga_render	一帧有效像素数量和频谱渲染输出检查通过。
tb_spec_analyzer_top	顶层端到端检测到两次有效峰值, 幅度非零, FIFO 状态不矛盾。

11 综合结果与电路图分析

Vivado 2025.2 下运行 scripts/run_synth_check.tcl, spec_analyzer_top 综合完成, 结果为 0 error、0 critical warning。综合脚本导出资源利用率、时序概要、层级、编译顺序和综合 checkpoint。综合层级保留策略为 flatten_hierarchy none, 便于在 schematic 中看到 DDS、窗口、FIFO、FFT、后处理和 VGA 的模块边界。

电路图讲解时按如下顺序展开:

```
u_dds_signal_gen
u_win_mul_optional
u_async_fifo_bridge / u_async_fifo
u_fft_frame_ctrl
u_xfft_wrapper / u_xfft_256
u_fft_mag_calc
u_peak_detector / u_mag_compress
u_spec_bin_buffer
u_vga_timing_gen / u_spectrum_renderer / u_osd_text_gen / u_overlay_mux
```

12 课程答辩亮点与总结

本工程的亮点是结构完整、边界清楚、可解释性强。DDS、异步 FIFO、FFT 帧控制、幅度和峰值检测、VGA 显示均为可展开讲解的 RTL 模块; 真实 xfft_256 IP 已接

入综合路径；展示型 FIFO、ROM、BRAM IP 已导入工程，能够说明进一步 IP 化的方案。仿真和综合脚本均可在 Vivado 2025.2 下批处理运行，文档、报告和电路图讲解口径与最终实现保持一致。