# **Revision History**

AuthorDescriptionDate刘恒雨Initialised and updated spec doc2025/04/10

# Contents

R	Revision History					
1	Terminology					
2	Overview					
3	Para	meters	2			
	3.1	Parameters label(module)	2			
1	Inter	face	2			
	4.1	BP_IFU_Interface label(module)	2			
	4.2	BP_ROB_Interface label(module)	3			
	4.3	BP_IO label(module)	3			
	4.4	Fetch_IO label(module)	3			
	4.5	Dispatch_issue_interface label(module)	4			
	4.6	issue_exu_interface label(module)	4			
	4.7	issue_lsu_interface label(module)	4			
	4.8	iq_freelist_update label(module)	5			
	4.9	RenameUnit_IO label(module)	5			
	4.10	Dispatch_ROB_Interface label(module)	5			
	4.11	WB_ROB_Interface label(module)	6			
	4.12	ROB_broadcast label(module)	6			
	4.13	ROBIO label(module)	6			
	4.14	ALUIO label(module)	7			
	4.15	BypassNetworkIO label(module)	7			
	4.16	DCacheRequest label(module)	7			
	4.17	DCacheResponse label(module)	7			
	4.18	LSUMemIO label(module)	8			
	4.19	LSU_Issue_IO label(module)	8			
	4.20	STQ_Dispatcher_IO label(module)	9			
	4.21	LSU_ROB_IO label(module)	9			
	4.22	LSU_Broadcast label(module)	9			
	4.23	LSUIO label(module)	9			
5	Micr	oarchitecture 1	0			
	5.1	Core label(module)	0			
	5.2	BranchPredictor label(module)	0			
	5.3	Fetch label(module)				
	5.4	PayloadRAM label(module) 1	0			
	5.5	WakeupLogic label(module)				
	5.6	Rename label(module)	1			
	5.7	ROB label(module)	1			
	5.8	ALU label(module)				
	5.9	BypassNetwork label(module)				
	5.10	ExecutionUnit label(module)				
		LSU label(module)				

# 1 Terminology

**PRF** Physical Register File

**WAT** Wakeup Allocation Table


**RMT** Register Map Table

**SDA** Store Data Array

STQ STore Queue

LDQ LoaD Queue

### 2 Overview



Toplevel

### 3 Parameters

## 3.1 Parameters > label(module)

### 4 Interface

### 4.1 BP\_IFU\_Interface > label(module)

Name	Type	Description
PC_cur	<pre>Input(UInt(p.XLEN.W))</pre>	当前 IFU 的 PC 值
PC_target	<pre>Output(UInt(p.XLEN.W))</pre>	预测的下个 cycle 取指的目标地址
BTB_Hit	Output(Vec(p.FETCH_WIDTH, Bool()))	1 代表 hit, 0 相反;将最年轻的命中 BTB 的置为 1,其余为 0
BHT_Taken	Output(Bool())	branch 指令的 BHT 的预测结果;1 代 表跳转,0 相反
GHR	<pre>Output(UInt(p.GHR_WIDTH.W))</pre>	作出预测时的全局历史寄存器快照

# 4.2 BP\_ROB\_Interface > label(module)

### IO 端口定义如下:

Name	Туре	Description
PC	<pre>Input(UInt(p.XLEN.W))</pre>	当前 ROB 的 PC 值
instrType Input(UInt(3.W)) 当前指名		当前指令类型,该模块需要区分条件分支 和无条件分支
BTB_Hit	<pre>Input(Bool())</pre>	该分支指令最初是否命中 BTB
actual_Taken	<pre>Input(Bool())</pre>	实际是否 taken
GHR	<pre>Input(UInt(p.GHR_WIDTH.W))</pre>	作出预测时的全局历史寄存器快照,使 得更新 BHT 时能够生成正确的 index
actualTargetPC	<pre>Input(UInt(p.XLEN.W))</pre>	目标地址

# 4.3 BP\_IO > label(module)

### IO 端口定义如下:

Name	Туре	Description
instrAddr	<pre>Input(UInt(p.XLEN.W))</pre>	当前 IFU 的 PC 值
PC_target	<pre>Output(UInt(p.XLEN.W))</pre>	预测的下个 cycle 取指的目标地址
BTB_Hit	<pre>Output(Vec(p.FETCH_WIDTH,</pre>	1 代表 hit, 0 相反;将最年轻的命中 BTB 的置为 1,其余为 0
BHT_Taken	<pre>Output(Bool())</pre>	branch 指令的 BHT 的预测结果; 1 代表跳转,0 相反
GHR	<pre>Output(UInt(p.GHR_WIDTH.W))</pre>	作出预测时的全局历史寄存器快 照
rob_commitsignal	<pre>Valid(Vec(p.DISPATCH_WIDTH, UInt((37 + ((34 + p.GHR_WIDTH)</pre>	

## 4.4 Fetch\_IO > label(module)

Name	Type	Description
instAddr	Output(UInt(p.XLEN.W))	当前 IFU 的 PC 值

instr Input(Vec(p.FETCH\_WIDTH, UInt(32.W))) id\_uop Decoupled(Vec(p.FETCH\_WIDTH, new IF\_ID\_uop())) rob\_commitsignal Valid(Vec(p.DISPATCH\_WIDTH,  $UInt((37 + ((34 + p.GHR_WIDTH))$ max (37 +log2Ceil(p.PRF\_DEPTH)))).W))).flip PC\_target Input(UInt(p.XLEN.W)) 预测的下个 cycle 取指的目标地址 BTB\_Hit Input(Vec(p.FETCH\_WIDTH, 1代表 hit, 0相反;将最年轻的命 Bool())) 中 BTB 的置为 1, 其余为 0 BHT\_Taken Input(Bool()) branch 指令的 BHT 的预测结果; 1代表跳转,0相反 Input(UInt(p.GHR\_WIDTH.W)) GHR 作出预测时的全局历史寄存器快 id\_uop Decoupled(Vec(p.FETCH\_WIDTH, new IF\_ID\_uop()))

#### 4.5 Dispatch\_issue\_interface > label(module)

#### IO 端口定义如下:

Name	Type	Description
dis_valid	<pre>Output(Vec(p.DISPATCH_WIDTH, Bool()))</pre>	来自 Dispatch Unit 的有效信号
dis_uop	<pre>Output(Vec(p.DISPATCH_WIDTH, new uop()))</pre>	来自 Dispatch Unit 的输入

#### 4.6 issue\_exu\_interface > label(module)

#### IO 端口定义如下:

Name	Type	Description
dst_FU	<pre>Output(Vec(p.ISSUE_WIDTH, UInt(log2Ceil(p.FU_NUM).W)))</pre>	发射的指令的目标功能单元
issue_uop	<pre>Output(Vec(p.ISSUE_WIDTH, new</pre>	发射的指令
issue_uop_valid	<pre>Output(Vec(p.ISSUE_WIDTH, Bool()))</pre>	发射的指令的有效信号

### 4.7 issue\_lsu\_interface > label(module)

Name	Type	Description
dst_FU	<pre>Output(Vec(p.ISSUE_WIDTH, UInt(log2Ceil(p.FU_NUM).W)))</pre>	发射的指令的目标功能单元
issue_uop	<pre>Output(Vec(p.ISSUE_WIDTH, new</pre>	发射的指令
issue_uop_valid	<pre>Output(Vec(p.ISSUE_WIDTH, Bool()))</pre>	发射的指令的有效信号

## 4.8 iq\_freelist\_update > label(module)

#### IO 端口定义如下:

Name	Type	Description
iq_freelist_id	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	IQ Freelist ID
	<pre>UInt(log2Ceil(p.IQ DEPTH).W)))</pre>	

### 4.9 RenameUnit\_IO > label(module)

重命名单元将逻辑寄存器地址映射成实际寄存器。逻辑寄存器指的是 ISA 定义的 x0-x31, 而实际寄存器数量多于 32 个, 一般可达 128 个。主要解决 WAW, WAR 等问题。

#### IO 端口定义如下:

Name	Туре	Description
id_uop	<pre>Decoupled(Vec(p.RENAME_WIDTH, new</pre>	
rob_commitsignal	<pre>Valid(Vec(p.DISPATCH_WIDTH, UInt((37 + ((34 +</pre>	
dispatch	<pre>Decoupled(Vec(p.DISPATCH_WIDTH, new</pre>	

### 4.10 Dispatch\_ROB\_Interface > label(module)

Name	Type	Description
dis_uops Valid(Vec(p.DISPATCH_WIDTH, new uop()))  Dispatch Unit #5		Dispatch Unit 的 uop
rob_empty	<pre>Input(Bool())</pre>	ROB 空标志(0 表示空,1表示非空)
rob_head	<pre>Input(UInt(log2Ceil(p.ROB_DEPTH)))</pre>	ROB 头指针
rob_tail	<pre>Input(UInt(log2Ceil(p.ROB_DEPTH).W))</pre>	ROB 尾指针

# 4.11 WB\_ROB\_Interface > label(module)

### IO 端口定义如下:

Name	Type	Description
complete_map	<pre>Input(Vec(p.FU_NUM, Bool()))</pre>	完成映射表
complete_uop	<pre>Input(Vec(p.FU_NUM, new uop()))</pre>	来自 exu 的 uop
mispred	<pre>Input(Bool())</pre>	分支误预测信号
if_jump	<pre>Input(Bool())</pre>	分支指令跳转信号

## 4.12 ROB\_broadcast > label(module)

### IO 端口定义如下:

Name	Туре	Description
commit_signal	Valid(Vec(p.DISPATCH_WIDTH, UInt((37 + ((34 +	ROB 条目
	<pre>p.GHR_WIDTH) max (37 + log2Ceil(p.PRF_DEPTH)))).W)))</pre>	

## 4.13 ROBIO > label(module)

Name	Туре	Description
dis_uops	<pre>Valid(Vec(p.DISPATCH_WIDTH,   new DISPATCH_ROB_uop()))</pre>	Dispatch Unit 的 uop
rob_empty	<pre>Input(Bool())</pre>	ROB 空标志(0 表示空,1表示非空)
rob_head	<pre>Input(UInt(log2Ceil(p.ROB_DEPTH)))</pre>	ROB 头指针
rob_tail	<pre>Input(UInt(log2Ceil(p.ROB_DEPTH).W))</pre>	ROB 尾指针
ALU_complete_uoj	<pre>Flipped(Valid((Vec(p.ALU_NUM,</pre>	来自 alu 的 uop
BU_complete_uop	<pre>Flipped(Valid((Vec(p.BU_NUM,</pre>	来自 bu 的 uop
jal	Bool()	
jalr	Bool()	
STU_complete_uop	Flipped(Valid(new STPIPE_WB_uop()))	来自 stu 的 uop
LDU_complete_uoj	Flipped(Valid(new LDPIPE_WB_uop()))	来自 ldu 的 uop
mispred	<pre>Input(Bool())</pre>	分支误预测信号

if\_jumpInput(Bool())分支指令跳转信号commit\_signalValid(Vec(p.DISPATCH\_WIDTH, UInt((37 + ((34 + p.GHR\_WIDTH) max (37 + log2Ceil(p.PRF\_DEPTH)))).W)))ROB 条目

### 4.14 ALUIO > label(module)

#### IO 端口定义如下:

Name	Туре	Description
in1	<pre>Input(UInt(p(XLen).W))</pre>	
in2	<pre>Input(UInt(p(XLen).W))</pre>	
fn	<pre>Input(UInt(4.W))</pre>	
out	<pre>Output(UInt(p(XLen).W))</pre>	
cmp_out	Output(Bool())	

### 4.15 BypassNetworkIO > label(module)

#### IO 端口定义如下:

Name	Туре	Description
exec_units	<pre>Input(Vec(2, Valid(new BypassInfo)))</pre>	
preg_rd	<pre>Input(UInt(p(PhysRegIdxSz).W))</pre>	
data_out	<pre>Output(UInt(p(XLen).W))</pre>	

### 4.16 DCacheRequest > label(module)

#### IO 端口定义如下:

Name	Type	Description
addr	<pre>UInt(p.CoreMaxAddrbits.W)</pre>	
data	<pre>Bits(p.CoreDataBits.W)</pre>	

### 4.17 DCacheResponse > label(module)

Name	Type	Description
addr	<pre>UInt(p.CoreMaxAddrbits.W)</pre>	
data	<pre>Bits(p.CoreDataBits.W)</pre>	

### 4.18 LSUMemIO > label(module)

描述与数据内容交互的各种信号,用于管理 L/S 请求和缓存访问,包含一部分异常处理、顺序控制的功能

#### IO 端口定义如下:

Name	Type	Description
req	<pre>new DecoupledIO(p.lsuWidth,Valid(new</pre>	LSU 发出的数据缓存请求
resp	<pre>new Flipped(p.lsuWidth, Valid(new</pre>	LSU 接收数据缓存响应
req_kill	<pre>Output(p.lsuWidth,Bool())</pre>	表示每个 req 是否被 kill
req_nack_adv	<pre>Input(p.lsuWidth,Bool())</pre>	表示某个 req 是否被拒绝
store_ack	<pre>Flipped(Vec(p.lsuWidth,new ValidIO(new DCacheRequest)))</pre>	存储请求的确认
nack	<pre>Flipped(Vec(p.lsuWidth,new ValidIO(new DCacheRequest)))</pre>	作为接口接受 neck
load_rel_resp	Flipped(new DecoupledIO(new DCacheResponse))	作为接口接受缓存的 load/release 响 应
bradate	Output(new bradateInfo)	报告分支更新信息
exception	<pre>Output(Bool())</pre>	输出异常
rob_pnr_idx	<pre>Output(UInt((p.robAddrSz).W))</pre>	
rob_head_idx	<pre>Output(UInt((p.robAddrSz).W))</pre>	rob 中的后备和头部索引
release	<pre>Flipped(new DecoupledIO(new   TLBundle(edge.bundle)))</pre>	处理缓存协议的释放操作
force_order	Output(Bool())	强制顺序控制,在保证 1/s 顺序的时 候激活
order	<pre>Input(Bool())</pre>	顺序控制信号,表示当前是否满足 顺序要求

### 4.19 LSU\_Issue\_IO > label(module)

与 Issue 的 IO 接口,主要用于接收来自 Issue 的 load 和 store 指令,并将其传递给 LSU 的其他模块进行处理

Name	Туре	Description
store_issue_uop	<pre>Flipped(Decoupled(new uop()))</pre>	
store_value_i1	<pre>Input(UInt(p.XLEN.W))</pre>	存储指令的操作数 1
store_value_i2	<pre>Input(UInt(p.XLEN.W))</pre>	存储指令的操作数 2

load\_issue\_uopFlipped(Decoupled(new uop()))load\_value\_i1Input(UInt(p.XLEN.W))加载指令的操作数 1load\_value\_i2Input(UInt(p.XLEN.W))加载指令的操作数 2

#### 4.20 STQ\_Dispatcher\_IO > label(module)

向 dispatcher 发送 STQ 的头尾指针,方便后续 store, load 指令的调度 STQ 的头尾指针主要用于存储指令的调度和执行

#### IO 端口定义如下:

Name	Туре	
stq_tail_ptx	<pre>Output(log2Ceil(p.STQ_Depth).W)</pre>	stq 的尾部索引
stq_head_ptx	<pre>Output(log2Ceil(p.STQ_Depth).W)</pre>	stq 的头部索引
store_dis_uop	<pre>Flipped(Valid(Vec(p.DISPATCH_WIDTH, new uop()))))</pre>	
stq_empty	<pre>Output(Bool())</pre>	stq 是否为空

#### 4.21 LSU\_ROB\_IO > label(module)

接收来自 ROB 的 CommitSignal 信号,用于执行后续入 STQ 的操作

#### IO 端口定义如下:

Name	Type	Description
store signal	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	-

#### 4.22 LSU\_Broadcast > label(module)

广播信号,store 完成信号主要是给 ROB 使用 load 完成信号则提供给 PRF 跟 ROB

#### IO 端口定义如下:

Name	Туре	Description
store_finish	<pre>Valid((new uop()))</pre>	存储完成的信号
load_finish	<pre>Valid((new uop()))</pre>	加载完成的信号

### 4.23 LSUIO > label(module)

Name	Type	Description
lsu_broadcast_commit	<pre>new LSU_Broadcast</pre>	LSU 的提交信号
lsu_rob	new LSU_ROB_IO	LSU 与 ROB 的交互信号
lsu_issue	<pre>new LSU_Issue_I0</pre>	LSU 与 issue 的交互信号

#### 5 Microarchitecture

本处理器为乱序执行多发射 RV32IM 架构,其设计主要借鉴于 RSD 以及 BOOM。

#### 5.1 Core > label(module)

Top Level Structure

IO 端口定义如下:

Name	Type	Description
mem	new MemInterface	

### **5.2 BranchPredictor > label(module)**

### 5.3 Fetch > label(module)

### 5.4 PayloadRAM > label(module)

PayloadRAM >是一个 RAM 模块,用于存储指令的有效载荷。

#### IO 端口定义如下:

Name	Туре	Description
we	<pre>Input(Vec(p.DISPATCH_WIDTH, Bool()))</pre>	写使能信号
waddr	<pre>Input(Vec(p.DISPATCH_WIDTH, UInt(log2Ceil(NUM_PayloadRAM</pre>	写地址
wdata	<pre>Input(Vec(p.DISPATCH_WIDTH, UInt(Insr_WIDTH.W)))</pre>	写数据
raddr	<pre>Input(Vec(p.ISSUE_WIDTH, UInt(log2Ceil(NUM_PayloadRAM</pre>	读地址
rdata	<pre>Output(Vec(p.ISSUE_WIDTH, UInt(Insr_WIDTH.W)))</pre>	读数据

#### 5.5 WakeupLogic > label(module)

WakeupLogic > 是一个唤醒逻辑模块,用于处理指令的唤醒信号。它根据指令的依赖关系和状态,决定哪些指令可以被唤醒。

Name	Туре	Description	
stall	<pre>Input(Bool())</pre>	停顿信号	
write	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	写使能	
writePtr	<pre>Input(Vec(p.DISPATCH_WIDTH, UInt(p.ISSUE_QUEUE_INDEX_WIDTH.W)))</pre>	写指针	

writeSrcTag	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	写源标签,SrcTag 可能包含寄存 器标签与寄存器地址
writeDstTag	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	写目标标签,DstTag 可能包含寄 存器标签
wakeup	<pre>Input(Vec(p.WAKEUP_WIDTH,</pre>	唤醒信号
wakeupDstTag	<pre>Input(Vec(p.WAKEUP_WIDTH, new</pre>	唤醒目标标签
wakeupVector	<pre>Input(Vec(p.WAKEUP_WIDTH +     p.ISSUE_STORE_WIDTH, Vec(p.ISSUE_QUEUE_ENTRY_NUM,</pre>	唤醒向量
notIssued	<pre>Input(Vec(p.ISSUE_QUEUE_ENTRY_NUM,</pre>	未发射标志
dispatchStore	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	是否是 Store
dispatchLoad	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	是否是 Load
memDependencyPre	<pre>d Input(Vec(p.DISPATCH_WIDTH,</pre>	内存依赖预测
opReady	<pre>Output(Vec(p.ISSUE_QUEUE_ENTRY_NUM</pre>	, 操作就绪标志

### 5.6 Rename > label(module)

### 5.7 ROB > label(module)

重命名缓冲区,主要用于存储指令的执行结果。它是一个 FIFO 结构,先进先出。指令在执行完成后,将结果写入 ROB >中。ROB >中的数据可以被其他指令读取,从而实现数据的共享和重用。

### 5.8 ALU > label(module)

### 5.9 BypassNetwork > label(module)

### 5.10 ExecutionUnit > label(module)

Name	Туре	Description
kill	<pre>Input(Bool())</pre>	Killed upon misprediction/exception
branch update	<pre>Input(new BrUpdateInfo)</pre>	

## 5.11 LSU > label(module)

LSU >的模块定义,目前只完成了 IO 接口的定义,内部逻辑还未完成