Revision History

Author	Author Description	
—————————————————————————————————————	Initialised and updated spec doc	2025/04/10

Contents

R	evision History	1
1	Terminology	1
2	Overview	1
3	Parameters	2
	Interface	
	4.1 BrUpdateInfo class Bundle	2
	4.2 uop class Bundle	2
	4.3 ALUIO class Bundle	2
5	Microarchitecture	2
	5.1 ExecutionUnit abstract class Module	2
	5.2 ALU class Module	2

1 Terminology

PRF Physical Register File

WAT Wakeup Allocation Table


RMT Register Map Table

SDA Store Data Array

STQ STore Queue

LDQ LoaD Queue

2 Overview



Toplevel

3 Parameters

4 Interface

4.1 BrUpdateInfo class Bundle

4.2 uop class Bundle

uop 的构造参数如下:

Name	Type	Description
D	Parameters	

4.3 ALUIO class Bundle

ALU 的 interface

ALU 的 interface 1

ALU 的 interface 2

ALUIO 的构造参数如下:

Name	Type	Description
p	Parameters	

5 Microarchitecture

本处理器为乱序执行多发射 RV32IM 架构,其设计主要借鉴于 RSD 以及 BOOM。

5.1 ExecutionUnit abstract class Module

ExecutionUnit 的构造参数如下:

Name	Type	Description
р	Parameters	

IO 端口定义如下:

Name	Туре	Description
kill	<pre>Input(Bool())</pre>	Killed upon misprediction/exception
branch_update	<pre>Input(new BrUpdateInfo)</pre>	
issued_uop	<pre>Input(Valid(new uop()))</pre>	

5.2 ALU class Module

ALU 的构造参数如下:

Name	Type	Description
p	Parameters	

IO 端口定义如下:

Name	Type	Description
io	new ALUIO	