# **Revision History**

Author	Description	Date
	Initialised and undated spec doc	2025/04/10

## Contents

R	evisio	n History	. 1
1	Term	ninology	. 1
2	Over	view	. 2
3	Para	meters	. 2
4	Inter	face	. 2
	4.1	BP_IFU_Interface	. 2
	4.2	BP_ROB_Interface	. 2
	4.3	BP_IO	. 3
	4.4	ALUIO	. 3
	4.5	BypassNetworkIO	. 4
	4.6	DCacheRequest	. 4
	4.7	DCacheResponse	. 4
	4.8	LSUMemIO	. 4
	4.9	LSUCoreIO	. 5
	4.10	LSUIO	. 6
5	Micr	oarchitecture	. 7
	5.1	BranchPredictor	. 7
	5.2	PayloadRAM	. 7
	5.3	WakeupLogic	. 7
	5.4	RenameUnit	. 8
	5.5	ROB	. 9
	5.6	DestinationRAM	10
	5.7	ReadyBitTable	10
	5.8	ReadyBitTable	10
	5.9	WAT	11
	5.10	ALU	11
	5.11	BypassNetwork	11
	5.12	LSU	11

# 1 Terminology

**PRF** Physical Register File

**WAT** Wakeup Allocation Table

RMT Register Map Table


**SDA** Store Data Array

IRL Instruction Replay Logic

**STQ** STore Queue

LDQ LoaD Queue

## 2 Overview



Toplevel

## 3 Parameters

## 4 Interface

## 4.1 BP\_IFU\_Interface

BP\_IFU\_Interface 的构造参数如下:

Name	Type	Description	
fetch_width	Int	val GHR_width : Int	

#### IO 端口定义如下:

Name	Туре	Description	
PC_curr	<pre>Input(UInt(32.W))</pre>	当前 IFU 的 PC 值	
PC_target	<pre>Output(Vec(fetch_width,</pre>	预测的目标地址	
BTB_Hit	<pre>Output(Vec(fetch_width, Bool()))</pre>	是否命中 BTB	
BHT_Taken	<pre>Output(Vec(fetch_width, Bool()))</pre>	是否预测为 taken	
GHR	<pre>Output(UInt(GHR_width.W))</pre>	作出预测时的全局历史寄存器快照,	
		使得更新 BHT 时能够生成正确的	
		index	

## 4.2 BP\_ROB\_Interface

BP\_ROB\_Interface 的构造参数如下:

Name	Type	Description
GHR_width	Int	

## IO 端口定义如下:

Name	Type	Description
PC	<pre>Input(UInt(32.W))</pre>	当前 ROB 的 PC 值
instrType	<pre>Input(UInt(2.W))</pre>	当前指令类型,该模块需要区分条件分支和 无条件分支
BTB_Hit	<pre>Input(Bool())</pre>	是否命中 BTB。根据条件分支最初是否命中 BTB,给出不同的更新 BHT 策略
predict_Taken	<pre>Input(Bool())</pre>	是否预测为 taken
actual_Taken	<pre>Input(Bool())</pre>	实际是否 taken
GHR	<pre>Input(UInt(GHR_width.W))</pre>	作出预测时的全局历史寄存器快照,使得 更新 BHT 时能够生成正确的 index
actualTargetPC	<pre>Input(UInt(32.W))</pre>	实际跳转的目标地址

## 4.3 BP\_IO

## BP\_IO 的构造参数如下:

Name	Type	Description	
fetch_width	Int	val GHR_width : Int	

## IO 端口定义如下:

Name	Туре	Description
ifu	<pre>new BP_IFU_Interface(fetch_width, GHR_width)</pre>	
rob	<pre>new BP_ROB_Interface(GHR_width)</pre>	

## **4.4 ALUIO**

Name	Туре	Description
in1	<pre>Input(UInt(p(XLen).W))</pre>	
in2	<pre>Input(UInt(p(XLen).W))</pre>	
fn	<pre>Input(UInt(4.W))</pre>	
out	<pre>Output(UInt(p(XLen).W))</pre>	
cmp_out	Output(Bool())	

## 4.5 BypassNetworkIO

#### IO 端口定义如下:

Name	Туре	Description
exec_units	<pre>Input(Vec(2, Valid(new BypassInfo)))</pre>	
preg_rd	<pre>Input(UInt(p(PhysRegIdxSz).W))</pre>	
data_out	<pre>Output(UInt(p(XLen).W))</pre>	

## 4.6 DCacheRequest

#### IO 端口定义如下:

Name	Type	Description
addr	<pre>UInt(p.CoreMaxAddrbits.W)</pre>	
data	<pre>Bits(p.CoreDataBits.W)</pre>	

## 4.7 DCacheResponse

#### IO 端口定义如下:

Name	Туре	Description
addr	<pre>UInt(p.CoreMaxAddrbits.W)</pre>	
data	<pre>Bits(p.CoreDataBits.W)</pre>	

#### 4.8 LSUMemIO

描述与数据内容交互的各种信号,用于管理 L/S 请求和缓存访问,包含一部分异常处理、顺序控制的功能

Name	Туре	Description
req	<pre>new DecoupledIO(p.lsuWidth,Valid(new</pre>	LSU 发出的数据缓存请求
resp	<pre>new Flipped(p.lsuWidth, Valid(new</pre>	LSU 接收数据缓存响应
req_kill	<pre>Output(p.lsuWidth,Bool())</pre>	表示每个 req 是否被 kill
req_nack_adv	<pre>Input(p.lsuWidth,Bool())</pre>	表示某个 req 是否被拒绝
store_ack	<pre>Flipped(Vec(p.lsuWidth,new ValidIO(new DCacheRequest)))</pre>	存储请求的确认

nack	<pre>Flipped(Vec(p.lsuWidth,new ValidIO(new DCacheRequest)))</pre>	作为接口接受 neck
load_rel_resp	Flipped(new DecoupledIO(new DCacheResponse))	作为接口接受缓存的 load/release 响 应
bradate	<pre>Output(new bradateInfo)</pre>	报告分支更新信息
exception	Output(Bool())	输出异常
rob_pnr_idx	<pre>Output(UInt((p.robAddrSz).W))</pre>	
rob_head_idx	<pre>Output(UInt((p.robAddrSz).W))</pre>	rob中的后备和头部索引
release	<pre>Flipped(new DecoupledIO(new   TLBundle(edge.bundle)))</pre>	处理缓存协议的释放操作
force_order	Output(Bool())	强制顺序控制,在保证 1/s 顺序的时 候激活
order	<pre>Input(Bool())</pre>	顺序控制信号,表示当前是否满足 顺序要求
perf	<pre>Input(new Bundle {</pre>	
acquire	Bool()	
release	Bool()	

### 4.9 LSUCoreIO

LSU 的核心 IO 接口,与 execution、dcache、rob 等进行交互

Name	Туре	Description
data	<pre>UInt(xLen.W)</pre>	
agen	<pre>Flipped(Vec(p.lsuWidth,     Valid(new MemGen)))</pre>	地址生成器的输入
dgen	<pre>Flipped(Vec(p.memWidth + 1,</pre>	数据生成器的输入,memWidth 为内存宽度
bypassable	Bool()	
speculative_mask	<pre>UInt(aluWidth.W)</pre>	
rebusy	Bool()	
iwakeups	<pre>Vec(p.lsuWidth, Valid(new</pre>	LSU 的唤醒信号
iresp	<pre>Vec(p.lsuWidth, Valid(new</pre>	
fresp	<pre>Vec(p.lsuWidth, Valid(new</pre>	

sfence	<pre>Flipped(Valid(new rocket.SFenceReq))</pre>	传递 sfence 的请求,用于内容 屏蔽
dis_uops	<pre>Vec(p.coreWidth, Valid(new</pre>	解码后的微操作
dis_ldq_idx	<pre>Output(Vec(p.coreWidth,UInt((1+ldpAddrS</pre>	z).W)))
dis_stq_idx	<pre>Output(Vec(p.coreWidth,UInt((1+stqAddrS</pre>	z).W)))
ldq_full	<pre>Output(Vec(p.coreWidth,Bool()))</pre>	
stq_full	<pre>Output(Vec(p.coreWidth,Bool()))</pre>	
commit	<pre>Input(new CommitInfo)</pre>	提交信号 CommitInfo 是一个 Bundle,包含了提交的指令信 息
commitLoadAtR	cobHead Input(Bool())	当前是否在 rob 的头部进行加载
clr_busy_bit	<pre>Output(Bool())</pre>	清除 busybit 的信号
clr_unsafe	<pre>Output(Bool())</pre>	清除不安全的加载状态
fence_dmem	<pre>Input(Bool())</pre>	控制内存屏障操作
bradate	<pre>Input(new bradateInfo)</pre>	分支更新信息
rob_head_idx	<pre>Input(UInt((p.robAddrSz).W))</pre>	rob 的头部索引
rob_pnr_idx	<pre>Input(UInt((p.robAddrSz).W))</pre>	rob 的后备索引
exception	<pre>Input(Bool())</pre>	异常信号
Fencei_ready	<pre>Output(Bool())</pre>	表示 FENCEI 是否准备好
load_excep	<pre>Output(Valid(new Exception))</pre>	表示加载异常的信号
tsc_reg	<pre>Input(UInt())</pre>	时间戳寄存器(计数器)的值
status	<pre>Input(new rocket.MStatus)</pre>	接收机器模式状态寄存器的值
bp	<pre>Input(Vec(breakpoint_num,new</pre>	接收断点设置
mach_context	<pre>Input(UInt)</pre>	接收机器模式上下文的值
s_context	<pre>Input(UInt)</pre>	接收超线程模式上下文的值
perf	Output(new Bundle {	
acquire	Bool()	
release	Bool()	
tlbMiss	Bool()	tlb可能不需要,此处待定

## **4.10 LSUIO**

提供 LSU 的核心、内存 (TLB) 的 IO 接口

#### IO 端口定义如下:

Name	Type	Description
ptw	<pre>new rocket.TLBPTWI0</pre>	TLB 的输入输出接口,待定
core	new LSUCoreIO	LSU 的核心接口
dcache_mem	new LSUMemIO	LSU 的内存接口

#### **5 Microarchitecture**

本处理器为乱序执行多发射 RV32IM 架构,其设计主要借鉴于 RSD 以及 BOOM。

#### **5.1 BranchPredictor**

BranchPredictor 的构造参数如下:

Name	Type	Description
fetch width	Int	val GHR width : Int

#### IO 端口定义如下:

Name	Туре	Description
io	IO(new BP IO(fetch width, GHR width))	

### 5.2 PayloadRAM

PayloadRAM 是一个 RAM 模块,用于存储指令的有效载荷。

#### IO 端口定义如下:

Name	Туре	Description
io	IO(new Bundle {	
we	<pre>Input(Vec(p.DISPATCH_WIDTH, Bool()))</pre>	写使能信号
waddr	<pre>Input(Vec(p.DISPATCH_WIDTH, UInt(log2Ceil(NUM_PayloadRAM).W)))</pre>	写地址
wdata	<pre>Input(Vec(p.DISPATCH_WIDTH, UInt(Insr_WIDTH.W)))</pre>	写数据
raddr	<pre>Input(Vec(p.ISSUE_WIDTH, UInt(log2Ceil(NUM_PayloadRAM).W)))</pre>	读地址
rdata	<pre>Output(Vec(p.ISSUE_WIDTH, UInt(Insr_WIDTH.W)))</pre>	读数据

### 5.3 WakeupLogic

WakeupLogic 是一个唤醒逻辑模块,用于处理指令的唤醒信号。它根据指令的依赖关系和状态,决定哪些指令可以被唤醒。

Name	Type	Description
------	------	-------------

io	<pre>IO(new Bundle {</pre>	
stall	<pre>Input(Bool())</pre>	停顿信号
write	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	写使能
writePtr	<pre>Input(Vec(p.DISPATCH_WIDTH, UInt(p.ISSUE_QUEUE_INDEX_WIDTH.W)))</pre>	写指针
writeSrcTag	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	写源标签,SrcTag 可能包含寄存器标签与寄存器地址
writeDstTag	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	写目标标签,DstTag 可能包含寄存器标签
wakeup	<pre>Input(Vec(p.WAKEUP_WIDTH,</pre>	唤醒信号
wakeupDstTag	<pre>Input(Vec(p.WAKEUP_WIDTH, new</pre>	唤醒目标标签
wakeupVector	<pre>Input(Vec(p.WAKEUP_WIDTH +     p.ISSUE_STORE_WIDTH, Vec(p.ISSUE_QUEUE_ENTRY_NUM,</pre>	唤醒向量
notIssued	<pre>Input(Vec(p.ISSUE_QUEUE_ENTRY_NUM,</pre>	未发射标志
dispatchStore	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	是否是 Store
dispatchLoad	<pre>Input(Vec(p.DISPATCH_WIDTH,</pre>	是否是 Load
memDependencyPre	<pre>ed Input(Vec(p.DISPATCH_WIDTH,</pre>	内存依赖预测
opReady	<pre>Output(Vec(p.ISSUE_QUEUE_ENTRY_NUM,</pre>	操作就绪标志

### 5.4 RenameUnit

重命名单元将逻辑寄存器地址映射成实际寄存器。逻辑寄存器指的是 ISA 定义的 x0-x31,而实际寄存器数量多于 32 个,一般可达 128 个。主要解决 WAW, WAR 等问题。

Name	Type	Description
io	<pre>I0(new Bundle {</pre>	
in	<pre>Flipped(Vec(p.RENAME_WIDTH, DecodedInstr))</pre>	输入
out	<pre>Vec(p.RENAME_WIDTH, RenamedInsr)</pre>	soaeuaoeu

#### 5.5 ROB

重命名缓冲区,主要用于存储指令的执行结果。它是一个 FIFO 结构,先进先出。指令在执行 完成后,将结果写入 ROB 中。ROB 中的数据可以被其他指令读取,从而实现数据的共享和重 用。

#### ROB 的构造参数如下:

Name	Type	Description
num_WakeupPorts	Int	

Name	Туре	Description
io	<pre>IO(new Bundle {</pre>	
dispatch_in	<pre>Flipped(Vec(p.DISPATCH_WIDTH,</pre>	来自 Dispatch Unit 的输入
branch_in	<pre>Flipped(Vec(p.BRANCH_WIDTH,</pre>	来自 Branch Predictor 的输入
exception_fetch_pc	<pre>Input(UInt(p.ADDR_WIDTH.W))</pre>	异常发生时的 PC 值
ROB_head_idx	<pre>Output(UInt(p.ROB_ADDR_WIDTH.W))</pre>	ROB 头指针
ROB_tail_idx	<pre>Output(UInt(p.ROB_ADDR_WIDTH.W))</pre>	ROB 尾指针
ROB_pnr_idx	<pre>Output(UInt(p.ROB_ADDR_WIDTH.W))</pre>	ROB 安全上限指针
ROB_empty	<pre>Output(Bool())</pre>	ROB 空标志
ROB_ready	<pre>Output(Bool())</pre>	ROB 准备好标志(不仅仅是非满)
WB_resps	Flipped(Vec(num_WakeupPorts, Valid(?待确认?)))	来自执行单元的写回响应
LSU_clr_busy	<pre>Input(Vec(p.DISPATCH_WIDTH), Valid(UInt(p.ROB_ADDR_WIDTH.W)))</pre>	来自 LSU 的清除忙标志
LSU_clr_unsafe	<pre>Input(Vec(p.LSU_WIDTH), Valid(UInt(p.ROB_ADDR_WIDTH.W)))</pre>	来自 LSU 的清除不安全标志
LSU_exception	<pre>Input(Valid(new Exception()))</pre>	来自 LSU 的异常标志(Exception 类待定义)
CSR_replay	<pre>Input(Valid(new Exception()))</pre>	来自 CSR 的重放标志(Exception 类待定义)
CSR_stall	<pre>Input(Bool())</pre>	来自 CSR 的停顿标志
commit	<pre>Output(new Commit_Info())</pre>	提交信息(Commit_Info 类待定义)
rollback	Output(Bool())	回滚标志

```
commit_exceptionOutput(Valid(new Commit_exception_Info()))提交异常信息(To CSR)<br/>(Commit_exception_Info 类待定义)flushOutput(Valid(new Commit_exception_Info()))刷新标志(Commit_exception_Info 类待定义)flush_frontendOutput(Bool())前端刷新标志
```

#### 5.6 DestinationRAM

#### IO 端口定义如下:

Name	Type	Description
io	IO(new Bundle {	
wrEn	<pre>Input(Bool())</pre>	
wrReg	<pre>Input(UInt(params.phyRegBits.W))</pre>	
wrIQIdx	<pre>Input(UInt(params.iqIdxBits.W))</pre>	
rdReg1	<pre>Input(UInt(params.phyRegBits.W))</pre>	
rdIQIdx1	<pre>Output(UInt(params.iqIdxBits.W))</pre>	
ram	<pre>SyncReadMem(params.phyRegNum, UInt(params.iqIdxBits.W))</pre>	

### 5.7 ReadyBitTable

#### IO 端口定义如下:

Name	Туре	Description
io	<pre>IO(new Bundle {</pre>	
init	<pre>Flipped(Valid(new Bundle {</pre>	}))
setReady	<pre>Flipped(Valid(new Bundle {</pre>	}))
readyBits	<pre>Output(Vec(params.iqEntries, Vec(2, Bool())))</pre>	
readyBits	<pre>RegInit(VecInit(Seq.fill(params.iqEntries)           (VecInit(false.B, false.B))))</pre>	

## 5.8 ReadyBitTable

Name	Type	Description
io	<pre>IO(new Bundle {</pre>	
init	<pre>Flipped(Valid(new Bundle {</pre>	}))

#### **5.9 WAT**

#### IO 端口定义如下:

Name	Туре	Description
io	<pre>IO(new Bundle {</pre>	
addEntry	<pre>Flipped(Valid(new Bundle {</pre>	}))
wakeup	<pre>Flipped(Valid(UInt(params.phyRegBits.W)))</pre>	
setReady	Valid(new Bundle {	})
entries	<pre>Reg(Vec(params.watEntries, new Bundle {</pre>	}))

#### **5.10 ALU**

#### IO 端口定义如下:

Name	Type	Description
io	IO(new ALUIO)	

### 5.11 BypassNetwork

#### IO 端口定义如下:

Name	Type	Description
io	IO(new BypassNetworkIO)	

#### 5.12 LSU

LSU 的模块定义,目前只完成了 IO 接口的定义,内部逻辑还未完成

Name	Type	Description
io	IO(new LSUIO)	デス LSU 的 IO 接口