

Bilan de validation — SoC Tracking

Carte : Digilent Cora Z7-10 (xc7z010clg400-1)
Outils : Vivado / Vitis 2020.2
Référence : SRS indice AB, 31/08/2026
Date : 30/09/2026

1. Synthèse

- 9 exigences conformes
- 3 exigences partiellement couvertes
- 5 exigences non couvertes
- 8 / 12 exigences critiques [1] conformes

Le projet livré réalise la partie sélection de flux vidéo avec les deux sources : le DMA relisant l'image de la DDR et le générateur de mire. Toutes deux avec un affichage VGA 640 × 480 à 60 Hz. Le premier étage de la chaîne de filtrage est également réalisé : la conversion en luminance et le filtre gaussien 3×3. En revanche, les parties Harris, binarisation et overlay n'ont pas pu être traitées.

Méthodes employées : Le plan de validation décrit quatre méthodes. Le tableau ci-dessous indique ce que chacune a effectivement produit. L'analyse par simulation n'a pas été réalisée.


Méthode	Couverture d'exigence	Nature des preuves
Inspection	17 / 17	Relecture des sources VHDL, du block design, de l'Address Editor, de la configuration du PS7, du fichier de contraintes et des rapports d'implémentation.
Analyse	5 / 17	Bancs de tests, l'image a été réduite à 8 × 6 pixels pour la simulation.
Test	8 / 17	Mesures sur cible : relecture mémoire par JTAG, rapports de synthèse et d'implémentation, relevé des temporisations vidéo.
Démonstration	9 / 17	Observation directe à l'écran VGA, documentée par photographies et par une vidéo de commutation.

Tableau de couverture. Chaque exigence est confrontée aux quatre méthodes du plan.

Exigence	Prio	Insp.	Anal.	Test	Démo	Statut
PL-IP-000 — Source vidéo mémoire	1	✓	○	✓	✓	Conforme
PL-IP-001 — Source vidéo TPG	1	✓	✓	○	✓	Conforme
PL-IP-002 — Sélection à l'initialisation	1	✓	○	✓	✓	Conforme
PL-IP-003 — Sélection à chaud	2	✓	○	✓	✓	Conforme
PL-IP-004 — Architecture sliding window	1	✓	✓	✓	✓	Conforme
PL-IP-005 — Standards de transfert AXI4S	1	✓	✓	~	–	Conforme
PL-IP-006 — Filtre gaussien	1	✓	✓	○	✓	Conforme
PL-IP-007 — Filtre Harris	1	○	○	○	○	Non couvert
PL-IP-008 — Binarisation	1	○	○	○	○	Non couvert
PL-IP-009 — Seuillage paramétrable	1	○	○	○	○	Non couvert
PL-IP-010 — Retour de données Harris	2	○	○	○	○	Non couvert
PL-DISP-001 — Overlay	1	○	○	○	○	Non couvert
PL-DISP-002 — Affichage VGA 640×480@60	1	✓	✓	✓	✓	Conforme
PL-DISP-003 — Mode d'affichage	2	✓	○	✓	~	Partiel
PS-001 — Mise en mémoire manuelle	1	✓	○	✓	✓	Conforme
PS-002 — Mise en mémoire automatique (SD)	2	~	○	○	○	Partiel
PS-003 — Retour de données UART	2	~	○	○	○	Partiel

✓ Résultat conformes ○ non traité ~ traité partiellement

2. Architecture réalisée



Architecture du système : Le processeur initialise la DDR et commande le traitement, la logique programmable lit la mémoire, génère le flux vidéo et l'affiche.

Les deux multiplexeurs sont commandés par un registre unique écrit par le processeur avec lesquelles on peut choisir la source vidéo. Les quatre combinaisons sont démontrables en direct :

Écriture	Affichage
mwr 0x41200000 0	mire TPG, en couleur
mwr 0x41200000 1	image de la DDR, en couleur
mwr 0x41200000 2	mire TPG, filtrée
mwr 0x41200000 3	image de la DDR, filtrée

3. Détail par exigence

PL-IP-000 Source vidéo mémoire [1] Conforme

Inspection ✓ Analyse ○ Test ✓ Démonstration ✓

Inspection :

Présence du bloc DMA dans le block design, configuré au format 8 bits et avec une résolution de 640 × 480.

Test :

Écriture de l'image de référence en DDR par JTAG, puis lecture de 3 pixels et comparaison avec des valeurs calculées depuis le fichier source.

Démonstration :

Image de la DDR correctement affichée à l'écran.

PL-IP-001 Source vidéo TPG [1] Conforme

Inspection ✓ Analyse ○ Test ○ Démonstration ✓

Inspection :

Le module tpg.vhd contient bien une logique de position qui rend la mire « active ».

Analyse :

Avec le banc de test tb_tpg, je peux observer qu'un pixel change de couleur au fur et à mesure que mon élément dynamique traverse l'image : j'ai donc bien une mire « active ».

Démonstration

Une mire est correctement affichée à l'écran et elle possède un élément dynamique.

PL-IP-002 Sélection de source à l'initialisation [1] Conforme

Inspection ✓ Analyse ○ Test ✓ Démonstration ✓

Inspection

Lecture de top.vhd : le signal de sélection possède une valeur d'initialisation qui correspond au TPG.

Test

Après programmation du bitstream et sans aucune écriture du processeur, le registre de sélection est à 0x00000000 (relu via la commande mrd), soit le TPG.

Démonstration

Par défaut, c'est la mire qui est affichée.

PL-IP-003 Sélection de source à chaud Priorité 2 Conforme

Inspection ✓ Analyse ○ Test ✓ Démonstration ✓

Inspection

Le block design contient bien une IP GPIO raccordée au processeur, qui a pour adresse 0x41200000. Dans top.vhd, on constate que la sortie de ce registre commande le multiplexeur de

source.

Test

Dans le terminal XSCT, la commande `mwr 0x41200000 1` affiche immédiatement la source DMA, et `mwr 0x41200000 0` affiche le TPG.

Démonstration

Voir vidéo de démonstration

PL-IP-004 Architecture filtre à convolution [1] Conforme

Inspection ✓ Analyse ○ Test ✓ Démonstration ✓

Inspection

Lecture de *gaussian_filter* : on y retrouve bien deux lignes de mémoire tampon (`line_buffer1` et `line_buffer2`) ainsi qu'une fenêtre de neuf registres (`px00` à `px08`) pour l'architecture sliding window.

Analyse :

Banc *tb_gaussian_filter*, j'ai réalisé une image réduite de 8 pixels par 6 pixels, ce qui rend chaque résultat calculable à la main. La fenêtre contient bien 3 lignes simultanément, et dans chaque rangée les pixels sont espacés de 1 et de 8 entre les lignes : il n'y a donc aucun décalage.

Test

On peut voir dans le rapport d'utilisation qu'il y a 683 LUT configurées en registres à décalage : elles correspondent aux deux `line_buffer`.

Démonstration

Voir tableau d'utilisation

PL-IP-005 Standards de transfert [1] Conforme

Inspection ✓ Analyse ○ Test ● Démonstration –

Inspection

Lecture des entités des différents modules de filtrage : ils utilisent bien les signaux standard AXI4-Stream (`t_valid`, `t_ready`, `t_data`...).

Analyse :

Plusieurs bancs de test vérifient les quatre combinaisons possibles de `valid` et `ready`. Le handshake est validé car aucune donnée n'est transmise hors handshake.

Test

Le contrôleur VGA abaisse `t_ready` pendant les périodes de suppression ; pendant ce temps les sources et les filtres se figent, mais l'image reste stable.

Démonstration

Les deux sources sont affichées sans perte ni duplication de pixel.

PL-IP-006 Filtre gaussien [1] Conforme

Inspection ✓ Analyse ○ Test ○ Démonstration ✓

Inspection

Lecture de *gaussian_filter* : l'expression sum a bien pour coefficients (1 2 1 / 2 4 2 / 1 2 1) et la division par 16 est bien effectuée par sum(11 downto 4).

Analyse :

Avec le banc de test *tb_gaussian_filter*, je vérifie qu'une image uniforme de type 0x80 ressort à l'identique : c'est un test de normalisation.

Test

Test non réalisé.

Démonstration

Affichage du filtre gaussien sur l'écran VGA.

PL-IP-007 à PL-IP-010, PL-DISP-001 Non couvert

Inspection ☐ Analyse ☐ Test ☐ Démonstration ☐

Exigences

Filtre Harris, binarisation, seuillage paramétrable, retour de données Harris, overlay.

État

Ces étages n'ont pas été développés. Aucune des quatre méthodes de validation n'a donc été appliquée.

PL-DISP-002 Affichage écran VGA [1] Conforme

Inspection ☒ Analyse ☐ Test ☒ Démonstration ☒

Inspection

Lecture des constantes de temporisation et comparaison avec la norme VGA 640 × 480 (tableau ci-dessous). Le fichier de contraintes a également été modifié : les broches VGA sont affectées au connecteur Pmod.

	Actif	Front porch	Synchro	Back porch	Total
Horizontal	640	16	96	48	800
Vertical	480	10	2	33	525

Analyse :

Avec le banc de test *tb_vga_controller_rgb*, les temporisations sont mesurées depuis les signaux de synchronisation et sont conformes au critère du plan de validation, qui demande de compter l'image complète et pas seulement la partie visible.

Test

Les signaux hsync et vsync sont actifs à l'état bas, conformément à la norme.

Démonstration

L'image affichée est stable et sans décalage.

PL-DISP-003 Mode d'affichage Priorité 2 Partiel

Inspection ✓ Analyse ○ Test ✓ Démonstration ●

Inspection

Un multiplexeur de sortie est bien présent dans top.vhd.

Test

La commutation à chaud commandée par le PS fonctionne.

Démonstration

On peut changer de source entre les flux brut et les flux filtrés.

PS-001 Mise en mémoire manuelle du pattern [1] Conforme

Inspection ✓ Analyse ○ Test ✓ Démonstration ✓

Inspection

Le fichier source sample_in_rgb.bin fait bien 921 600 octets, soit $640 \times 480 \times 3$.

Test

Dans le terminal XSCT, la commande `dow -data image.bin 0x01000000` met le pattern en mémoire manuellement.

Démonstration

Image chargée à l'initialisation et visible à l'écran.

PS-002 Mise en mémoire automatique depuis carte SD Priorité 2 Partiel

Inspection ● Analyse ○ Test ○ Démonstration ○

Inspection

Le contrôleur SD est bien présent dans le processeur système du block design. En revanche, aucun code de lecture de fichier n'a été écrit dans l'application.

Test et démonstration

Non réalisés : le chargement de l'image reste manuel, par PS-001.

PS-003 Retour de données UART Priorité 2 Partiel

Inspection ● Analyse ○ Test ○ Démonstration ○

Inspection

L'UART0 est activée dans la configuration du PS7, mais aucune donnée n'est émise.

Test et démonstration

Sans objet : la donnée à transmettre est la réponse du filtre de Harris, qui n'est pas développé.

4. Limites et améliorations identifiées


Alignement de trame en mode DMA. Le choix de masquer les bords de l'image pour ne pas avoir à les filtrer ne fonctionne pas correctement : pour le DMA, une bande noire s'affiche à un pixel de décalage par rapport au bord, mais pas pour le TPG. Le TPG produit son premier pixel dès la sortie du reset, alors que le DMA a une latence d'amorçage, le temps d'initier ses lectures AXI et de remplir sa FIFO. Le contrôleur VGA ne se resynchronisant pas sur un signal de début de trame, ce retard se répercute à l'écran. Ce décalage existait avant l'ajout du filtre ; l'ajout du filtre l'a rendu visible. La correction consisterait à resynchroniser le contrôleur VGA sur un signal de début de trame pour l'affichage du DMA.

5. Difficultés rencontrées

Le TPG du block design ne fonctionnant pas correctement d'après mes tests, j'ai pris la décision de coder un TPG à la main pour qu'il affiche une mire en couleur avec un objet dynamique.

6. Annexes, captures


Les preuves visuelles ci-dessous accompagnent le rapport. Les quatre premières correspondent aux quatre valeurs du registre de commande et couvrent les exigences PL-IP-000, PL-IP-001, PL-IP-003, PL-IP-006, PL-DISP-002 et PL-DISP-003.



Registre à 0 : mire TPG en couleur




Registre à 1 : image de la DDR en couleur



Registre à 2 : mire filtré



Registre à 3 — image de la DDR filtré



Gros plan sur la bordure invalide

```
xsct% mrd 0x01000000 1
1000000: D6F9E3D7

xsct% mrd 0x01070800 1
1070800: BAFCD5BB

xsct% mrd 0x010E0FF0 1
10E0FF0: FDEEEFFD
```

PL-IP-006 Console XSCT : relecture des trois points de contrôle en DDR et comparaison aux valeurs attendues.

PL-IP-000, PS-001 Vidéo de la commutation entre les quatre modes, sans interruption de l'affichage. Fichier : captures/demo_bascule.MOV