

Plan de validation — SoC Tracking

Carte : Digilent Cora Z7-10 (xc7z010clg400-1) **Outils :** Vivado / Vitis 2020.2 **Référence :** SRS

indice AB, 31/08/2026

Ce plan décrit, pour chacune des dix-sept exigences du SRS, la manière dont sa satisfaction sera établie. Quatre méthodes sont employées, de la plus statique à la plus concrète : l'**inspection** examine la conception sans l'exécuter, l'**analyse** raisonne sur des simulations, le **test** mesure sur la cible, et la **démonstration** donne à voir le résultat.

Inspection

Examen statique : relecture des sources, du block design, du fichier de contraintes et de la

configuration du processeur, sans exécution ni simulation.

- PL-IP-000 Vérifier dans le block design la présence du DMA MM2S et de son interface AXI4-Stream de sortie. Relire les paramètres de configuration de l'IP : largeur de bus, format RGB 8 bits et résolution 640 × 480.
- PL-IP-001 Ouvrir le module `tpg` et vérifier la présence d'une logique de position qui rend la mire « active » (un élément qui se déplace).
- PL-IP-002 Vérifier dans `top.vhd` qu'il y a une valeur d'initialisation du signal de sélection de source et qu'elle est bien définie après un reset.
- PL-IP-003 Vérifier dans le block design la présence d'un registre accessible par le PS, relever son adresse dans l'Address Editor. Vérifier dans le fichier `top.vhd` que la sortie de ce registre pilote effectivement le multiplexeur de source.
- PL-IP-004 Vérifier le code du filtre : il doit y avoir deux mémoires tampon de ligne et une fenêtre 3 × 3 de registres, conformément au schéma *sliding window*.
- PL-IP-005 Vérifier dans la déclaration d'entité de chaque filtre la présence des signaux AXI4-Stream (`t_data`, `t_valid`, `t_ready`) en entrée comme en sortie, et que le signal `t_ready` est bien propagé d'un filtre au suivant.

Inspection (suite)

- PL-IP-006 Vérifier que les poids codés dans le calcul correspondent au kernel :

1 2 1

2 4 2

1 2 1

Vérifier que les poids codés dans le calcul correspondent au kernel :

0 -1 0

PL-IP-007

-1 4 -1

PL-IP-008

0 -1 0

Vérifier aussi qu'il y a une étape de binarisation à la sortie du filtre Harris.

PL-IP-009

Vérifier la présence d'un registre de seuil accessible par le PS et qu'il puisse accéder au seuil de binarisation.

PL-IP-010

Vérifier la présence des registres, qu'une valeur maximale est bien calculée ainsi que ses coordonnées, et qu'ils sont exposés en lecture au PS.

PL-

DISP-001

Vérifier la présence du module d'overlay et qu'il reçoit bien les deux flux attendus : le flux brut et le flux binarisé.

PL-

DISP-002

Vérifier dans `vga_controller_rgb.vhd` les constantes de timing (front porch, back porch, largeur d'impulsion de synchronisation, totaux ligne et trame) et les comparer aux valeurs de la norme VGA 640 × 480 @ 60 Hz.

PL-

DISP-003

Vérifier la présence du multiplexeur de sortie et que son signal de commande provient bien du registre écrit par le PS.

PS-001

Vérifier que le fichier image source a la taille attendue ($640 \times 480 \times 3 = 921\,600$ octets) et que l'adresse de chargement visée appartient bien à la plage DDR déclarée dans le block design.

PS-002

Vérifier la présence du contrôleur SD dans la configuration du PS7 ainsi que du code de lecture de fichier dans l'application logicielle.

PS-003

Vérifier que l'UART0 est activée dans la configuration du PS7.

Analyse

Raisonnement sur simulation : vérification du comportement attendu à partir de bancs de

test, avant toute exécution sur la carte.

PL-IP-000

On souhaite analyser 3 pixels de la DDR avec 3 pixels du flux en sortie du DMA, et vérifier leur concordance.

PL-IP-001

On souhaite faire clignoter un élément sur la mire du TPG pour s'assurer que ce n'est pas une image fixe.

PL-IP-002

Avoir les deux flux possibles (DMA / TPG) avec des motifs différents, puis après un reset, sans aucune écriture du PS, observer lequel des deux est utilisé par défaut.

PL-IP-003

On veut observer que le flux vidéo en sortie du sélecteur a bien changé par rapport à l'ancienne source. En simulation on écrit une nouvelle valeur dans le registre de

sélection **AWADDR**, on passe **AWVALID** à 1, on écrit la donnée souhaitée dans **WDATA**, on passe **WVALID** à 1, et on attend la confirmation **BVALID** / **BREADY**.

PL-IP-004 Vérifier qu'on utilise bien 2 *line buffers* pour la mémoire tampon dans chaque étage de filtrage, conformément à l'architecture *sliding window*.

PL-IP-005 Vérifier en continu, pendant toute la simulation, que **TVALID** et **TREADY** sont bien activés en même temps à chaque transfert de donnée.

PL-IP-006 On souhaite obtenir les résultats attendus pour chaque filtre. On choisit une image

PL-IP-007 de test, on réalise les filtres en amont, et on compare le résultat obtenu avec celui

PL-IP-008 attendu.

En simulation on écrit une nouvelle valeur de seuil avec le PS (**AWADDR** / **AWVALID**, **WDATA** / **WVALID**, confirmation **BVALID** / **BREADY**), puis on vérifie que la binarisation a bien changé de comportement, selon un code connu à l'avance.

PL-IP-010 Pour chaque image, en sortie du filtre de Harris, on veut mettre en mémoire la position du pixel ayant la plus grande valeur. Avec une image de test connue, on peut vérifier à l'avance quels pixels ont les plus grandes valeurs et les comparer avec ceux obtenus, en les lisant dans les registres correspondants (via **AR** / **R**).

PL-DISP-001 L'overlay combine le flux brut et le flux binarisé (sortie de la binarisation, qui a identifié les points importants). Si le flux de base est connu, on peut vérifier en amont quels pixels sont à mettre en surbrillance et les comparer avec le flux transformé ; on vérifie aussi que le flux brut n'a pas changé pour les pixels non sélectionnés.

PL-DISP-002 On veut compter le nombre de cycles entre deux fronts de **hsync** / **vsync** de l'image « virtuelle » complète, pas seulement les 307 200 pixels visibles, ainsi que la largeur de leurs impulsions, et comparer ces comptages aux valeurs standard de la norme VGA 640 × 480 60 Hz.

PL-DISP-003 En simulation on écrit une nouvelle valeur dans le registre de mode, puis on vérifie que le multiplexeur de sortie décide bien de ce qui est affiché, en basculant entre l'image naturelle et l'image avec overlay.

PS-001

PS-002 Pas d'analyse : ce sont des procédures logicielles ou matérielles.

PS-003

Tests

Mesures sur la cible : captures à l'analyseur logique intégré, relectures mémoire par JTAG et

rapports d'implémentation.

PL-IP-000 Capturer avec l'ILA le flux réel en sortie du DMA, et comparer à l'image de référence.

PL-IP-001 Capturer avec l'ILA plusieurs images consécutives du TPG, et vérifier qu'un élément s'est bien déplacé.

- PL-IP-002 Capturer avec l'ILA quelle source vidéo est active par défaut.
- PL-IP-003 Capturer avec l'ILA le flux vidéo en sortie du sélecteur avant et après, pour vérifier le changement réel de source.
- PL-IP-004 Regarder le rapport d'utilisation de synthèse Vivado, pour vérifier le nombre de registres utilisés et qu'ils correspondent bien aux *line buffers* attendus.
- PL-IP-005 Capturer avec l'ILA les signaux `tvalid` / `tready` des interfaces AXI4-Stream des filtres, et vérifier qu'aucune violation du protocole ne s'est produite.
- PL-IP-006 Capturer avec l'ILA la sortie de chaque filtre, et comparer aux valeurs calculées en référence.
- PL-IP-007
- PL-IP-008
- PL-IP-009 Capturer avec l'ILA la sortie de la binarisation pour vérifier qu'elle bascule bien à la nouvelle valeur.
- PL-IP-010 Avec une image de test connue, lire à l'ILA les registres du résultat Harris (max, X, Y) et comparer aux valeurs de référence calculées à l'avance.
- PL-DISP-001 Capturer avec l'ILA la sortie de l'overlay et comparer pixel par pixel à ce qui est attendu.
- PL-DISP-002 Capturer avec l'ILA les signaux numériques `hsync` et `vsync` pour vérifier leur temporisation. Pour les canaux R/G/B, une fois passés dans le DAC du Pmod VGA — ils deviennent alors des signaux analogiques — on peut les observer à l'oscilloscope.
- PL-DISP-003 Capturer avec l'ILA la sortie du multiplexeur pour vérifier qu'elle bascule bien entre image naturelle et overlay.
- PS-001 Utiliser la commande `XSCT mrd` pour relire le contenu de la DDR après chargement,
- PS-002 et le comparer octet par octet au fichier source.
- PS-003 Pour lire ce qui arrive sur un port UART, on peut utiliser un terminal comme PuTTY.

Démonstration

Ce qui est donné à voir : le résultat observable directement à l'écran ou sur un relevé,

documenté par photographies et vidéo.

- PL-IP-000 Image de la DDR affichée à l'écran.
- PL-IP-001 Mire du TPG affichée à l'écran, avec l'élément dynamique en mouvement.
- PL-IP-002 Une des deux images (DDR ou mire) affichée à l'écran.
- PL-IP-003 Changement de l'image affichée à l'écran.
- PL-IP-004 Capture du tableau d'utilisation.
- PL-IP-005 La conformité du protocole n'est pas observable à l'œil.
- PL-IP-006 Image floutée affichée à l'écran.
- PL-IP-007 Démonstration couverte par l'overlay (voir PL-DISP-001).
- PL-IP-008

- PL-IP-009 Nombre de points d'intérêt en surbrillance qui change à l'écran quand le seuil est modifié.
- PL-IP-010 Cohérence entre le point mis en surbrillance à l'écran et les coordonnées affichées sur le terminal PuTTY.
- PL-DISP-001 Overlay correctement affiché, avec une image traitée et l'autre naturelle.
- PL-DISP-002 Affichage d'une image stable sans décalage, et observation des signaux RGB à l'oscilloscope.
- PL-DISP-003 Pouvoir basculer de l'image traitée à celle qui ne l'est pas.
- PS-001 Une image chargée à l'initialisation est visible à l'écran.
- PS-002 Une image chargée automatiquement depuis une carte SD est visible à l'écran.
- PS-003 Le terminal PuTTY affiche correctement le score maximal et ses coordonnées.

Plan de validation — SoC Tracking — Formation FPGA — Blaise Le Toux

Dix-sept exigences, quatre méthodes de validation.