



在当今的 VLSI 芯片行业中，电子工程师使用的软件工具可以执行许多优化。您的任务是对某个芯片设计实施一项特定的优化。

您的工具将获得一个由 NAND 门组成的非循环网络（NAND 门计算其输入的否定连词，即，当且仅当其两个输入值均为 1 时，门的输出值为 0）。该网络是已合成组件的一部分，无法更改。网络的所有输入都连接到一个信号 x 。目标是断开 x 与某些输入的连接，并将恒定信号 0 和/或 1 分配给这些输入，以使设计实现的功能保持不变。如果连接到 x 的输入数量尽可能少，但网络仍计算与所有输入都连接到 x 时相同的函数，则我们说将 x 和/或 0 和/或 1 分配给网络的输入是最佳的。

看看下面的设计。



我们可以将其改为只有一个变量输入的设计，例如：



（请注意，还有其他方法可以将输入连接到仅一个 x 以及实现相同功能的一定数量的 0 和 1）。为每个数据集编写一个程序：

- 阅读网络描述，
- 计算网络输入中 x 和/或 0 和/或 1 的最佳分配，
- 写入结果。

输入

输入的第一行包含一个等于数据集数量的正整数 d ， $1 \leq d \leq 20$ 。数据集如下。

每个数据集由两行连续的数据组成。第一行包含两个正整数 n 和 m ，中间用一个空格隔开， $1 \leq n \leq 100000$ ， $1 \leq m \leq 200000$ 。整数 n 表示网络输入的数量，整数 m 表示网络中门的数量。

第二行包含恰好 $2m$ 个非零整数，每个整数之间由单个空格分隔。位置 $2j - 1$ 和 $2j$ 上的数字描述了门 j 的输入的信号源。正数 s 表示门 s 的输出。负数 s 表示网络的第 $(-s)$ 个输入。门和网络输入从一开始编号。每个门的输入都连接到网络的输入，或者连接到序列中较早描述的门的输出。每个网络输入都连接到至少一个门输入。每个门输出都连接到至少一个门输入，除了连接到网络输出的最后一个门的输出。

输出

输出应恰好包含 d 行，每个数据集一行。行号 i 应包含第 i 个数据集的答案。

一个数据集的答案应由恰好 k 个字符的序列组成，这些字符以行尾结束（中间没有空格）。每个字符应为“0”（数字“零”）或“1”（数字“一”）或“x”（小写字母“x”）。序列中的第 i 个符号表示对网络的第 i 个输入的分配。

如果有多个最佳分配，那么您的程序应该输出其中任何一个（但只能输出一个）。

示例输入

```
1
3 6
-1 -3 -1 -2 1 2 1 2 4 3 5 5
```

示例输出

```
10x
```