

Loi de Moore

Le premier circuit intégré composé de quelques transistors a été réalisé en 1958 par Jack Kibly. Un circuit intégré se compose d'une plaque de silicium dont on a localement modifié les propriétés électriques grâce au dopage afin de créer des transistors interconnectés. Depuis lors les avancées technologiques, ainsi que les avancées en physique fondamentale ont permis de multiplier le nombre de transistors sur un circuit intégré : de 2300 transistors en 1971, ce nombre est passé à $2,6 \times 10^9$ en 2013.

L'augmentation des performances de stockage est allée de pair. Il fallait une petite armoire pour stocker un disque dur d'un mégaoctet en 1964 (figure 1), actuellement un téraoctet (10^{12} octets) tient dans une main. En 1965 Gordon Moore, un des fondateurs de la société Intel, énonce une conjecture (première loi de Moore) :

La complexité des circuits intégrés d'entrée de gamme double tous les ans.

Dans ce problème on étudie quelques aspects de la physique et de la chimie dans les ordinateurs, qui ont permis la réalisation de la loi de Moore jusqu'à nos jours.

Conseils généraux

- Les applications numériques seront faites avec un nombre de chiffres significatifs adapté.
- Les données numériques sont fournies en fin d'énoncé.
- Les quatre parties du problème sont largement indépendantes, mais les données numériques fournies dans les différentes parties sont susceptibles d'être utilisées dans toutes les parties.
- **Certaines questions, repérées par une barre en marge, ne sont pas guidées. Elles nécessitent plus de temps pour élaborer un modèle ou un raisonnement, le barème en tient compte.**



Figure 1 Disque dur de 1 mégaoctet en 1964

I Numérisation avant stockage

Dans tout système de stockage numérique de données, la première étape est celle de la numérisation. Les signaux du monde réel sont analogiques, pour les transformer en signaux numériques on utilise un convertisseur numérique analogique, noté CAN par la suite.

I.A – Au cœur de tous les convertisseurs se trouve un compteur (noté F sur la figure 2), commandé par un signal d'horloge (noté D) qui incrémente le compteur à chaque bip d'horloge (le compteur est lui-même commandé par une logique de commande notée E). La fréquence du signal d'horloge est de l'ordre de quelques GHz, on la suppose parfaitement stable. Le compteur compte à partir de zéro, dès que la commande de compter lui a été donnée, au rythme imposé par le signal d'horloge. Il fournit en sortie un nombre codé sur N bits.




Figure 2

I.A.1) Avec quelle précision maximale mesure-t-on une durée à l'aide d'un compteur dont le signal d'horloge a une fréquence $f_{ck} = 1$ GHz ?

I.A.2) L'architecture des premiers CAN était de type « série », elle est modélisée par le dispositif schématisé sur la figure 2. La tension positive u dont la valeur est comprise entre 0 V et V_{ref} ($V_{ref} = 2$ V), supposée constante pendant la durée de la numérisation, est convertie en un nombre s_N .

Le convertisseur est composé d'un circuit r, C formant le bloc B, d'un comparateur A, et d'éléments intégrés parmi lesquels le bloc logique de commande E, le générateur de signal d'horloge D et le compteur sur N bits F. Les résistances d'entrée des blocs A, E et F sont infinies.

Le module A compare les potentiels des nœuds (3) et (4). Lorsque $V_{(3)} > V_{(4)}$, son potentiel de sortie V_{S_A} est au niveau haut, de sorte que $v_{S_A} = V_{S_A} - V_M = 5$ V. Lorsque $V_{(3)} < V_{(4)}$, son potentiel de sortie est au niveau bas ($v_{S_A} = 0$ V). Il commande ainsi le bloc logique E.

L'interrupteur K est commandé par le bloc logique E, ce qui est symbolisé par un trait pointillé.

a) Préciser ce qu'on appelle masse dans un montage électrique.

b) Représenter le graphe de la tension $v_{S_A} = V_{S_A} - V_M$ en fonction de u_2 .

I.A.3) Partant d'une situation où le condensateur est déchargé, E commande à l'instant $t = 0$ la mise en position (1) de l'interrupteur K. L'interrupteur reste dans cette position pendant une durée $t_1 = \frac{2^N - 1}{f_{ck}}$ qui correspond à un cycle complet de comptage du compteur sur N bits. Étudier u_2 en fonction du temps entre $t = 0$ et t_1 . Faire apparaître une constante τ , homogène à un temps, caractéristique du bloc B.

I.B – Pour toute la suite, on choisit les valeurs de r et C de sorte que $t_1 \ll \tau$.

I.B.1)

a) Donner alors l'expression simplifiée de u_2 en fonction du temps, ainsi que le lien simplifié entre u_1 et $\frac{du_2}{dt}$.

b) Quelle est alors la fonction du bloc B ?

c) Que vaut v_{S_A} entre 0 et t_1 ?

I.B.2) Le bloc de commande fait basculer l'interrupteur K en position (2) à l'instant t_1 et déclenche le comptage. Celui-ci dure jusqu'à l'instant $t_1 + t_2$ tel que le signal v_{S_A} soit modifié.

a) Exprimer t_2 en fonction de u , t_1 et V_{ref} .

b) Représenter sur un même graphe u_2 et u_1 en fonction du temps, entre $t = 0$ et $t = t_1 + t_2$.

c) Quel est le lien entre s_N et t_2 ?

I.B.3) Quelle est la durée maximale de la conversion analogique numérique pour un convertisseur 8 bits commandé par un signal d'horloge de fréquence $f_{ck} = 1$ GHz ?

En déduire une condition sur la fréquence des signaux qu'on peut numériser avec un tel convertisseur. Commenter.

I.C – Les convertisseurs plus récents ont une architecture parallèle.

La **figure 3** représente un convertisseur 3 bits, qui convertit une tension u qui vérifie $0 < u < V_{\text{ref}}$. Il est composé de 7 comparateurs, d'une logique de commande et de résistances de valeur r , $2r$ et $3r$. Les comparateurs ont une impédance d'entrée infinie et délivrent un signal logique qui est au niveau haut lorsque la patte reliée à u a un potentiel supérieur à celui de la patte reliée à V_{ref} par l'intermédiaire des résistances.




Figure 3

I.C.1) Expliquer le fonctionnement de ce convertisseur.

On note u_N la tension numérisée, reconstituée à partir de s_N . Comment passe-t-on de s_N à u_N ?

I.C.2) Pour un convertisseur 8 bits, combien faut-il de comparateurs ?

Quels sont les avantages et inconvénients comparés des convertisseurs série et parallèle ?

I.D – La figure 4 représente le signal numérisé s_N en fonction de la tension à numériser u .

I.D.1) Que vaut N dans l'exemple donné ?

I.D.2) Donner les valeurs de s_N en base 2 et de u_N pour $u = 1,28$ V.

I.D.3) Quelle type d'erreur induit la numérisation ? Préciser l'écart maximal entre la valeur de la tension numérisée u_N et u .




Figure 4

I.E – On souhaite enregistrer un signal musical avec une haute fidélité. Le signal à échantillonner possède des harmoniques très élevées, qui risquent de nuire à la qualité de l'enregistrement. Avant la numérisation, le signal doit être filtré. Un document en annexe fournit les spécifications du LMF100, qui est un composant intégré. Il réalise différents types de filtrages, selon les branchements qu'on lui applique. Dans ce document, la grandeur s est égale à $j\omega$ où ω est la pulsation des signaux sinusoïdaux et $j^2 = -1$.

I.E.1) Quel type de filtre doit-on utiliser et pourquoi ? Préciser la bande de fréquences qu'il doit sélectionner.

I.E.2) Proposer une valeur de la fréquence d'échantillonnage adaptée à la situation.

I.F – Quatre essais ont été réalisés en laboratoire, à quatre fréquences différentes, avec un filtre d'ordre 2 réalisé avec le LMF100. Sur les quatre oscillogrammes relevés figure 5, $s_2(t)$ désigne la tension de sortie du filtre et $s_1(t)$ la tension d'entrée.

Déduire de ces quatre essais la nature du filtre testé, ainsi que ses caractéristiques : fréquence propre, fréquence de coupure, facteur de qualité. Expliciter clairement la démarche et commenter les résultats obtenus.




Figure 5