# ${\rm IIC2343 \text{ - Arquitectura de Computadores (II/2019)}}$ ${\rm Entrega~1\text{--B}}$

Entrega: 2 de Septiembre de 2019 | 10:59:59 a.m.

## Requisitos

- Esta entrega es estrictamente individual. Cualquier tipo de falta a la honestidad académica será sancionada con la reprobación del curso con la nota mínima.
- Los nombre de archivos y el cómo deben ser ejecutados son parte del formato, no respetarlo será penalizado.
- El programa de la placa deberá ser realizado en VHDL.
- La **documentación** deberá ser realizada en un archivo Markdown y subirlo junto a su tarea, de nombre README.md, en el mismo repositorio.
- Esta entrega deberá ser subida a su repositorio personal de *GitHub* correspondiente en la fecha y hora dada.
- La entrega de la placa debe ser realizada previa o al inicio de la hora de ayudantía del curso. El no cumplimiento, no solo perjudicará su nota, sino también a sus compañeros

### Introducción

Una unidad lógica, o mejor conocida como  $\mathbf{L}\mathbf{U}$ , es un circuito digital que calcula operaciones lógicas entre uno o dos argumentos.


Instrucción	Operandos	Salida	Código
BUF	A	A	000
NOT	A	NOT A	001
AND	A, B	A AND B	010
OR	A, B	A OR B	011
BUF	В	В	100
NOT	В	NOT B	101
XOR	A, B	A XOR B	110
XNOR	A, B	A XNOR B	111

#### Misión

Deberá crear un módulo VHDL que represente las operatorias realizadas por la LU con dos entradas de 4 bits, y una entrada de 3 bits que seleccione la operación de la tabla anterior. El resultado de la operación será entregado al encender los leds. Luego, debe **documentar con lo solicitado en el README.md** .

#### Placa

Utilizarán la placa Digilent Basys3 presente en la imagen, de la cual, utilizarán los 4 primeros switches como input de la entrada A, los siguientes 4 switches como input de la entrada B, y el siguiente siguientes 3 switches como el selector de la operación. El output será representado como los últimos 4 leds dando el resultado de la operación seleccionada. Además, debes representar el estado de los switches mediante los primeros 11 leds. <sup>1</sup>



<sup>&</sup>lt;sup>1</sup>Se recomienda iniciar por esto

#### Requerimientos

Para implementar declaraciones condicionales **solamente** se permite hacer uso de bloques with/select. El uso de los *statements process*, case e if/else quedan absolutamente prohibidos. Esto porque se privilegia el uso de selectores y operaciones lógcias básicas para el desarrollo de esta tarea.

- Crea el proyecto
  - Selecciona las opciones correctas para crear el proyecto en Vivado, que funcione con la placa correspondiente.
  - Importa correctamente el archivo Basys3.xdc .
  - Configura correctamente las *constrains* del archivo Basys3.xdc. Descomentando las líneas correctas del archivo.
- (6 pts) Crea el módulo LU. vhd
  - Crea una source llamada LU, que contiene la arquitectura requerida para resolver el problema
- Incluir el README.md con lo solicitado.
- Entrega inmediata de la placa la siguiente semana

#### Entrega

La entrega se realizará a través de GitHub. El repositorio debe contener una carpeta con su proyecto de Vivado y el archivo .bit. En el caso de la carpeta del proyecto, deben subir solo la carpeta .srcs, el archivo .xpr y el archivo Basys3.xdc