#### Paralelismo a nivel de instrucción (ILP)

IIC2343 - Arquitectura de Computadores

Nicolás Elliott B. (nicolas.elliott@uc.cl)



(II/2019)

### Aumentar al velocidad del clock no es la única manera de mejorar el rendimiento

- ¿Qué problemas trae aumentar el clock de un computador?
- ¿Es posible utilizar otro esquema para acelerar las instrucciones?
- Analizaremos el proceso secuencial de ejecución de las instrucciones y veremos que bajo ciertas condiciones, estas podrán ejecutarse en una fracción del tiempo original.

### ¿Cuál es el flujo de la instrucción ADD A, B en el computador básico?

- 1 Lectura de instrucción desde memoria (Fetch)
- 2 Decodificar instr. en unidad de control (Decode)
- 3 Ejecutar en ALU (Execute)
- 4 Escribir resultado en registro (Write Back)

### ¿Cuál es el flujo de la instrucción MOV A, (B) en el computador básico?

- 1 Lectura de instrucción desde memoria (Fetch)
- 2 Decodificar instr. en unidad de control (Decode)
- 3 Acceder a memoria (Mem)
- 4 Escribir resultado en registro (Write Back)


### ¿Cuál es el flujo de la instrucción MOV (B), A en el computador básico?

- 1 Lectura de instrucción desde memoria (Fetch)
- 2 Decodificar instr. en unidad de control (Decode)
- 3 Acceder a memoria (Mem)


#### Utilizaremos la siguiente secuencia de pasos

- 1 Lectura de instrucción desde memoria (Fetch)
- 2 Decodificar instr. en unidad de control (Decode)
- 3 Ejecutar en ALU (Execute)
- 4 Acceder a memoria (Mem)
- **5** Escribir resultado en registro (Write Back)


#### Revisemos nuevamente el computador básico




## Simplifiquemos la estructura para alinearla con el nuevo flujo de las instrucciones



### Simplifiquemos la estructura para alinearla con el nuevo flujo de las instrucciones





# La nueva disposición nos permite dividir el ciclo de cualquier instrucción en 5 partes independientes





#### Pipeline es paralelizable, tal como una línea de producción

- Los procesos secuenciales con etapas independientes son conocidos como pipeline.
- El diagrama con la nueva disposición del computador, nos permite ver el ciclo de una instrucción como un pipeline
- Esto permitiría procesar eventualmente múltiples instrucciones en paralelo (¿cuántas?), aprovechando las unidades libres.










# Clock no puede ser más rápido que la instrucción más lenta (¿por qué?)



Total: 36 ns

# Con ILP, el clock ahora no puede ser más rápido que la etapa más lenta


	Cicles									
	1	2	3	4	5	6	7	8	9	10
Instruction 1	IF	ID	EX	МЕМ	WB					
Instruction 2		IF	ID	EX	MEM	WB				
Instruction 3			IF	ID	EX	МЕМ	WB			

4ns 4ns 4ns 4ns 4ns 4ns

Total: 28 ns


• ¿Cómo es esto posible si ahora cada instrucción demora 20ns?

### Mejora es ostensible si se aumenta el número de instrucciones



- 1MM instr. sin II P = 12MM ns.
- 1MM instr. con ILP 4MM ns

# Pipeline necesita soporte de HW para almacenar y propagar resultados



#### Pipeline requiere mecanismos para asegurar consistencia


 El uso de un pipeline puede generar problemas con las dependencias entre instrucciones:

ADD A,B


AND B,A

 Estas situaciones son llamadas hazards. Existen 3 tipos: datos, control y estructurales.


### La mayoría de los hazards de datos tienen solución simple




### La mayoría de los hazards de datos tienen solución simple




#### Existen más casos que requieren análisis




#### Existen más casos que requieren análisis




#### Veamos un último caso




### Dos forwarding units se encargan de solucionar estos data hazards




#### ¿Qué hacemos en este caso?




#### Forwarding llega muy tarde, no es una solución factible




## Necesitamos que el procesador espere, lo que se conoce como stalling




# Agregamos una unidad de detección de hazards en la etapa ID




### Otra opción es insertar una instrucción NOP, que no hace nada, entre instrucciones




#### Hazards de control ocurren cuando existen saltos




### Una opción simple es hacer stalling del pipeline los ciclos que sean necesarios




#### Otra opción es utilizar una predicción de saltos



#### Otra opción es utilizar una predicción de saltos



### Esta solución requiere agregar una nueva unidad a la CPU



### Hazards estructurales ocurren cuando dos etapas necesitan usar la misma unidad funcional

- Un ejemplo ocurre en un computador Von Neumann, donde la memoria única de instrucciones y datos es accedida tanto en la etapa IF como en la etapa MEM.
- Una opción es agregar burbujas, que hagan que una de las instrucciones que quería ocupar la unidad en un cierto ciclo espere hasta el siguiente.

### Hazards estructurales ocurren cuando dos etapas necesitan usar la misma unidad funcional

- Otra solución puede ser agregar unidades funcionales extra.
- ¿Cómo solucionamos fácilmente el hazard estructural de acceso a memoria en una arquitectura Von Neumann?
- En el caso de las memorias, tener una caché split de primer nivel transforma la arquitectura del computador en Harvard y se soluciona el problema.