Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación



IIC2343 – Arquitectura de Computadores (I/2016)

Interrogación 1

Pregunta 1

- a) ¿En qué casos es posible soportar la instrucciones ADD B,Lit en el computador básico, sin modificar su hardware ni sobrescribir datos? Para los casos negativos, indique que modificaciones al hardware y/o assembly se deberían hacer para soportarla. (1 pto.)
 - **Solución:** Sólo podrían estar soportadas, sin modificaciones, la instrucciones ADD B,1 y ADD B,0. Si se quiere tener soporte completo, se debe agregar al MUX A una entrada que venga desde el bus de literales.
- b) ¿Por qué existen más números negativos que positivos en el complemento a 2? ¿Cómo se podría modificar el esquema para que hubiera más números positivos que negativos? (1 pto.)

 Solución: Al seleccionar el rango de los número que comienzan con 0 como el de los positivos, la inclusión del 0 implica automáticamente que tendran un número menos que los negativos. Si los negativos se representaran con un 0 al principio, entonces los positivos tendrían un número más.
- c) ¿Que pasaría sin se quita el registro STATUS del computador básico y se conectaran directamente las señales ZNCV a la unidad de control? (1 pto.)


 Solución: Al eliminar este registro, se elimina también la sincronización con el flanco de subida, por lo que se corre el riesto que las señales ZNCV que se utilizan en la unidad de control para decir el salto, no correspondan a la operación en la cual se basa el salto, generalmente un CMP.
- d) Indique la codificación en complemento a 2 de 8 bits del número decimal -128. (1 pto.)
 Solución: -128 corresponde al número con mayor valor absoluto en complemento a 2 de 8 bits. Por lo tanto, su codificación es 10000000. Cabe destacar que no existe la codificación en complemento a 2 de 8 bits para el número 128.
- e) ¿Cuál es la frecuencia máxima que puede tener el clock del computador básico? ¿Qué pasa si un clock con una frecuencia mayor a la máxima es conectado al computador básico? (1 pto.)

 Solución: La frecuencia máxima es aquella tal que su período es igual a la duración de la instrucción más lenta del computador. Si un clock con una mayor frecuencia es conectado al computador básico, se perderá la sincronía cada vez que se ejecute esta instrucción, lo que implica que el resultado será incorrecto.
- f) Diseñe un circuito que multiplique por 4 un número natural de 8 bits. Asuma que no ocurrirá overflow. (1 pto.)
 - Solución: Basta diagramar un componente con 8 entradas, donde las 6 menos significativas se conectan, manteniendo el orden, a las 6 salidas más significativas, y al resto se le conectan 0s. De manera más formal, si A es el bus de entrada y S el de salida, el componente está dado por:

$$S_i = \begin{cases} A_{i-2} & \forall i \ge 2\\ 0 & \text{en otro caso} \end{cases}.$$

Pregunta 2

- a) El estándar IEEE754 de 32 bits (float) utiliza 1 bit para el signo, 23 bits para el significante y 8 para el exponente. Dos números codificados con este estándar, difieren en su significante en la unidad mínima. Asumiendo que ambos números tienen el mismo exponente, ¿cuál será la diferencia en el valor decimal de estos números? Parametrice esta diferencia en función de alguno de los elementos del estándar y comente con respecto a la significancia de este valor. (2 ptos.)
- b) Diagrame y explique una posible implementación de la instrucción JLE Dir (opcode 1000011) al interior de la unidad de control. (2 ptos.)
 - **Solución:** El primer paso consiste en verificar que el opcode de la instrucción actual corresponda al de JLE, para lo cual se realiza un NXOR con una máscara que tenga el valor del opcode y luego se verifica que todos los bits del resultado sean 1. El output de esta última verificación será llamado A_0 . De manera independiente, se debe conectar a un OR las salidas de Z y N. La salida de esta OR se llamará A_1 . Finalmente, el valor de L_{PC} , se obtiene conectando A_0 y A_1 a una compuerta AND.
- c) Construya un circuito que permita multiplicar dos números naturales de 4 bits. (2 ptos.) Solución: En el siguiente circuito se asume que los factores de la multiplicación son A y B. Además, en el tiempo 0, el contador es cargado con el valor de A y el registro con el valor 0. Finalmente, la transformación de 4 a 8 bits posterior al enabler, se realizar llenando con 0s los 4 bits más significativos.



Pregunta 3

- a) Una máquina RAM, es un tipo de computador en el cual se utiliza sólo la memoria RAM de datos para almacenar los resultados de las operaciones aritméticas y lógicas. Una máquina RAM puede tener más registros para uso interno, pero para un programador, sólo se encuentran expuestos la memoria y los literales para realizar las operaciones. Por ejemplo, ADD A,B es sustituida por ADD (Dir1),(Dir2). Construya una máquina RAM que posea las mismas funcionalidades que el computador básico. Especifique detalladamente el hardware y el formato de las instrucciones (señales de control, opcodes, assembly). (3 ptos.)
 - Solución: Para construir esta máquina basta con utilizar el hardware del computador básico, manteniendo además todos los opcodes, pero modificando el assembly, de tal manera que las operaciones que utilizan registros sean sustituidas por las que utilizan las direcciones de memoria. La implementación de cada una de estas instrucciones se puede realizar trivialmente utilizando una secuencia de opcodes adecuada, que implemente con instrucciones del computador básico la misma funcionalidad. Por ejemplo, la secuencia para ADD (Dir1),(Dir2) serían los opcodes correspondientes a la siguiente secuencia de instrucciones del computador básico: MOV A, (Dir1); MOV B, (Dir2); ADD A, B; MOV (Dir1), A.
- b) Modifique el computador básico para dar soporte a la instrucción CLEAR, que setea en 0 el valor de todos los registros (excepto PC y STATUS) y el de todas las palabras de la memoria de datos. Indique el(los) opcode(s) y señal(es) de control de la nueva instrucción. (3 ptos.)
 - Solución: La solución más simple y directa es agregar a los registros A y B y a la memoria de datos, una señal CLR, que setea en 0 el valor almacenado, tal como el registro visto en cátedra. Esta señal se agrega al conjunto de señales de control generada por la unidad de control, y se seteará en 1 sólo cuando la unidad de control reciba el opcode de la instrucción CLEAR (1001110).