# Вычислительная техника

## Лисид Лаконский

## October 2022

# Содержание

1	Вычислительная техника - 31.10.2022				2
	1.1	Последовательные цифровые устройства			
		1.1.1	Триггер	Триггеры	
			1.1.1.1	Классификация	3
			1.1.1.2	Ключевые характеристики	4
			1.1.1.3	Виды триггеров	4
		1.1.2	Регистр	намяти	8

## 1 Вычислительная техника - 31.10.2022

### 1.1 Последовательные цифровые устройства

**Цифровые устройства** называются последовательными, если его входные сигналы зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов, поступивших на входы в предшествующие моменты времени, которые фиксируются с помощью элементов памяти.

Эти устройства называются также цифровыми автоматами, конечными автоматами или автоматами с памятью.

Примеры: триггеры, регистры, счетчики.

#### 1.1.1 Триггеры

**Триггером** называют устройство, которое может находиться неограниченно долго в одном из двух состояний устойчивого равновесия и переходить из одного состояния в другое под воздействием входного сигнала. Состояние триггера определяют по выходному сигналу В нем может храниться либо 0, либо 1.

Входы триггера подразделяются на **информационные** и **управляющие** (вспомогательные). Сигналы, поступающие на информационные входы, **управляют состоянием** триггера. Сигналы на управляющих входах используются для **предварительной установки** триггера в требуемое состояние.

Информационные входы триггера принято обозначать буквами S, R, J, K, D, T, а управляющие входы C и V

#### 1.1.1.1 Классификация

По функциональным возможностям триггеры разделяются на:

- 1. триггер с раздельной установкой состояния 0 и 1 (RS-триггер)
- 2. триггер с приемом информации по одному входу D (D-триггер или триггер задержки)
- 3. триггер со счетным входом (Т-триггер)
- 4. универсальный триггер с информационными входами J и K (JK-триггер)

#### По способу приема информации:

- 1. **асинхронные триггеры** воспринимают информационные сигналы и реагируют на них в момент появления на входах триггера
- 2. **синхронные триггеры** реагируют на информационные сигналы при наличии разрешающего сигнала на специальном управляющем входе C, называемом входом синхронизации
  - (a) триггеры со **статическим управлением** по входу C воспринимают информационные сигналы при подаче на C-вход уровня 1 или 0
  - (b) триггеры с **динамическим управлением** по входу С воспринимают сигналы при изменении сигнала на С-входе

#### 1.1.1.2 Ключевые характеристики

Триггеры характеризуются быстродействием, чувствительностью, потребляемой мощностью, помехоустойчивостью, функциональными возможностями.

**Быстродействие** определяется максимальной частотой переключения состояний триггера.

**Чувствительность** триггера определяется наименьшим напряжением на входе, при котором происходит переключение.

**Помехоустойчивость** характеризует способность триггера нормально работать в условиях помех.

**Функциональные возможности** триггера характеризуются числом входных сигналов.

#### 1.1.1.3 Виды триггеров

#### Асинхронный RS-триггер с прямыми входами

имеет два информационных входа R и S, используемые для установки собствено 0 и 1, а также два выхода - прямой Q и инверсный Q. Быстродействие асинхронного RS-триггера определяется задержкой установки его состояния T, равной сумме задержек передачи сигнала через цепочку логических элементов t в каждом. В данном случае T=2t




Рис. 1: Логическая схема асинхронного RS-триггера с прямыми входами

### Асинхронный RS-триггер с инверсными входами

Формула:  $Q^{t+1} = S^t + Q^t * \overline{R^t}$ 

Таблица состояний триггера в моменты t+1 может быть задана с помощью карты Карно.




Рис. 2: Логическая схема асинхронного RS-триггера с инверсными входами

**Синхронный RS-триггер** Формула:  $Q^{t+1} = \overline{R^t}Q^t + \overline{C^t}Q^t + C^tS^t$  При C=0 выходы логических элементов схемы 1 принимают значение 1 и не зависят от входных сигналов S и R. При C=1 входные логические схемы 1 открыты для передачи информационных сигналов R и S на выходы асинхронного RS-триггера




Рис. 3: Логическая схема синхронного RS-триггера

**D-триггер** Триггер D-типа или триггер-задержка это синхронный триггер с одним информационным входом D, реализующий логическую функцию  $Q^{t+1} = C^t D^t \overline{C^t} Q^t$ , то есть значение сигнала на входе Q триггера на t+1 такте (при Ct=1) определяется значением входного сигнала D на предыдщуем такте. Основное назначение D-триггер заключается в задержке информации на один такт.





Рис. 4: Логическая схема D-триггера

Двухступенчатый **D-триггер** В двухступенчатом триггере устраняется противоречие между процессами хранения старой и приема новой информации. Это дает возможность построения синхронных автоматов без опасных временных состояний. Позволяет обеспечить высокую надежность функционирования триггеров с внутренними цепями обратной связи.

Двухступенчатые D-триггеры обладают расширенными функциональными возможностями, например при соединении инверсного входа Q со входом D образуется триггер T-типа или триггер со счетным входом






Рис. 5: Логическая схема двухступенчатого D-триггера

**Универсальный ЈК-триггер** ЈК-триггер отличается от синхронного RS-триггера тем, что не имеет запрещенных комбинаций сигналов на входах J и K. Кроме того, при J=K=1 триггер изменяет свое состояние на противоположное, т.е. работает как триггер со счетным входом. Схема ЈК-триггера состоит из двух асинхронных RS-триггеров с инверсными входами и двух комбинационных устройств, каждое из которых содержит две схемы И-НЕ с тремя входами каждая. На основе ЈК-триггера можно построить триггер D-типа. Для этого информационный сигнал D подается на J-вход, а на вход K сигнал K0 подается через инвертор.




Рис. 6: Логическая схема универсального JK-триггера

**Т-триггер** Может быть получен из ЈК-триггера при соединении обоих информационных входов J и K, и при подаче на них уровня 1. В качестве счетного входа T используется вход C. При подаче сигнала на вход C, Т-триггер будет переключаться в состояние, противоположное предыдущему.

Разновидностью Т-триггера является TV-триггер, в котором вход V является управлющим. При V=1 TV-триггер превращается в Т-триггер. При V=0 TV-триггер сохраняет свое состояние неизменным.




Рис. 7: Логическая схема Т-триггера на основе ЈК-триггера

Синхронный триггер с динамическим управлением Синхронный триггер с динамическим управлением по входу С воспринимает информацию для изменения состояния лишь тогда, когда на С-входе совершается переход с уровня 0 на уровень 1, либо наоборот. Если при C=0 на информационные входы схемы на элементах И-НЕ поступили какие-либо уровни S и R, то при смене уровня на входе C с C на C на C на выходе элемента C образуется C который поступает на вход элемента C и обеспечивает на его выходе уровень C независимо от последующих значений уровня на входе C.

Вход S логически отключается и никакие изменения уровней на входах S и R триггер не воспринимает, пока не произойдет на входе C переход c уровня 0 на урвоень 1. Аналогично можно построить схему RS-триггера c динамическим входом на элементах ИЛИ-НЕ. Здесь информация воспринимается триггером со входов S и R при смене уровней C=1 на C=0





Рис. 8: Логическая схема синхронного RS-триггера с динамическим управлением

**D-триггер с динамическим управлением** Прием в триггер информации со входа D происходит в момент смены на входе C уровня 0 на уровень 1.



#### 1.1.2 Регистры памяти

Регистром называется устройство, предназначенное для выполнения операций приема, хранения и передачи слов в двоичном коде. По способу

хранения информацию различаются статические и динамические регистры. По типу записи информации регистры подразделяются на параллельные, последовательные и последовательно-параллельные. На основе таких регистров осуществляются операции преобразования последовательного кода в параллельный и наоборот.

Регистр с параллельным приемом и выдачей информации называется регистром памяти. Он позволяет записывать, хранить и в нужный момент выдавать информацию в прямом или обратном коде. Регистры памяти могут быть построены на RS-, D- или JK-триггерах.

При подаче управляющего импульса на шину «Сброс» все триггеры устанавливаются в нулевое состояние. Ввод новой информации в регистр осуществляется через ячейки И, связанные с входными шинами. Для записи информации, подведенной к входным шинам, подается управляющий импульс на шину «Ввод». При этом срабатывают те ячейки И, на входных шинах которых действует сигнал 1. Под действием импульсов, появляющихся на выходах ячеек И, соответствующие триггеры будут установлены в состояние 1. Вывод информации из регистра осуществляется через элементы И, связанные с выходами триггеров. Для выдачи информации в

Вывод информации из регистра осуществляется через элементы И, связанные с выходами триггеров. Для выдачи информации в инвертированном коде, когда все единицы заменяются нулями, а нули единицами, необходимо подать управляющий импульс на шину «Обращение кода», соединенную со счетными входами триггеров.