
课程编号: ELC06011 北京理工大学 2010-2011 学年第二学期

2009 级数字电子技术基础 B 期末试题 A 卷

注: 试题答案必须书写在答题纸上,在试题和草稿纸上答题无效。 一、(20分)填空 1. 在如下门电路中,哪些输出端能够直接互连 bcde 。若输出端不能 互连,为什么? 输出都呈现低阻抗,如果相连,如果一个门工作在高电平, 一个门工作在低电平,会使两个门内部形成过电流而损坏器件67 a) 普通 TTL 门电路; b) 普通 CMOS 门电路; c) OC 门; d) 三态输出门; e) OD门。 2. 一个 4 位 D/A 转换器的分辨率为 1/15 1/(2ⁿ-1) , 若参考电压 V_{REF} = 6V, 当输入码为 0110 时, 输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V. 3. 存储容量为 2K×8 位的随机存储器, 地址线为 11(2 的几次方就是十几根) 根,数据线为 8 根;若用 1K×4 位的 RAM 来实现上述存储容量,需要 4 片。 4. A/D 转换器一般需要经过采样、保持、 量化 、 编码 4 个过程。 5. 单稳态触发器输出脉冲的频率取决于 ,输出脉冲的宽度取决于 。 6. 施密特触发器有 2 个稳定状态,单稳态触发器有 1 个稳定状态, 多谐振荡器 0 个稳定状态。 7. ROM 设计的组合逻辑电路如图 T1 所示,写出逻辑函数 Y_0 和 Y_1 的表达式。

 $Y_0 = \sum (m1, m2, m6)$, $Y_1 = \sum (m0, m1, m5)$



二、(10分)

将下列各式化简为最简与或式,方法不限。

1.
$$F_1 = A\overline{C} + ABC + AC\overline{D} + CD$$

2.
$$F_2 = \overline{ABCD} + \overline{ABC} + \overline{ABCD} + \overline{BCD}$$
,约束条件: $\overline{B}\overline{C} + \overline{ACD} = 0$

答案略

三、(10分)

已知图 T3 中(a)(b)(c)为 TTL 门电路,(d)(e)为 CMOS 门电路,分 别写出各电路的输出状态(0或1或高阻)或输出表达式。






图 T3

四、(10分)

试用一片 4 位并行加法器 74LS283(图 T4)和异或门设计一个加/减法运算电路。 当控制信号 M=0 时,实现输入的两个四位二进制数相加(Y3Y2Y1Y0=A3A2A1A0+B3B2B1B0);当 M=1 时,实现输入的两个四位二进制数相减(Y3Y2Y1Y0=A3A2A1A0-B3B2B1B0)。



关键: 减法为补码+1



五、(10分)

编码器 74LS148 和数据选择器 74LS151 构成的逻辑电路如图 T5 所示, 当输入 $D_7D_6D_5D_4D_3D_2D_1D_0=00001010$, $D_7D_6D_5D_4D_3D_2D_1D_0=11111111$,试分别写出所示电路输出 F 的表达式(要求有分析过程)。74LS148 和 74LS151 功能表分别如表 T5-1 和 T5-2 所示。




表 T5-2 74LS148 功能表

	输入						输出						
\overline{S}	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	\overline{Y}_1	$\overline{Y_0}$	$\overline{Y_S}$	$\overline{Y_{EX}}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	×	×	×	×	×	×	×	0	0	0	0	1	0
0	×	×	×	×	×	×	0	1	0	0	1	1	0
0	×	×	×	×	×	0	1	1	0	1	0	1	0
0	×	×	×	×	0	1	1	1	0	1	1	1	0
0	×	×	×	0	1	1	1	1	1	0	0	1	0
0	×	×	0	1	1	1	1	1	1	0	1	1	0
0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

个人建议将常用器件逻辑关系式记下来

可以知道 74LS148 编码器, 74LS151 数据选择器

对于数据选择器

简单可知,例如输出 D0 就是 A2A1A0,对于 D1 就是 A2A1A0 那么我们简单写出其逻辑表达式

F=EN(D0A1A2A0+D1A2A1A0.....略)

接下来是编码器

观察其输出为0的点

Y2=I7+I6I7+I5 I6I7+I4 I5 I6I7

其余同理,不做赘述

分别代入 D0-D7, 得到输出

六、(15分)

电路如图 T6 所示,其中 $R_1 = R_2 = 10$ k Ω , C = 0.1μF。

- 1. 说明 555 定时器构成电路的名称,计算输出 u_o 的频率 f_o ,并计算输出 u_o 的占空比 q_o 多谐振荡器,占空比q=R1/(R1+R2) f=1/[(R1+2*R2)*C*1n2]
- 2. 分析由触发器 FF0、FF1、FF2 构成的时序电路的功能,要求写出驱动方程、状态方程,输出方程,画出状态转换图,检查电路能否自启动,并说明电路功能。




图 T6

首先是 D 触发器, Qⁿ⁺¹=D

先写出 Q0, Q1, Q2, 以及 D0, D1, D2

D0=Q1Q2 D1=Q1
$$\oplus$$
 Q2 D2=Q0 \overline{Q} 2


$$Q0^{n+1} = Q1^nQ2^n$$
 $Q1^{n+1} = Q1^n \oplus Q2^n$ $Q2^{n+1} = Q0^nQ2^n$

列出真值表

Q0 ⁿ Q1 ⁿ Q2 ⁿ	$Q0^{n+1}Q1^{n+1}Q2^{n+1}$
000	001
001	010
010	011

011	100
100	000
弥补不全的	
101	010
110	010
111	100

画出状态转换图



因为形成环路, 可以自启动

功能相当于五进制计数器

输出 Y=Q0n

七、(15分)

图 T7 所示是用两片四位同步二进制加法计数器 74LS161 接成的计数器。 74LS161 的功能表见表 T7 所示。

- 1. 试分析电路接成的是几进制计数器,两片之间是几进制?
- 2. 是同步计数器还是异步计数器? 异步(CP 非同一时钟)
- 3. 输出 Y 与脉冲 CP 的频率比? 1:16
- 4. 画出第二片 74LS161 (Ⅱ) 的状态转换图。





表 T7 74LS161 的功能表

CP	CR	LD	CTp	CT _T	工作状态
×	0	×	×	×	置零
†	1	0	×	×	预置数
×	1	1	0	1	保持
×	1	1	×	0	保持(但CO=0)
†	1	1	1	1	计数

其中: $CO = CT_T \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0$

片 I 的 Q2 与片 II 的 Q2 都为 1 时置零,片 1 进位时激活片 2,那就是说片 I 从 0000----1111 片 2 走 1,不难看出片 2 为 0100 时,片 1 为 0100 时置零,那就是 4X16+4=68 位,片 1 为 16 位,片 II 为 4 位




八、(10分)

试用 JK 触发器设计一个三位计数器, 其状态转换表如表 T8 所示。(要求写明设计过程)。

计数顺序	电	路状	进位输出	
71 致顺力	Q_3	Q_2	$Q_{\rm l}$	C
0	0	0	0	0
1	0	0	1	0
2	0	1	1	0
3	0	1	0	0
4	1	1	0	0
5	1	1	1	0
6	1	0	1	0
7	1	0	0	1
8	0	0	0	0

表 T8

参考书上 P156



进位 CO=Q2Q1Q0

利用 JK 触发器

 $Q^{n+1}=JQ^n+KQ^n$

根据时序图做卡诺图

	00	01	11	10	
0	001 (对应 n+1)	011	010	110	
1	000	100	101	111	

观察 JK 触发器公式

我们分别对 Q2, Q1, Q0

Q2


	00	01	11	10
0	0	0	0	Ī
1	0	1	1	1

 $Q2^{n+1} = Q0Q2^n$

 $Q1^{n+1}=Q0\overline{Q}1^n$

 $Q0^{n+1} = \overline{Q1Q0}^n + Q1Q0^n$

代入 J2=1 K2= Q0 J1=Q0 K1=1 J0=Q1 K0=Q1 连接略



我是红领巾,别谢我

