

北京理工大学《数字电子技术基础 B》

2010-2011 学年第二学期期末试题及参考答案 (A 卷)

注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。

班级_____学号_____姓名_____成绩_____

一、(20 分) 填空

1. 在如下门电路中，哪些输出端能够直接互连 bcde。若输出端不能互连，为什么？输出都呈现低阻抗，如果相连，如果一个门工作在高电平，一个门工作在低电平，会使两个门内部形成过电流而损坏器件 67
a) 普通 TTL 门电路； b) 普通 CMOS 门电路； c) OC 门； d) 三态输出门；
e) OD 门。
2. 一个 4 位 D/A 转换器的分辨率为 $1/15 = 1/(2^{n-1})$ ，若参考电压 $V_{REF} = 6V$ ，当输入码为 0110 时，输出电压为 $6/16 * (8*0+4*1+2*1+1*0) = 2$ V。
3. 存储容量为 $2K \times 8$ 位的随机存储器，地址线为 11 (2 的几次方就是十几根) 根，数据线为 8 根；若用 $1K \times 4$ 位的 RAM 来实现上述存储容量，需要 4 片。
4. A/D 转换器一般需要经过采样、保持、量化、编码 4 个过程。
5. 单稳态触发器输出脉冲的频率取决于____，输出脉冲的宽度取决于____。
6. 施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。
7. ROM 设计的组合逻辑电路如图 T1 所示，写出逻辑函数 Y_0 和 Y_1 的表达式。
 $Y_0 = \Sigma (m1, m2, m6)$ ， $Y_1 = \Sigma (m0, m1, m5)$ 。




图 T1

二、(10分)

将下列各式化简为最简与或式，方法不限。




$$1. \quad F_1 = \overline{AC} + ABC + A\overline{CD} + CD$$

$$2. F_2 = ABC\bar{D} + \bar{A}\bar{B}\bar{C} + \bar{A}BCD + \bar{B}CD, \text{ 约束条件: } \bar{B}\bar{C} + \bar{A}CD = 0$$



答案略

三、(10分)

已知图 T3 中 (a) (b) (c) 为 TTL 门电路, (d) (e) 为 CMOS 门电路, 分别写出各电路的输出状态 (0 或 1 或高阻) 或输出表达式。



(a) 高电平 VL 代表低电平 (b) cmos, ABCD (c) 高阻



(d) CMOS 高阻

(e) 高电平

四、(10分)

试用一片 4 位并行加法器 74LS283（图 T4）和异或门设计一个加/减法运算电路。当控制信号 $M=0$ 时，实现输入的两个四位二进制数相加 ($Y_3Y_2Y_1Y_0=A_3A_2A_1A_0+B_3B_2B_1B_0$)；当 $M=1$ 时，实现输入的两个四位二进制数相减 ($Y_3Y_2Y_1Y_0=A_3A_2A_1A_0-B_3B_2B_1B_0$)。





图 T4

关键：减法为补码+1



五、(10分)

编码器 74LS148 和数据选择器 74LS151 构成的逻辑电路如图 T5 所示，当输入 $D_7D_6D_5D_4D_3D_2D_1D_0 = 00001010$, $D_7D_6D_5D_4D_3D_2D_1D_0 = 11111111$, 试分别写出所示电路输出 F 的表达式 (要求有分析过程)。74LS148 和 74LS151 功能表分别如表 T5-1 和 T5-2 所示。




图 T5

表 T5-1 74LS151 功能表

输入				输出
\overline{EN}	A_2	A_1	A_0	Y
1	\times	\times	\times	0
0	0	0	0	D0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
0	1	0	1	D5
0	1	1	0	D6
0	1	1	1	D7

表 T5-2 74LS148 功能表

输入									输出					
\overline{S}	\overline{I}_0	\overline{I}_1	\overline{I}_2	\overline{I}_3	\overline{I}_4	\overline{I}_5	\overline{I}_6	\overline{I}_7	\overline{Y}_2	\overline{Y}_1	\overline{Y}_0	\overline{Y}_S	\overline{Y}_{EX}	
1	\times	1	1	1	1	1	1							
0	1	1	1	1	1	1	1	1	1	1	1	0	1	
0	\times	0	0	0	0	1	0							
0	\times	\times	\times	\times	\times	\times	0	1	0	0	1	1	0	
0	\times	\times	\times	\times	\times	0	1	1	0	1	0	1	0	
0	\times	\times	\times	\times	0	1	1	1	0	1	1	1	0	
0	\times	\times	\times	0	1	1	1	1	1	0	0	1	0	
0	\times	\times	0	1	1	1	1	1	1	1	1	1	0	
0	\times	0	1	1	1	1	1	1	1	1	0	1	0	
0	0	1	1	1	1	1	1	1	1	1	1	1	1	0

个人建议将常用器件逻辑关系式记下来

可以知道 74LS148 编码器, 74LS151 数据选择器

对于数据选择器

简单可知, 例如输出 D0 就是 $\overline{A_2}\overline{A_1}A_0$, 对于 D1 就是 $\overline{A_2}A_1A_0$

那么我们简单写出其逻辑表达式

$$F = \overline{EN}(\overline{D0}\overline{A1}\overline{A2}\overline{A0} + \overline{D1}\overline{A2}\overline{A1}\overline{A0} \dots \text{略})$$

接下来是编码器

观察其输出为 0 的点

$$\overline{Y2} = \overline{I7} + \overline{I6}\overline{I7} + \overline{I5}\overline{I6}\overline{I7} + \overline{I4}\overline{I5}\overline{I6}\overline{I7}$$

其余同理，不做赘述

分别代入 D0-D7，得到输出

六、(15 分)

电路如图 T6 所示，其中 $R_1 = R_2 = 10k\Omega$, $C = 0.1\mu F$ 。

- 说明 555 定时器构成电路的名称，计算输出 u_o 的频率 f_o ，并计算输出 u_o 的占空比 q 。多谐振荡器，占空比 $q = R1 / (R1+R2)$ $f = 1 / [(R1+2*R2)*C * \ln 2]$
- 分析由触发器 FF0、FF1、FF2 构成的时序电路的功能，要求写出驱动方程、状态方程，输出方程，画出状态转换图，检查电路能否自启动，并说明电路功能。




图 T6

首先是 D 触发器， $Q^{n+1} = D$

先写出 Q_0 , Q_1 , Q_2 , 以及 D_0 , D_1 , D_2

$$D_0 = Q_1 Q_2 \quad D_1 = Q_1 \oplus Q_2 \quad D_2 = Q_0 \overline{Q}_2$$


$$Q_0^{n+1} = Q_1^n Q_2^n \quad Q_1^{n+1} = Q_1^n \oplus Q_2^n \quad Q_2^{n+1} = \overline{Q}_0^n \overline{Q}_2^n$$

列出真值表

$Q_0^n Q_1^n Q_2^n$	$Q_0^{n+1} Q_1^{n+1} Q_2^{n+1}$
000	001
001	010

010	011
011	100
100	000
弥补不全的	
101	010
110	010
111	100

画出状态转换图



因为形成环路，可以自启动

功能相当于五进制计数器

输出 $Y=Q_0^n$

七、(15 分)

图 T7 所示是用两片四位同步二进制加法计数器 74LS161 接成的计数器。74LS161 的功能表见表 T7 所示。

- 试分析电路接成的是几进制计数器，两片之间是几进制？
- 是同步计数器还是异步计数器？**异步 (CP 非同一时钟)**
- 输出 Y 与脉冲 CP 的频率比？ 1:16
- 画出第二片 74LS161 (II) 的状态转换图。





图 T7
表 T7 74LS161 的功能表

CP	\overline{CR}	\overline{LD}	CT_p	CT_t	工作状态
X	0	X	X	X	置零
↑	1	0	X	X	预置数
X	1	1	0	1	保持
X	1	1	X	0	保持 (但 CO=0)
↑	1	1	1	1	计数

其中: $CO = CT_t \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0$

片 I 的 Q_2 与片 II 的 Q_2 都为 1 时置零, 片 1 进位时激活片 2, 那就是说片 I 从 0000----1111 片 2 走 1, 不难看出片 2 为 0100 时, 片 1 为 0100 时置零, 那就是 $4 \times 16 + 4 = 68$ 位, 片 1 为 16 位, 片 II 为 4 位




八、(10分)

试用 JK 触发器设计一个三位计数器，其状态转换表如表 T8 所示。（要求写明设计过程）。

计数顺序	电路状态			进位输出 C
	Q_3	Q_2	Q_1	
0	0	0	0	0
1	0	0	1	0
2	0	1	1	0
3	0	1	0	0
4	1	1	0	0
5	1	1	1	0
6	1	0	1	0
7	1	0	0	1
8	0	0	0	0

表 T8

参考书上 P156



进位 CO=Q2 \bar{Q} 1 \bar{Q} 0

利用 JK 触发器

$$O^{n+1} = \bar{J} O^n + \bar{K} O^n$$

根据时序图做卡诺图

	00	01	11	10
0	001 (对应 n+1)	011	010	110
1	000	100	101	111

观察 JK 触发器公式

我们分别对 O2, O1, O0

Q2

	00	01	11	10
0	0	0	0	1
1	0	1	1	1

$$Q2^{n+1} = Q0Q2^n$$

$$01^{n+1} = 00\bar{0}1^n$$

$$Q0^{n+1} = \overline{Q100}^n + Q100^n$$




代入

$$J_2=1 \quad K_2=\bar{Q}_0$$

$$J_1=Q_0 \quad K_1=1$$

$$J_0=\bar{Q}_1 \quad K_0=\bar{Q}_1$$

连接略



.....

我是红领巾，别谢我

