

2020 级《微机原理与接口技术》线上考试考题 B 卷

注：所有题目均手写答在空白答题纸上，按顺序抄题号，不会的题目写（空答），每页均写清：班级、学号、姓名、页码。上传答卷时，合并为一个 PDF 格式文件，文件名为“学号姓名”。（要求：PDF 文件的每一页为手写答题纸的一页）

一、简单填空题（26，每空 1 分，共 26 分）

- 1.8088/8086 汇编指令 JNS 为短转移指令，其跳转条件所用的状态标志位是_____，该位在 CPU 内部的_____寄存器中。
- 2.8088/8086 汇编指令 ADD CX, 55H[BP] 中，源操作数的类型是_____，寻址方式是_____，物理地址是由_____组成。
- 3.对随机发生的事件进行处理时，8088/8086 CPU 的 4 种基本输入输出方式中，_____方式最合适，并且实时性最好。
- 4.计算机之间数据通信中广泛使用的 RS485/RS422 是一种_____（并行/串行）通信标准，其传输距离_____（小于/大于）RS232C 标准。
- 5.微机中对 I/O 端口通常有两种编址方法，8088/8086 系统中采用的是_____编址，8051 单片机系统中采用的是_____编址。
- 6.从主程序进入子程序或者中断服务程序时，需要将返回地址等参数保存在堆栈区中，该区的使用特点是_____。
- 7.8088/8086 的地址总线有_____条，存储器采用分段管理，若某存储器的逻辑地址为 2000:1A79H，则该存储区的物理地址为_____。
- 8.8088/8086 系统中，INT 25H 的中断向量存放在内存地址为_____开始的四个物理存储单元中。
- 9.高级别中断可以打断低级别的中断，称为_____。3 片可编程中断控制器 8259A 可以管理_____个中断源。
- 10.某微机的 RAM 存储器为 128KB，若用 2164（64K×1）芯片构成这样的存储器，需要_____片 2164，至少需要_____条地址线。
- 11.当 8088/8086 CPU 复位时，将使 CS:IP 寄存器组合初始化为_____，而 80C51 单片机上电或复位后则将使 PC 指针初始化为_____。
- 12.8088/8086 系统中，如果 SS=2000H，SP=2000H，则执行指令 PUSH AX 后，SP 的值为_____。8051 单片机系统中，若 SP=20H，则执行指令 PUSH A 后，SP 的值为_____。
- 13.串行异步通讯数据帧中，每一帧数据包含的起始位、数据位、校验位、停止位 4 个位场中，只有_____是可以省略不用的。

- 14.设计简单输入输出接口时，输入接口器件必须具有_____功能，输出接口器件需要具有_____功能。
- 15.若单片 8259A 工作在自动循环方式下，当前 IR3 上的中断请求已执行并返回，则 8 个中断源中优先级最高的是_____。

二、 简答/简述/简要分析题（6 小题，每小题 4 分，共 24 分）

- 1.简要介绍微型计算机系统中并行通信与串行通信的定义及特点，并对比分析其各自优缺点。
- 2.试分析：8088/8086 系统中，若 AL=0E6H, 执行指令 ADD AL, 9DH 后，标志寄存器 FLAGS 中 6 个状态标志位的值分别是多少？
3. 简要说明可屏蔽中断过程的 5 个步骤。
- 4.简要说明动态存储器 DRAM 的主要特点、应用场合及使用上的主要注意事项。
- 5.简述串行数据通信的三种传送方式：单工、半双工、全双工各自的特点，并给出 RS232C 全双工通信时的最少连线数量。
- 6.简要介绍 DA 转换器的主要技术指标、双缓冲 DAC 的三种工作方式及应用场合。

三、简单应用题（6 小题，每小题 5 分，共 30 分）

1.设被测温度的范围为 0~80℃，对应的温度传感器模拟量输出为 0~10V。若要求温度测量误差不超过 0.1℃，则最低应选用多少位的 A/D 转换器？若选用逐次逼近型 ADC0809 是否能满足要求？请简要说明 ADC0809 的工作原理。ADC0809 的引脚与内部结构见附录。

2.读程序，回答问题。

```
; 主程序
CS:0000  MOV AX, 2000H
CS:0003  MOV SS, AX
CS:0005  MOV SP, 1000H
CS:0008  CALL SUB1
CS:000B  NOP          ; ②
CS:000C  MOV BX, RESULT
```

```
        SUB1  PROC
CS:0100  PUSH  AX
CS:0101  MOV  AX, 1234H    ; ①
CS:0104  ADD  AX, 4567H
CS:0107  MOV  RESULT, AX
CS:010A  POP   AX          ; ②
CS:010B  RET
        SUB1  ENDP
```

执行主程序（注：主程序与主程序 SUB1 的 CS 值相同），回答下列提问：

（1）进入子程序前，被压入堆栈区的 IP 寄存器的值是多少？

（2）执行到指令①处时，SP 寄存器的值是多少？

（3）执行到指令②处时，SP 寄存器的值是多少？

3. 8253 的地址译码电路如下图 1 所示，写出计数器 0、1、2 和控制字寄存器的地址。




图 1 8253 的地址译码电路




图 2 某 8253 应用系统

4.在某 8253 应用系统（如图 2）中，CLK1 的输入脉冲频率为 0.125MHz。要求使用 OUT1、OUT2、OUT3 中的任一引脚输出方波（方式 3），方波宽度为 1.5 分钟。试画出实现此功能的连线图，写出相应定时/计数器通道的方式控制字及其计数初值。8253 的控制字格式见附录 1。

5.画图说明以下数据段在存储器中的存放形式（负数用补码表示）

DATA SEGMENT

DATA1 DB 100, ?, -71

DATA2 EQU 12

DATA3 DW 2 DUP(0CDH)

DATA4 DD 0AB89H

DATA ENDS

6.（8088 汇编程序）读程序题。

MOV CL, 8

MOV BL, 80H

MOV DL, 0

L0: ROL BL, 1

TEST AL, BL

JNZ L1

INC DL

L1: DEC CL

JNZ L0

HLT

此程序段的功能是_____。

四、综合应用题（3 小题，共 20 分）

1. 现有容量为 2K*8 的 SRAM 芯片和容量为 4K*8 的 SRAM 芯片各一片，并组成存储器的 RAM 系统。要求使用 74LS138 译码器设计其译码电路，使 RAM 地址范围分别为 60000H~607FFH 和 60800H~617FFH，画出该系统存储器与 8088 总线的连接图，并正确标出信号的名称、方向。（注意：只能使用一片 74LS138，可增加常用的其他逻辑门电路，但需要说明是什么门电路，74LS138 真值表见附录 3）
2. 某温度采集系统中，AD 转换器为 ADC0809，采用两级中断方式实现温度采集。定时时间到达时触发中断，在其中断服务程序中启动 AD 转换。使用 AD 转换状态信号 EOC 的上升沿触发中断，并在其中断服务程序中读取转换结果。若系统中可以包括 8259A、8253、8255A、ADC0809（只采集 IN0）等芯片，试画出它们之间的信号连线图，并对工作流程进行简要说明。8259A、8253、8255A、ADC0809 的主要引脚信号参见附录。
3. 某 12 位 AD 转换器的引脚及其工作时序图如图 3 所示。利用脉冲（START）下降沿启动 AD 转换，当 BUSY 端输出低电平时表示正在转换，BUSY 变高则转换结束。为读取转换结果，需要使 \overline{OE} 为高电平。8255A 的四个地址为 03F4H~03F7H。试画出 AD 转换器与 8255A 之间的连线图（不需要与 8088 总线连接，不需要设计译码电路），编写 8255A 初始化程序和完成 16 次转换并将结果存放在 DATA 开始的存储器中的完整汇编语言程序。8255A 的控制字格式见附录 2。






图 3 AD 转换器的引脚及其工作时序图


附录 1：8253 控制字



附录 2：8255A 控制字




附录 3：74LS138 真值表




输 入			输 出								
$\overline{G_1}\overline{G_{2A}}\overline{G_{2B}}$	C	B	A	$\overline{Y_7}$	$\overline{Y_6}$	$\overline{Y_5}$	$\overline{Y_4}$	$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
1 0 0	0	0	0	1	1	1	1	1	1	1	0
1 0 0	0	0	1	1	1	1	1	1	1	0	1
1 0 0	0	1	0	1	1	1	1	1	0	1	1
1 0 0	0	1	1	1	1	1	1	0	1	1	1
1 0 0	1	0	0	1	1	1	0	1	1	1	1
1 0 0	1	0	1	1	1	0	1	1	1	1	1
1 0 0	1	1	0	1	0	1	1	1	1	1	1
1 0 0	1	1	1	0	1	1	1	1	1	1	1
0 X X	X	X	X	1	1	1	1	1	1	1	1
X 1 X	X	X	X	1	1	1	1	1	1	1	1
X X 1	X	X	X	1	1	1	1	1	1	1	1


附录 4：8259A 引脚引脚信号




附录 5: DAC0832 引脚与内部结构



附录 6: ADC0809 引脚与内部结构



附录 7: 8255A 内部结构



8255A 内部结构框图 <https://blog.csdn.net/ww7510>

附录 8: 8253 引脚与内部结构

