

第一章 数制与编码 习题解答 (1)

1-1 例 1.12 中转换前后两个数的绝对值哪个大? 为什么?

答: 转换前大。因为转换后舍去了后边的小数位。

1-2 将下列二进制数转换为八进制数、十六进制数和十进制数。

11001101.101, 10010011.1111

$$\begin{aligned}\text{解: } (11001101.101)_2 &= (\underline{11} \ \underline{001} \ \underline{101.101})_2 = (315.5)_8 \\ &= (\underline{1100} \ \underline{1101.1010})_2 = (\text{CD.A})_{16} \\ &= (128+64+8+4+1+0.5+0.125)_{10} = (205.625)_{10} \\ (10010011.1111)_2 &= (\underline{1001} \ \underline{0011.1111})_2 = (93.F)_{16} \\ &= (\underline{10} \ \underline{010} \ \underline{011.111} \ \underline{100})_2 = (223.74)_8 \\ &= (128+16+2+1+0.5+0.25+0.125+0.0625)_{10} = (147.9375)_{10}\end{aligned}$$

1-3 将下列十进制数转换为二进制、八进制和十六进制数。

121.56, 73.85

$$\begin{aligned}\text{解: } 1. \quad & 0 \leftarrow 1 \leftarrow 3 \leftarrow 7 \leftarrow 15 \leftarrow 30 \leftarrow 60 \leftarrow 121 \qquad 0.56 \rightarrow 0.12 \rightarrow 0.24 \rightarrow 0.48 \rightarrow 0.96 \rightarrow 0.92 \\ & \quad 1 \quad 1 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \qquad \qquad \qquad 1 \quad 0 \quad 0 \quad 0 \quad 1 \\ & \quad \text{所以: } (121.56)_{10} = (1111001.10001)_2 = (171.42)_8 = (79.88)_{16} \\ 2. \quad & 0 \leftarrow 1 \leftarrow 2 \leftarrow 4 \leftarrow 9 \leftarrow 18 \leftarrow 36 \leftarrow 73 \qquad 0.85 \rightarrow 0.7 \rightarrow 0.4 \rightarrow 0.8 \rightarrow 0.6 \rightarrow 0.2 \rightarrow 0.4 \\ & \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad 0 \quad 1 \qquad \qquad \qquad 1 \quad 1 \quad 0 \quad 1 \quad 1 \quad 0 \\ & \quad (73.85)_{10} = (1001001.11011)_2 = (111.66)_8 = (49.D8)_{16}\end{aligned}$$

1-4 将下列十六进制数转换为二进制、八进制和十进制数。

89.0F, E5.CD

$$\text{解: } (89.0F)_{16} = (10001001.00001111)_2 = (211.036)_8 = (8*16+9+15/256)_{10} = (137.005859375)_{10}$$

1-5 试求例 1.17 的转换误差, 比较例 1.12 的转换误差, 哪个大? 为什么?

答: 例 1.12 的误差大。例 1.17 实际上转换了 15 位二进制小数, 而例 1.12 只转换了 5 位。

1-6 用十六位二进制数表示符号数。试分别写出原码、反码和补码可表示的数值范围。

$$\begin{aligned}\text{解: } \text{原码 } & -(2^{15}-1) \sim +(2^{15}-1) \text{ 或 } -32767 \sim +32767. \\ \text{反码 } & -(2^{15}-1) \sim +(2^{15}-1) \text{ 或 } -32767 \sim +32767. \\ \text{补码 } & -2^{15} \sim +(2^{15}-1) \text{ 或 } -32768 \sim +32767.\end{aligned}$$

1-7 设 $n=8$, 试求下列数对应的二进制数的反码:

24, 43, 65, 79

解: 先把十进制数转换为二进制数:

$$\begin{aligned}(24)_{10} &= (11000)_2 \\ (43)_{10} &= (101011)_2 \\ (65)_{10} &= (1000001)_2 \\ (79)_{10} &= (1001111)_2 \\ \text{补齐 8 位, 再求反码.} \\ (11000)_{8,8} &= (11100111)_2 \\ (101011)_{8,8} &= (11010100)_2 \\ (1000001)_{8,8} &= (10111110)_2 \\ (1001111)_{8,8} &= (10110000)_2\end{aligned}$$

1-8 设 $n=8$, 试求下列二进制数的反码表示:

101101, -101101, 10100, -10100

解: 先补齐 8 位, 再求反。正数的反码表示就是原码表示; 而负数的反码表示, 则需将其绝对值的原码表示逐位求反而得到。

$$(101101)_{\text{反}, 8} = (00101101)_2$$

$$(-101101)_{\text{反}, 8} = (11010011)_2$$

$$(10100)_{\text{反}, 8} = (00010100)_2$$

$$(-10100)_{\text{反}, 8} = (11101011)_2$$

1-9 设 $n=8$, 试求下列数对应的二进制数的补码:

23, 123, 79, 97

解: 先把十进制数转换为二进制数:

$$(23)_{10} = (10111)_2$$

$$(123)_{10} = (1111011)_2$$

$$(79)_{10} = (1001111)_2$$

$$(97)_{10} = (1100001)_2$$

补齐 8 位, 再求补码。

$$(11000)_{\text{补}, 8} = (11101001)_2$$

$$(101011)_{\text{补}, 8} = (11010101)_2$$

$$(1000001)_{\text{补}, 8} = (10111111)_2$$

$$(1001111)_{\text{补}, 8} = (10110001)_2$$

1-10 设 $n=8$, 试求下列二进制数的补码表示:

101101, -101101, 10100, -10100, 101.001, -101.001

解: 先补齐 8 位, 再求补码。正数的补码表示就是原码表示; 负数的补码表示, 则需将其绝对值的原码表示求补码而得到。

$$(101101)_{\text{补}, 8} = (00101101)_2$$

$$(-101101)_{\text{补}, 8} = (11010011)_2$$

$$(10100)_{\text{补}, 8} = (00010100)_2$$

$$(-10100)_{\text{补}, 8} = (11101100)_2$$

$$(101.001)_{\text{补}, 8} = (00000101.001)_2$$

$$(-101.001)_{\text{补}, 8} = (11111010.111)_2$$

1-13 设 $A=65$, $B=56$, $n=8$ 。试用补码表示求下列运算, 并验证其结果是否正确:

$A+B$, $A-B$, $-A+B$, $-A-B$

解: $(A)_{\text{补}, 8} = 01000001$ $(-A)_{\text{补}, 8} = 10111111$ $(B)_{\text{补}, 8} = 00111000$ $(-B)_{\text{补}, 8} = 11001000$

$A+B$	$A-B$	$-A+B$	$-A-B$
01000001	01000001	10111111	10111111
+ 00111000	+ 11001000	+ 00111000	+ 11001000
01111001	100001001	11110111	110000111

所以: $A+B = 01111001$, $A-B = 00001001$, $-A+B = 11110111$, $-A-B = 10000111$

$$A+B = 121$$

$$A-B = 9$$

$$-A+B = -9$$

$$-A-B = -121$$

结果正确。

第一章 数制与编码 习题解答 (1)

1-14 设 $A=65$, $B=75$, $n=8$ 。试用补码表示求下列运算, 并验证其结果是否正确:

$A+B$, $A-B$, $-A+B$, $-A-B$

如果结果有错, 为什么?

解: $(A)_{n,8} = 01000001$ $(-A)_{n,8} = 10111111$ $(B)_{n,8} = 01001011$ $(-B)_{n,8} = 10110101$

$A+B$	$A-B$	$-A+B$	$-A-B$
01000001	01000001	10111111	10111111
+ 01001011	+ 10110101	+ 01001011	+ 10110101
10001100	11110110	00001010	01110100

所以: $A+B = 10001100$, $A-B = 11110110$, $-A+B = 00001010$, $-A-B = 01110100$

$A+B = -116$

$A-B = -10$

$-A+B = +10$

$-A-B = +116$

结果: 错误

正确

正确

错误

原因: $65+75=140$, 超出了 8 位运算器所能表示的范围。

第一章 数制与编码 习题解答 (2)

1-16 试分别写出下列十进制数的 8421、5421、2421 和余三码。

325, 108, 61.325

解:

$$\begin{aligned}(325)_{10} &= (0011\ 0010\ 0101)_{8421} = (0011\ 0010\ 1000)_{5421} = (0011\ 0010\ 1011)_{2421} = (0110\ 0101\ 1000)_{\text{余}3} \\(108)_{10} &= (0001\ 0000\ 1000)_{8421} = (0001\ 0000\ 1011)_{5421} = (0011\ 0000\ 1110)_{2421} = (0100\ 0011\ 1011)_{\text{余}3} \\(61.325)_{10} &= (0110\ 0001.0011\ 0010\ 0101)_{8421} = (1001\ 0001.0011\ 0010\ 1000)_{5421} \\&= (1100\ 0001.0011\ 0010\ 1011)_{2421} = (1001\ 0100.0110\ 0101\ 1000)_{\text{余}3}\end{aligned}$$

1-17 试完成下列 BCD 码运算:

$$(0011\ 1001\ 0001)_{8421\text{BCD}} + (0101\ 1000\ 0010)_{8421\text{BCD}} = ?$$

解: $(0011\ 1001\ 0001)_{8421\text{BCD}} + (0101\ 1000\ 0010)_{8421\text{BCD}} = (1001\ 0111\ 0011)_{8421\text{BCD}}$
其中第二位 $1001+1000=1\ 0001$, 结果大于 10。此时要加 6, 所以结果为 $1\ 0111$ 。

1-21 设要用奇偶校验码传送 ASCII 字符串“BIT”, 试分别写出其奇校验码和偶校验码。在这种情况下传输效率降低了多少?

解: B: P100 0010 奇: 1100 0010 偶: 0100 0010

I: P1001001 奇: 0100 1001 偶: 1100 1001

T: P1010101 奇: 1101 0101 偶: 0101 0101

传输效率降低了 $1/8=12.5\%$ 。


1-22 设发送端发送的奇偶校验码为 101100110, 而在接收端收到的码元序列为①111100110, ②101010110。问本例中采用的是奇校验还是偶校验? 接收结果①、②中哪个是对的? 哪个是错的? 为什么?

答: 因为发端数据是 1 0110 0110, 有 5 个 1, 所以是奇校验;

两个接收数据都是错的: 前者可由奇偶特性知道; 后者错了两位, 奇偶码不能将其检出。

1-23 用二维奇偶纠错码去纠错, 有无可能纠正所有的错误? 若不能, 什么情况下不能? 试列出不能纠错的情况并说明原因。

答: 不能。如图所示情况就不能纠正。因为出错的行列均有偶数个错。



第二章 逻辑代数基础 习题解答 (5)

2-31 已知 $F(A, B, C, D) = \sum m(1, 4, 7, 9, 10, 12, 14)$ 。求:

1. $F(A, B, C, D)$ 的最大项之积式

2. $\overline{F(A, B, C, D)}$ 的最小项之和式

3. $\overline{F(A, B, C, D)}$ 的最大项之积式

解:

1. $F(A, B, C, D)$ 的最大项之积式

$$\begin{aligned} F(A, B, C, D) &= \sum m(1, 4, 7, 9, 10, 12, 14) \\ &= \prod M(0, 2, 3, 5, 6, 8, 11, 13, 15) \end{aligned}$$

2. $\overline{F(A, B, C, D)}$ 的最小项之和式

$$\begin{aligned} \because F(A, B, C, D) &= \sum m(1, 4, 7, 9, 10, 12, 14) \\ \therefore \overline{F(A, B, C, D)} &= \sum m(0, 2, 3, 5, 6, 8, 11, 13, 15) \end{aligned}$$

3. $\overline{F(A, B, C, D)}$ 的最大项之积式:

$$\begin{aligned} \because F(A, B, C, D) &= \sum m(1, 4, 7, 9, 10, 12, 14) \\ \therefore \overline{F(A, B, C, D)} &= \prod M(1, 4, 7, 9, 10, 12, 14) \end{aligned}$$

2-33 用代数法化简下列各式为最简“与或”式:

$$2. F = \overline{A}BC + A + \overline{B} + \overline{C}$$

$$4. F = A(A + \overline{B} + C)(\overline{A} + C + D)(D + \overline{C}\overline{D})$$

解:

$$2. F = \overline{A}BC + A + \overline{B} + \overline{C}$$

$$= C + A + \overline{B} + \overline{C}$$

$$= 1$$

$$4. F = A(A + \overline{B} + C)(\overline{A} + C + D)(D + \overline{C}\overline{D})$$

$$= A(C + D)(D + \overline{C}\overline{D})$$

$$= AD$$

2-34 用代数法化简下列各式为最简“或与”式:

$$1. F = (A + B)(A + B + C)(\overline{A} + C)(B + C + D)$$

第二章 逻辑代数基础 习题解答 (5)

$$3. F = \overline{A}\overline{B} + (\overline{A}\overline{B} + \overline{A}B + AB)C$$

解:

$$1. F = (A+B)(A+B+C)(\overline{A}+C)(B+C+D)$$

$$\therefore F' = AB + ABC + \overline{A}C + BCD$$

$$= AB + \overline{A}C$$

$$\therefore F = (A+B)(\overline{A}+C)$$

$$3. F = \overline{A}\overline{B} + (\overline{A}\overline{B} + \overline{A}B + AB)C$$

$$= \overline{A}\overline{B} + \overline{B}C + \overline{A}C + ABC$$

$$= \overline{A}\overline{B} + \overline{ABC} + ABC$$

$$= \overline{A}\overline{B} + C$$

$$= (\overline{A}+C)(\overline{B}+C)$$

2-35 用代数法化简下列各表达式为最简式。最简式的形式分别为: (a) 最简“与或”式; (b) 最简“或与”式; (c) 最简“与非-与非”式; (d) 最简“或非-或非”式; (e) 最简“与或非”式。

$$2. F(A, B, C, D, E) = (AB + C + D)(\overline{C} + D)(\overline{C} + D + E)$$

$$3. F(X, Y, Z) = Y\overline{Z}(\overline{Z} + \overline{Z}X) + (\overline{X} + \overline{Z})(\overline{X}Y + \overline{X}Z)$$

解:

$$2. F(A, B, C, D, E) = (AB + C + D)(\overline{C} + D)(\overline{C} + D + E)$$

(a) 最简“与或”式

$$F(A, B, C, D, E) = (AB + C + D)(\overline{C} + D)(\overline{C} + D + E)$$

$$= (AB + C + D)(\overline{C} + D)$$

$$= AB\overline{C} + D$$

(b) 最简“或与”式

$$F(A, B, C, D, E) = AB\overline{C} + D$$

$$= (A + D)(B + D)(\overline{C} + D)$$

第二章 逻辑代数基础 习题解答 (5)

(c) 最简“与非-与非”式

$$F(A, B, C, D, E) = ABC\bar{C} + D$$

$$= \overline{\overline{ABC\bar{C} + D}}$$

$$= \overline{\overline{ABC} \cdot \overline{D}}$$

(d) 最简“或非-或非”式

$$F(A, B, C, D, E) = (A + D)(B + D)(\bar{C} + D)$$

$$= \overline{\overline{(A + D)(B + D)(\bar{C} + D)}}$$

$$= \overline{\overline{A + D} + \overline{B + D} + \overline{\bar{C} + D}}$$

(e) 最简“与或非”式

$$\therefore F(A, B, C, D, E) = (A + D)(B + D)(\bar{C} + D)$$

$$\therefore \overline{F(A, B, C, D, E)} = \overline{A\bar{D} + B\bar{D} + C\bar{D}}$$

$$\therefore F(A, B, C, D, E) = \overline{A\bar{D} + B\bar{D} + C\bar{D}}$$

$$3. F(X, Y, Z) = Y\bar{Z}(\bar{Z} + \bar{Z}X) + (\bar{X} + \bar{Z})(\bar{X}Y + \bar{X}Z)$$

(a) 最简“与或”式

$$F(X, Y, Z) = Y\bar{Z}(\bar{Z} + \bar{Z}X) + (\bar{X} + \bar{Z})(\bar{X}Y + \bar{X}Z)$$

$$= Y\bar{Z} + \bar{X}(\bar{X} + \bar{Z})(Y + Z)$$

$$= Y\bar{Z} + \bar{X}Y + \bar{X}Z$$

$$= Y\bar{Z} + \bar{X}Z$$

(b) 最简“或与”式

$$F(X, Y, Z) = Y\bar{Z} + \bar{X}Z$$

$$= (Y + \bar{X}Z)(\bar{Z} + \bar{X}Z)$$

$$= (Y + \bar{X})(Y + Z)(\bar{Z} + \bar{X})$$

$$= (Y + Z)(\bar{Z} + \bar{X})$$

(c) 最简“与非-与非”式

$$F(X, Y, Z) = Y\bar{Z} + \bar{X}Z$$

$$= \overline{\overline{Y\bar{Z} + \bar{X}Z}}$$

第二章 逻辑代数基础 习题解答 (6)

2-37 利用 K 图把下列开关函数展开成 (a) 标准“与或”式; (b) 标准“或与”式。

$$1. F(A, B, C) = (\bar{A} + B)(A + B + \bar{C})(\bar{A} + C)$$

$$2. F(A, B, C, D) = A\bar{B} + \bar{A}CD + B\bar{C}\bar{D}$$

解:

$$1. F(A, B, C) = (\bar{A} + B)(A + B + \bar{C})(\bar{A} + C)$$

F 之卡诺图如右所示:

(a) 标准“与或”式为:

$$F(A, B, C) = \sum m(0, 2, 3, 7)$$

(b) 标准“或与”式为:

$$F(A, B, C) = \prod M(1, 4, 5, 6)$$

A \ BC	00	01	11	10
0	1	0	1	1
1	0	0	1	0

$$2. F(A, B, C, D) = A\bar{B} + \bar{A}CD + B\bar{C}\bar{D}$$

F 之卡诺图如右所示:

(a) 标准“与或”式为:

$$F(A, B, C, D) = \sum m(3, 4, 7, 8, 9, 10, 11, 12)$$

(b) 标准“或与”式为:

$$F(A, B, C, D) = \prod M(0, 1, 2, 5, 6, 13, 14, 15)$$

AB \ CD	00	01	11	10
00	0	0	1	0
01	1	0	1	0
11	1	0	0	0
10	1	1	1	1

2-39 利用 K 图化简下列各函数式为最简“与或”式。

$$2. F(A, B, C) = \sum m(0, 1, 2, 3, 4, 5)$$

$$4. F(A, B, C, D) = \sum m(1, 3, 4, 5, 6, 7, 9, 11, 12, 13, 14, 15)$$

解:

$$2. F(A, B, C) = \sum m(0, 1, 2, 3, 4, 5)$$

F 之卡诺图如右所示:

F 之最简“与或”式为:

$$F(A, B, C) = \bar{A} + \bar{B}$$

A \ BC	00	01	11	10
0	1	1	1	1
1	1	1	0	0

$$4. F = A(A + \bar{B} + C)(\bar{A} + C + D)(D + \bar{C}\bar{D})$$

$$F = A(A + \bar{B} + C)(\bar{A} + C + D)(D + \bar{C}\bar{D})$$

$$= A(A + \bar{B} + C)(\bar{A} + C + D)(D + \bar{C})$$

第二章 逻辑代数基础 习题解答 (6)

F 之卡诺图如右所示:

F 之最简“与或”式为:

$$F = AD$$

AB \ CD	00	01	11	10
	0	0	0	0
01	0	0	0	0
11	0	1	1	0
10	0	1	1	0

2-40 利用 K 图化简下列各函数式为最简“或与”式。

$$1. F(A, B, C) = \prod M(0, 1, 4, 5, 6)$$

$$3. F(A, B, C, D) = \prod M(2, 3, 4, 5, 7, 12, 13)$$

解:

$$1. F(A, B, C) = \prod M(0, 1, 4, 5, 6)$$

F 之卡诺图如右所示:

F 之最简“或与”式为:

$$F(A, B, C) = B(\bar{A} + C)$$

A \ BC	00	01	11	10
	0	0	1	1
1	0	0	1	0

$$3. F(A, B, C, D) = \prod M(2, 3, 4, 5, 7, 12, 13)$$

F 之卡诺图如右所示:

F 之最简“或与”式为:

$$F(A, B, C, D)$$

$$= (\bar{B} + \bar{C})(A + \bar{B} + \bar{D})(A + B + \bar{C})$$

AB \ CD	00	01	11	10
	1	1	0	0
01	0	0	0	1
11	0	0	1	1
10	1	1	1	1

2-47 利用 K 图整体化简下列两组多输出函数式为最简“或与”式。

$$1. F_a(A, B, C, D) = \sum m(4, 5, 6, 15) + d(8, 11)$$

$$F_b(A, B, C, D) = \sum m(0, 2, 3, 4, 5) + d(8, 11)$$

解:

AB \ CD	00	01	11	10
	0	0	0	0
01	1	1	0	1
11	0	0	1	0
10	d	0	d	0

F_a 之 K 图

AB \ CD	00	01	11	10
	1	0	1	1
01	1	1	0	0
11	0	0	0	0
10	d	0	d	0

F_b 之 K 图

$$F_a(A, B, C, D) = B(A + \bar{C} + \bar{D})(\bar{A} + C)(\bar{A} + D)$$

$$F_b(A, B, C, D) = (\bar{B} + \bar{C})(B + C + \bar{D})(\bar{A} + C)(\bar{A} + D)$$

第二章 逻辑代数基础 习题解答 (6)

F_a 和 F_b 总共需要 6 个“或”项。若分别化简 F_a 和 F_b , 则总共需要 7 个“或”项。

2-48 已知 $F_1 = \overline{A}\overline{B}\overline{D} + \overline{C}$, $F_2 = (B+C)(A+\overline{B}+D)(\overline{C}+D)$, 试求:

1. $F_a = F_1 \cdot F_2$ 之最简“与或”式和最简“与非-与非”式。

2. $F_b = F_1 + F_2$ 之最简“或与”式和最简“或非-或非”式。

3. $F_c = F_1 \oplus F_2$ 之最简“与或非”式。

解:

CD \ AB	00	01	11	10
00	1	1	0	0
01	1	1	0	1
11	1	1	0	0
10	1	1	0	0

F_1 之 K 图

CD \ AB	00	01	11	10
00	0	0	1	0
01	0	1	1	0
11	1	1	1	0
10	0	0	1	0

F_2 之 K 图

1. $F_a = F_1 \cdot F_2$ 之最简“与或”式和最简“与非-与非”式。

F_a 之卡诺图如右所示:

F_a 之最简“与或”式为:

$$F = \overline{B}\overline{C}D + \overline{A}B\overline{C}$$

F_a 之最简“与非-与非”式为:

$$F = \overline{\overline{\overline{B}\overline{C}D} + \overline{\overline{A}B\overline{C}}}$$

$$= \overline{\overline{B}\overline{C}D + \overline{A}B\overline{C}}$$

$$= \overline{\overline{B}\overline{C}D} \cdot \overline{\overline{A}B\overline{C}}$$

CD \ AB	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	1	1	0	0
10	0	0	0	0

F_a 之 K 图

2. $F_b = F_1 + F_2$ 之最简“或与”式和最简“或非-或非”式。

F_b 之卡诺图如右所示:

F_b 之最简“或与”式为:

$$F = (\overline{A} + \overline{C} + D)(B + \overline{C} + D)$$

F_b 之最简“或非-或非”式为:

$$F = \overline{\overline{\overline{A} + \overline{C} + D} + \overline{\overline{B + \overline{C} + D}}}$$

$$= \overline{(\overline{A} + \overline{C} + D)(B + \overline{C} + D)}$$

$$= \overline{\overline{A} + \overline{C} + D} + \overline{B + \overline{C} + D}$$

CD \ AB	00	01	11	10
00	1	1	1	0
01	1	1	1	1
11	1	1	1	0
10	1	1	1	0

F_b 之 K 图

第二章 逻辑代数基础 习题解答 (7)

2-33 用代数法化简下列各式为最简“与或”式:

$$7. \begin{cases} F = \overline{C}D(A \oplus B) + \overline{A}B\overline{C} + \overline{A}\overline{C}D \\ AB + CD = 0 \end{cases}$$

解:

$$F = \overline{C}D(A \oplus B) + \overline{A}B\overline{C} + \overline{A}\overline{C}D$$

$$= \overline{A}\overline{B}\overline{C}D + \overline{A}B\overline{C}D + \overline{A}B\overline{C} + \overline{A}\overline{C}D$$

$$= \overline{B}\overline{C}D + \overline{A}B\overline{C} + \overline{A}\overline{C}D$$

$$\because AB + CD = 0$$

$\therefore AB \times \times, \times \times CD$ 是可供利用的“无关项”。

$$\therefore F = \overline{B}\overline{C}D + \overline{A}\overline{C}D + CD + \overline{A}B\overline{C} + AB$$

$$= (\overline{B}\overline{C} + \overline{A}\overline{C} + C)D + (\overline{A}\overline{C} + A)B$$

$$= (\overline{B} + \overline{A} + C)D + (\overline{C} + A)B$$

$$= \overline{A}\overline{B} \cdot D + CD + \overline{B}\overline{C} + AB$$

$$= D + \overline{B}\overline{C} + AB$$

$$= D + \overline{B}\overline{C} \quad (AB \text{ 代表 4 个无关项, 可以放入表达式, 也可以从表达式中拿出})$$

2-41 利用 K 图化简下列带有约束项的函数式为最简“与或”式。

$$1. F(A, B, C, D) = \sum m(1, 2, 7, 12, 15) + \sum \phi(5, 9, 10, 11, 13)$$

$$3. F(A, B, C, D) = \sum m(4, 7, 9, 15) + \sum \phi(1, 2, 3, 6)$$

解:

$$1. F(A, B, C, D) = \sum m(1, 2, 7, 12, 15) + \sum \phi(5, 9, 10, 11, 13)$$

F 之卡诺图如右所示:

F 之最简“与或”式为:

$$F = BD + \overline{C}D + \overline{A}B\overline{C} + \overline{B}\overline{C}D$$

$\begin{matrix} \diagdown \\ CD \\ AB \end{matrix}$		00	01	11	10
		00	01	11	10
00		0	1	0	1
01		0	d	1	0
11		1	d	1	0
10		0	d	d	d

第二章 逻辑代数基础 习题解答 (7)

$$3. F(A, B, C, D) = \sum m(4, 7, 9, 15) + \sum \phi(1, 2, 3, 6)$$

F 之卡诺图如右所示:

F 之最简“与或”式为:

$$F = BCD + \bar{A}\bar{B}\bar{D} + \bar{B}\bar{C}D$$

AB \ CD	00	01	11	10
	0	d	d	d
01	1	0	1	d
11	0	0	1	0
10	0	1	0	0

2-42 利用 K 图化简下列带有约束项的函数式为最简“或与”式。

$$2. F(A, B, C, D) = \prod M(0, 3, 7, 12) \cdot \prod \Phi(2, 10, 11, 14)$$

$$4. F(A, B, C, D) = \prod M(0, 7, 11, 13) \cdot \prod \Phi(1, 2, 3)$$

解:

$$2. F(A, B, C, D) = \prod M(0, 3, 7, 12) \cdot \prod \Phi(2, 10, 11, 14)$$

F 之卡诺图如右所示:

F 之最简“或与”式为:

$$F = (A + \bar{C} + \bar{D})(A + B + D)(\bar{A} + \bar{B} + D)$$

AB \ CD	00	01	11	10
	0	1	0	d
01	1	1	0	1
11	0	1	1	d
10	1	1	d	d

$$4. F(A, B, C, D) = \prod M(0, 7, 11, 13) \cdot \prod \Phi(1, 2, 3)$$

F 之卡诺图如右所示:

F 之最简“或与”式为:

$$F = (\bar{A} + \bar{B} + C + \bar{D})(A + \bar{C} + \bar{D})(B + \bar{C} + \bar{D})(A + B)$$

AB \ CD	00	01	11	10
	0	d	d	d
01	1	1	0	1
11	1	0	1	1
10	1	1	0	1

2-43 用 K 图化简法求题 2-33 中各函数式为最简“与或”式。

$$7. \begin{cases} F = \bar{C}D(A \oplus B) + \bar{A}\bar{B}\bar{C} + \bar{A}\bar{C}D \\ AB + CD = 0 \end{cases}$$

解:

$$F = \bar{C}D(A \oplus B) + \bar{A}\bar{B}\bar{C} + \bar{A}\bar{C}D$$

$$= \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C} + \bar{A}\bar{C}D$$

F 之卡诺图如右所示:

F 之最简“与或”式为:

$$F = D + \bar{B}\bar{C}$$

AB \ CD	00	01	11	10
	0	1	d	0
01	1	1	d	0
11	d	d	d	d
10	0	1	d	0

第二章 逻辑代数基础 习题解答 (7)

2-49 设有 3 个输入变量 A 、 B 、 C ，试根据下列逻辑问题的描述，列出真值表，写出各逻辑函数的最小项之和式和最大项之积式。

2. 当 $A+B=C$ 时，输出 F_b 为“1”，其余情况下均为“0”。

解：

根据题目描述列出真值表如右所示：

由真值表写出逻辑函数的最小项之和式为：

$$F = \sum m(0, 3, 5, 7)$$

由真值表写出逻辑函数的最大项之积式为：

$$F = \prod M(1, 2, 4, 6)$$

F_b 之真值表

A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1


2-50 求图题 2-50 所示电路的逻辑表达式和真值表，并改用“与非”门实现之。

解：由逻辑图写出逻辑表达式： $F = \overline{\overline{AAB} + \overline{BAB}}$

$$\therefore F = \overline{\overline{AAB} + \overline{BAB}} = \overline{\overline{AB}} + \overline{\overline{AB}} = AB + \overline{AB}$$

由逻辑表达式列出真值表如右所示：


$F = \overline{\overline{AB} + \overline{AB}} = \overline{\overline{AB} \cdot \overline{AB}}$ ，由此画出逻辑图如下：




图题 2-50

F 之真值表

A	B	F
0	0	1
0	1	0
1	0	0
1	1	1




或者： $F = \overline{\overline{AB} \cdot \overline{AB}} = \overline{\overline{AB} \cdot \overline{AB} \cdot \overline{AB} \cdot \overline{AB}} = \overline{\overline{AB} \cdot \overline{AB} \cdot \overline{AB} \cdot \overline{AB}}$ ，由此画出逻辑图如下：



第二章 逻辑代数基础 习题解答 (7)

2-53 给出定时波形图如图题 2-53 所示。试找出开关函数 $F(A, B, C)$ 的最简“与或”式, 最简“或与”式, 最简“与非-与非”式和最简“或非-或非”式。



图题 2-53

解:

由定时波形图可以列出逻辑函数的真值表如右所示:

由真值表写出逻辑函数的最小项之和式为:

$$F = \sum m(0, 3, 7)$$

由真值表画出 F 之卡诺图如右所示:

由卡诺图圈组合并 (实线圈) 写出

F 之最简“与或”式如下:

$$F = \overline{A}\overline{B}\overline{C} + BC$$

由卡诺图圈组合并 (虚线圈) 写出

F 之最简“或与”式如下:

$$F = (B + \overline{C})(\overline{B} + C)(\overline{A} + B)$$

F 之最简“与非-与非”式为:

$$F = \overline{\overline{A}\overline{B}\overline{C}} + BC$$

$$= \overline{\overline{A}\overline{B}\overline{C}} + BC$$

$$= \overline{\overline{A}\overline{B}\overline{C}} \cdot BC$$

F 之最简“或非-或非”式为:

$$F = (B + \overline{C})(\overline{B} + C)(\overline{A} + B)$$

$$= (B + \overline{C})(\overline{B} + C)(\overline{A} + B)$$

$$= B + \overline{C} + \overline{B} + C + \overline{A} + B$$

F 之真值表

$A B C$	F
0 0 0	1
0 0 1	0
0 1 0	0
0 1 1	1
1 0 0	0
1 0 1	0
1 1 0	0
1 1 1	1

A	BC			
	00	01	11	10
0	1	0	1	0
1	0	0	1	0


F 之 K 图

第三章 逻辑门电路 习题解答 (1)、(2)

(6) CMOS 电路的 TS 门。

解: (2) TTL 电路的 OC 门; (5) 漏极开路输出的 CMOS 门; 可以将输出端并联使用, 并实现“线与”逻辑功能。

3-7 计算图题 3-7 电路中上拉电阻 R_L 的阻值范围。其中 G_1 、 G_2 、 G_3 是 74LS 系列 OC 门, 输出管截止时的漏电流 $I_{CEO} \leq 100\mu A$, 输出低电平 $U_{OL} \leq 0.4V$ 时允许的最大负载电流 $I_{LM} = 8mA$ 。 G_4 、 G_5 、 G_6 为 74LS 系列“与非”门, 该门的输入电流为 $I_{IL} \leq -0.4mA$ 、 $I_{IH} \leq 20\mu A$ 。要求 OC 门的输出高、低电平应满足 $U_{OH} \geq 3.2V$ 、 $U_{OL} \leq 0.4V$ 。



图题 3-7

解:

$$R_{L(max)} = \frac{U_{CC} - U_{OH(min)}}{nI_{CEO} + mI_{IH}} = \frac{5 - 3.2}{3 \times 100 \times 10^{-6} + 9 \times 20 \times 10^{-6}} = 3.75k\Omega$$

$$R_{L(min)} = \frac{U_{CC} - U_{OL(max)}}{I_{OL(max)} - m'I_{IL}} = \frac{5 - 0.4}{8 - 3 \times 0.4} = 0.676k\Omega$$


$$\therefore 3.75k\Omega > R_L > 0.676k\Omega$$

3-8 计算图题 3-8 电路中的反相器 G_M 能驱动多少个相同类型的反相器? 要求 G_M 输出的高、低电平符合 $U_{OH} \geq 3.2V$, $U_{OL} \leq 0.25V$ 。所有的反相器均为 74LS 系列 TTL 电路, 输入电流 $I_{IL} \leq -0.4mA$, $I_{IH} \leq 20\mu A$, $U_{OL} \leq 0.25V$ 时输出电流的最大值 $I_{OL(max)} = 8mA$, $U_{OH} \geq 3.2V$ 时输出电流的最大值为 $I_{OH(max)} = -0.4mA$ 。 (G_M 的输出电阻可忽略不计)

解:

$$N_{OL} \approx \frac{I_{OL(max)}}{I_{IL}} = \frac{8}{0.4} = 20$$

$$N_{OH} = \frac{I_{OH(max)}}{I_{IH}} = \frac{0.4 \times 10^{-3}}{20 \times 10^{-6}} = 20$$



图题 3-8

第三章 逻辑门电路 习题解答 (1)、(2)


3-9 OC 门是具有什么逻辑功能的门电路？它有什么特点和用途？

解：OC 门是集电极开路的“与非”门，是把“与非”门电路的推拉式输出级改为三极管集电极开路输出。所以具有“与非”门的逻辑功能。

OC 门只有在外接上拉电阻 R_L 和电源 U'_{CC} 时才能正常工作，而电源 U'_{CC} 的电压既可与门电路本身的电压 U_{CC} 相同，也可以不同。

OC 门的最大特点是允许将输出端直接连在一起，以实现“线与”功能。

3-10 图题 3-10 所示分别为 TTL、CMOS 两类门电路门电路，试指出分别为两类门电路时的输出电平，并说明原因。



图题 3-10

解：TTL 门电路时：

Y_1 为低电平。因为输入端的 $10K\Omega > 2K\Omega$ ，相当于输入高电平，即逻辑“1”。

Y_2 为低电平。因为输入端的 $10K\Omega$ 电阻上接电源 U_{DD} ，相当于输入高电平。

Y_3 为低电平。


CMOS 门电路时：

Y_1 为高电平。因为输入端的 $10K\Omega$ 电阻较之 CMOS 门电路的输入阻抗来讲可以忽略不计。所以相当于输入端接“地”，即输入低电平。

Y_2 为低电平。因为输入端的 $10K\Omega$ 电阻上接电源 U_{DD} ，相当于输入高电平。

Y_3 为低电平。


3-12 图题 3-12 所示为 TTL 系列门电路的三种逻辑图，试改正图中的错误，使之满足输出函数表达式。




图题 3-12

第四章 逻辑代数基础 习题解答 (2)

4-15 试分析图题 4-15 所示各电路的逻辑功能。列出真值表，写出函数表达式。



(a)



(b)

解:

(a) 加中间变量如右图所示:

$$G_1 = A \cdot B;$$

$$G_2 = \overline{A \cdot G_1} = \overline{A} + AB = \overline{A} + B;$$

$$G_3 = \overline{G_1 \cdot B} = AB + \overline{B} = A + \overline{B};$$

$$G_4 = \overline{G_2 \cdot G_3} = \overline{(\overline{A} + B)(A + \overline{B})} = \overline{A\overline{B} + \overline{A}B} = A \oplus B.$$


$$\therefore F_1 = A \cdot G_4 = A \cdot (A\overline{B} + \overline{A}B) = A\overline{B};$$

$$F_2 = \overline{G_4} = \overline{A \oplus B} = A \odot B;$$

$$F_3 = G_4 \cdot B = B(A\overline{B} + \overline{A}B) = \overline{A}B;$$

F_1 、 F_2 和 F_3 的真值表如右所示:

由 F_1 、 F_2 和 F_3 的逻辑表达式知, 这是一位比较器。



(a)

F_1 、 F_2 和 F_3 的真值表

输入		输出		
A	B	F_1	F_2	F_3
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

(b) 加中间变量如右图所示:

$$G_1 = \overline{A \cdot B};$$

$$G_2 = \overline{A \cdot G_1} = \overline{A} + AB = \overline{A} + B;$$


$$G_3 = \overline{G_1 \cdot B} = AB + \overline{B} = A + \overline{B};$$

$$\therefore F_1 = \overline{G_2 \cdot G_3} = \overline{(\overline{A} + B)(A + \overline{B})} = \overline{A\overline{B} + \overline{A}B} = A \oplus B;$$

$$F_2 = \overline{G_1} = AB.$$

F_1 和 F_2 的真值表如右所示:

由 F_1 和 F_2 的逻辑表达式知, 这是一位半加器。 F_1 是和, F_2 是进位。




(b)

F_1 和 F_2 的真值表

输入		输出	
A	B	F_2	F_1
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

第四章 逻辑代数基础 习题解答 (2)

4-16 图题 4-16 是一个多功能逻辑运算电路, 图中 S_3 、 S_2 、 S_1 、 S_0 为控制输入端。试列表说明该电路在 S_3 、 S_2 、 S_1 、 S_0 的各种取值组合下 F 与 A 、 B 的逻辑关系。



图题 4-16

解:

由图写出 F 关于变量 S_3 、 S_2 、 S_1 、 S_0 、 A 、 B 的函数表达式:

$$F = ABS_3 + \overline{A}\overline{B}S_2 \oplus \overline{B}S_1 + BS_0 + A$$


由函数表达式列出在 S_3 、 S_2 、 S_1 、 S_0 的各种取值组合下 F 与 A 、 B 的逻辑关系如下表:

逻辑函数 F 的真值表


No.	$S_3 S_2 S_1 S_0$	F	No.	$S_3 S_2 S_1 S_0$	F
0	0 0 0 0	A	8	1 0 0 0	$\overline{A}\overline{B}$
1	0 0 0 1	$B+A$	9	1 0 0 1	$\overline{A}\overline{B} + \overline{A}B$
2	0 0 1 0	$\overline{B} + A$	10	1 0 1 0	$\overline{B}$
3	0 0 1 1	1	11	1 0 1 1	$\overline{A} + \overline{B}$
4	0 1 0 0	AB	12	1 1 0 0	0
5	0 1 0 1	B	13	1 1 0 1	$\overline{A}\overline{B}$
6	0 1 1 0	$\overline{A}\overline{B} + AB$	14	1 1 1 0	$\overline{A}\overline{B}$
7	0 1 1 1	$\overline{A} + B$	15	1 1 1 1	$\overline{A}$

可以看出, 以 7 与 8 号之间为分界线, 上、下位置对称的函数 F 互为补函数。

4-19 试分析图题 4-19 所示电路的逻辑功能。列出真值表, 写出函数表达式。



(a)



(b)

图题 4-19

第四章 逻辑代数基础 习题解答 (2)

解:

由图 (a) 知:

$$\begin{aligned} F_1 &= \overline{A_2 A_1 A_0} \cdot \overline{A_2 A_1 A_0} \cdot \overline{A_2 A_1 A_0} \\ &= \overline{A_2 A_1 A_0} + \overline{A_2 A_1 A_0} + \overline{A_2 A_1 A_0} \\ &= \sum m(3, 5, 6); \end{aligned}$$

$$\begin{aligned} F_2 &= \overline{A_2 A_1 A_0} \cdot \overline{A_2 A_1 A_0} \cdot \overline{A_2 A_1 A_0} \cdot \overline{A_2 A_1 A_0} \\ &= \overline{A_2 A_1 A_0} + \overline{A_2 A_1 A_0} + \overline{A_2 A_1 A_0} + \overline{A_2 A_1 A_0} \\ &= \sum m(1, 2, 4, 7) \end{aligned}$$

F_1 和 F_2 的真值表

输入			输出	
A_2	A_1	A_0	F_2	F_1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0

F_1 和 F_2 的真值表如右所示:

逻辑函数 F 的真值表


No.	$ABCD$	F	No.	$ABCD$	F
0	0000	0	8	1000	0
1	0001	0	9	1001	0
2	0010	1	10	1010	0
3	0011	1	11	1011	0
4	0100	0	12	1100	1
5	0101	1	13	1101	0
6	0110	1	14	1110	1
7	0111	0	15	1111	0

由图 (b) 知:

$$\begin{aligned} F &= \overline{A}\overline{B} \cdot C + \overline{A}B \cdot (C \oplus D) + \overline{A}\overline{B} \cdot 0 + AB \cdot \overline{D} \\ &= \overline{A}\overline{B}C + \overline{A}B\overline{C}D + \overline{A}B\overline{C}\overline{D} + AB\overline{D} \\ &= \overline{A}\overline{B}CD + \overline{A}B\overline{C}D + \overline{A}B\overline{C}\overline{D} + \overline{A}B\overline{C}\overline{D} \\ &\quad + ABC\overline{D} + ABC\overline{D} \\ &= \sum m(2, 3, 5, 6, 12, 14) \end{aligned}$$

F 的真值表如右所示:

4-21 写出图题 4-21 所示逻辑电路输出函数的最小项之和式与最大项之积式。



图题 4-21

解:

由图且根据译码器和多路选择器的功能表, 列出 F 的真值表如右所示:

由真值表写出 F 的最小项之和与最大项之积式为:

$$F = \sum m(0, 4, 7)$$

$$F = \prod M(1, 2, 3, 5, 6)$$

F_1 和 F_2 的真值表

输入			输出
A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

第四章 逻辑代数基础 习题解答 (2)

4-22 只用 1 个 4-16 线译码器 74LS154 集成电路模块和若干输出门电路分别实现下列两组逻辑函数 (“与非” 或者 “与” 门电路的选择以输入端数最少为原则)。

$$(1) F_1(A, B, C, D) = \sum m(2, 4, 10, 11, 12, 13)$$

$$F_2(A, B, C, D) = \prod M(0, 1, 2, 3, 6, 7, 8, 9, 12, 14, 15)$$

$$F_3(A, B, C, D) = \overline{B}C + \overline{A}\overline{B}D$$

解:

$$F_1(A, B, C, D) = \sum m(2, 4, 10, 11, 12, 13)$$

$$= m_2 + m_4 + m_{10} + m_{11} + m_{12} + m_{13}$$

$$= \overline{m_2} \cdot \overline{m_4} \cdot \overline{m_{10}} \cdot \overline{m_{11}} \cdot \overline{m_{12}} \cdot \overline{m_{13}}$$

$$F_2(A, B, C, D) = \prod M(0, 1, 2, 3, 6, 7, 8, 9, 12, 14, 15)$$

$$= \sum m(4, 5, 10, 11, 13)$$

$$= \overline{m_4} \cdot \overline{m_5} \cdot \overline{m_{10}} \cdot \overline{m_{11}} \cdot \overline{m_{13}}$$


$$F_3(A, B, C, D) = \overline{B}C + \overline{A}\overline{B}D$$

$$= (A + \overline{A})\overline{B}C(D + \overline{D}) + \overline{A}\overline{B}D(C + \overline{C})$$

$$= \sum m(1, 2, 3, 10, 11)$$

$$= \overline{m_1} \cdot \overline{m_2} \cdot \overline{m_3} \cdot \overline{m_{10}} \cdot \overline{m_{11}}$$

逻辑图如右所示。



4-24 用 MUX 和若干门电路 (如果需要的话) 实现下列各逻辑函数。

$$1. F(A, B, C) = (\overline{A} + B)(A + B + \overline{C})(\overline{A} + C)$$

$$2. F(A, B, C, D) = B\overline{C} + \overline{B}CD + \overline{A}\overline{C}\overline{D} + \overline{A}\overline{B}D$$

要求: (a) 用 16-1 线数据选择器 74150 实现;

(b) 用 8-1 线数据选择器 74LS151 实现;

(c) 用 4-1 线数据选择器 74LS153 实现。

解:

$$1. F(A, B, C) = (\overline{A} + B)(A + B + \overline{C})(\overline{A} + C)$$

(a) 用 16-1 线数据选择器 74150 实现:

第四章 逻辑代数基础 习题解答 (2)

$$F(A,B,C) = (\bar{A} + B)(A + B + \bar{C})(\bar{A} + C)$$

$$= \prod M(1,4,5,6)$$

因为 74LS150 是输出低电平有效, 所以按照最大项之积式来实现逻辑函数。电路实现如右所示。


(b) 用 8-1 线数据选择器 74151 实现:

$$F(A,B,C) = (\bar{A} + B)(A + B + \bar{C})(\bar{A} + C)$$

$$= \prod M(1,4,5,6)$$

$$= \sum m(0,2,3,7)$$

电路实现如下所示。



(c) 用 4-1 线数据选择器 74153 实现:

$$F(A,B,C) = (\bar{A} + B)(A + B + \bar{C})(\bar{A} + C)$$

$$= \sum m(0,2,3,7)$$

$$= \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + \bar{A}BC + ABC$$

$$= 1 \cdot \bar{A}\bar{C} + B \cdot \bar{A}C + 0 \cdot A\bar{C} + B \cdot AC$$

电路实现如右所示。




$$2. F(A,B,C,D) = B\bar{C} + \bar{B}CD + \bar{A}\bar{C}\bar{D} + \bar{A}\bar{B}D$$

(c) 用 4-1 线数据选择器 74153 实现:

$$F(A,B,C,D) = B\bar{C} + \bar{B}CD + \bar{A}\bar{C}\bar{D} + \bar{A}\bar{B}D$$

$$= \bar{A} \cdot \bar{B}\bar{C} + D \cdot \bar{B}C + 1 \cdot B\bar{C} + 0 \cdot BC$$

电路实现如右所示。



第四章 逻辑代数基础 习题解答 (2)

(a) 用 16-1 线数据选择器 74LS150 实现:

$$F(A, B, C, D) = B\bar{C} + \bar{B}CD + \bar{A}\bar{C}\bar{D} + \bar{A}\bar{B}D$$

$$= \sum m(0, 1, 3, 4, 5, 11, 12, 13)$$

$$= \prod M(2, 6, 7, 8, 9, 10, 14, 15)$$

电路实现如右所示。

(b) 用 8-1 线数据选择器 74LS151 实现:

$$F(A, B, C, D) = B\bar{C} + \bar{B}CD + \bar{A}\bar{C}\bar{D} + \bar{A}\bar{B}D$$

$$= \sum m(0, 1, 3, 4, 5, 11, 12, 13)$$

$$= \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + \bar{A}\bar{B}CD + \bar{A}B\bar{C}\bar{D} + \bar{A}B\bar{C}D + \bar{A}BC\bar{D} + \bar{A}BCD + ABC\bar{D}$$

$$= 1 \cdot \bar{A}\bar{B}\bar{C} + D \cdot \bar{A}\bar{B}\bar{C} + 1 \cdot \bar{A}\bar{B}\bar{C} + D \cdot \bar{A}\bar{B}\bar{C} + 1 \cdot \bar{A}B\bar{C}$$

$$\therefore f_0(A, B, C) = 1$$

$$f_1(A, B, C) = D$$

$$f_2(A, B, C) = 1$$

$$f_3(A, B, C) = 0$$



$$f_4(A, B, C) = 0$$

$$f_5(A, B, C) = D$$

$$f_6(A, B, C) = 1$$

$$f_7(A, B, C) = 0$$

电路实现如右所示。



4-37 设计一个减法器，它可以完成两个 2-比特二进制数的减法运算。设：被减数为 X_1X_0 ，减数为 Y_1Y_0 ，差为 D_1D_0 ，借位是 B_1 。减法竖式如下：

$$\begin{array}{r} X_1X_0 \\ -) Y_1Y_0 \\ \hline B_1D_1D_0 \end{array}$$

用 3-8 线译码器 74LS138 实现之（可适当配以一些门电路）。

解：

(1) 确定 X_1 、 X_0 、 Y_1 、 Y_0 为输入变量， B_1 、 D_1 、 D_0 为输出函数。

(2) 根据二进制数的减法规则，列出反映输入、输出变量关系的真值表如下所示：

第四章 逻辑代数基础 习题解答 (2)

减法器输出逻辑函数 B_1 、 D_1 、 D_0 的真值表

No.	X_1	X_0	Y_1	Y_0	B_1	D_1	D_0	No.	X_1	X_0	Y_1	Y_0	B_1	D_1	D_0
0	0	0	0	0	0	0	0	8	1	0	0	0	0	1	0
1	0	0	0	1	1	1	1	9	1	0	0	1	0	0	1
2	0	0	1	0	1	1	0	10	1	0	1	0	0	0	0
3	0	0	1	1	1	0	1	11	1	0	1	1	1	1	1
4	0	1	0	0	0	0	1	12	1	1	0	0	0	1	1
5	0	1	0	1	0	0	0	13	1	1	0	1	0	1	0
6	0	1	1	0	1	1	1	14	1	1	1	0	0	0	1
7	0	1	1	1	1	1	0	15	1	1	1	1	0	0	0

(3) 由真值表写出各输出函数的最小项之和式如下:

$$B_1(X_1, X_0, Y_1, Y_0) = \sum m(1, 2, 3, 6, 7, 11)$$

$$= m_1 \cdot m_2 \cdot m_3 \cdot m_6 \cdot m_7 \cdot m_{11}$$


$$D_1(X_1, X_0, Y_1, Y_0) = \sum m(1, 2, 6, 7, 8, 11, 12, 13)$$

$$= m_1 \cdot m_2 \cdot m_6 \cdot m_7 \cdot m_8 \cdot m_{11} \cdot m_{12} \cdot m_{13}$$

$$D_0(X_1, X_0, Y_1, Y_0) = \sum m(1, 3, 4, 6, 9, 11, 12, 14)$$

$$= m_1 \cdot m_3 \cdot m_4 \cdot m_6 \cdot m_9 \cdot m_{11} \cdot m_{12} \cdot m_{14}$$

(4) 根据最小项之和式画出用 3-8 线译码器 74LS138 实现之电路图如下所示:



第四章 组合逻辑电路 习题解答 (3)

4-42 设计一个具有多输出函数的组合网络。该网络有两个输入信号 X_1 和 X_0 ，两个控制信号 C_1 和 C_0 ，以及两个输出函数 F_1 和 F_0 。控制信号对输出函数的影响由下表所示：

表题 4-42

No.	C_1	C_0	F_1	F_0
0	0	0	0	0
1	0	1	X_1	0
2	1	0	0	X_0
3	1	1	X_1	X_0



例如：当 $C_1=1$ 且 $C_0=0$ 时， $F_1(X_1, X_0, C_1, C_0)=0$ 而 $F_0(X_1, X_0, C_1, C_0)=X_0$ 。请选择合适的 SSI 或者 MSI 实现此组合逻辑网络。

解：



$$\begin{aligned}
 F_1(X_1, X_0, C_1, C_0) &= 0 \cdot \overline{C_1} \overline{C_0} + X_1 \cdot \overline{C_1} C_0 + 0 \cdot C_1 \overline{C_0} + X_1 \cdot C_1 C_0 \\
 &= X_1 \cdot \overline{C_1} C_0 + X_1 \cdot C_1 C_0 \\
 &= X_1 C_0
 \end{aligned}$$

$$\begin{aligned}
 F_0(X_1, X_0, C_1, C_0) &= 0 \cdot \overline{C_1} \overline{C_0} + 0 \cdot \overline{C_1} C_0 + X_0 \cdot C_1 \overline{C_0} + X_0 \cdot C_1 C_0 \\
 &= X_0 C_1
 \end{aligned}$$

用 SSI 实现组合网络：



用 MSI 实现组合网络：



4-43 试分析图题 4-43 所示电路的竞争冒险现象。画出在 $A=B=0$ 的情况下， C 由“0”变为“1”、再由“1”变为“0”时的各级波形。设门电路的传输延迟时间为 t_{pd} 。说明在什么情况下会产生毛刺，应如何消除。

第五章 逻辑代数基础 习题解答 (1)

5-5 锁存器与触发器有何异同？

解：

锁存器是电平控制存储信号；触发器是边沿控制存储信号。


5-11 试用驱动表法完成下列触发器功能转换：

$JK \rightarrow D$, $D \rightarrow T$, $T \rightarrow D$, $JK \rightarrow T$, $JK \rightarrow T'$, $D \rightarrow T'$ 。

解：

$JK \rightarrow D$:


由驱动表: $J = D$, $K = \bar{D}$



Q^n	Q^{n+1}	D	J	K
0	0	0	0	×
0	1	1	1	×
1	0	0	×	1
1	1	1	×	0

$D \rightarrow T$:


由驱动表: $D = \bar{Q}^n T + Q^n \bar{T} = T \oplus Q^n$



Q^n	Q^{n+1}	D	T
0	0	0	0
0	1	1	1
1	0	0	1
1	1	1	0


$T \rightarrow D$:

由驱动表: $T = \bar{Q}^n D + Q^n \bar{D} = D \oplus Q^n$



$JK \rightarrow T$:


由驱动表: $J = T$, $K = T$



Q^n	Q^{n+1}	T	J	K
0	0	0	0	×
0	1	1	1	×
1	0	1	×	1
1	1	0	×	0

$JK \rightarrow T'$:

$\because T=1$ 时, T 触发器就成为 T' 触发器。 $\therefore J = K = 1$ 。




第五章 逻辑代数基础 习题解答 (1)


$D \rightarrow T'$:

$\because T=1$ 时, T 触发器就成为 T' 触发器。

$$\therefore D = T \oplus Q^n = 1 \oplus Q^n = \overline{Q^n}$$




5-14 设图题 5-14 所示各触发器的初始状态均为 0, 试画出在 CP 信号作用下各触发器 Q 端的输出波形。




图题 5-14 触发器波形

解: Q_0 至 Q_7 与 CP 同步的波形如下:




第五章 逻辑代数基础 习题解答 (1)

5-15 画出图题 5-15 所示电路在给定输入波形作用下的输出端 Y 的波形。设触发器的初始状态均为 0。




图题 5-15 触发器电路输出波形

解：第一个触发器的输出端 Q 和异步复位端 R 以及电路输出端 Y 的波形如下：




第六章 逻辑代数基础 习题解答 (1)

6-1 图题 6-1 所示为三位二进制减法计数器逻辑图，试画出其输出波形和状态转换图，并说明为什么称它为减法计数器。




图题 6-1 异步二进制(模 8)减法计数器

解：波形图如下：



异步二进制(模 8)减法计数器的时序图


状态图如下：



模 8 减法计数器的状态转换图

由波形图和状态图可以看出这是一个减法计数器。

6-3 图题 6-3 所示电路由 T' 触发器和 2-1 多路选择器组成，试分析它是什么电路？输入信号 $\overline{UP}/DOWN$ 的作用是什么？



图题 6-3

解：


这是一个加/减法计数器。 $\overline{UP}/DOWN=0$ 时，是加法计数器； $\overline{UP}/DOWN=1$ 时，是减法计数器。 $\overline{UP}/DOWN$ 信号的作用是控制 2-1 多路选择器以使得除第 0 级以外后续各级触发器的时钟信号是来自于前一级的 Q 端或 $\overline{Q}$ 端，从而构成减法计数器或加法计数器。

第六章 逻辑代数基础 习题解答 (1)


6-6 试利用脉冲反馈置位法实现异步模 10 加法计数器，并画出其完整状态图，指明哪里会出现毛刺。

解：

逻辑图如下：



状态图如下：



末态：1000

暂态：1001

初态：1111

从末态、暂态和初态的编码可以看出，输出无毛刺。

6-8 用脉冲反馈复位法实现任意模 M 加法计数器，应该用哪个状态去复位？如何判断毛刺会出现在哪里？

解：

应该在状态 S_M 去复位，即：在 S_M 状态产生复位信号。状态 S_M 是暂态。在此情况下，毛刺肯定会出现。从末态、暂态和初态的编码就可以看出输出毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”，则此状态位（输出）就会出现毛刺。

6-9 用脉冲反馈置位法实现任意模 M 加法计数器，应该用哪个状态去置位？如何判断会不会产生毛刺？如果会产生毛刺，它会在哪里出现？

解：

应该在状态 S_{M-1} 去置位，即：在 S_{M-1} 状态产生置位信号。状态 S_{M-1} 是暂态。在此情况下，毛刺可能会出现。从末态、暂态和初态的编码就可以看出输出是否有毛刺且毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”，则此状态位（输出）就会出现毛刺。

6-10 用脉冲反馈复位法实现任意模 M 减法计数器，应用哪个状态去复位？如何判断会不会产生毛刺？如果会产生毛刺，它会在哪里出现？

解：

应该在状态 S_{2^n-M} 去复位，即：在 S_{2^n-M} 状态产生复位信号。状态 S_{2^n-M} 是暂态。在此情况下，毛刺可能会出现。从末态、暂态和初态的编码就可以看出输出是否有毛刺且毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”，则此状态位（输出）就会出现毛刺。


第六章 逻辑代数基础 习题解答 (1)

6-11 用脉冲反馈置位法实现任意模 M 减法计数器, 应用哪个状态去置位? 如何判断毛刺会出现在哪里?

解:

应该在状态 S_{2^n-M-1} 去复位, 即: 在 S_{2^n-M-1} 状态产生复位信号。状态 S_{2^n-M-1} 是暂态。在此情况下, 毛刺肯定会出现。从末态、暂态和初态的编码就可以看出输出毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”, 则此状态位(输出)就会出现毛刺。

6-12 试分析图题 6-12 所示电路, 画出时序图, 并说明它的功能。




图题 6-12

解:

驱动方程: $T_0 = 1$, $T_1 = \overline{Q_0}$, $T_2 = \overline{Q_1}\overline{Q_0}$ 。

由驱动方程画出时序图如下:




这是一个模 8 同步减法计数器。

6-13 试用 JK 触发器设计 $M=8$ 的同步可逆计数器, 用 $U/\overline{D}$ 控制计数方向: $U/\overline{D}=1$ 时, 做加法计数; $U/\overline{D}=0$ 时做减法计数。

解:

同步可逆计数器逻辑图如下:




第六章 逻辑代数基础 习题解答 (1)


6-6 试利用脉冲反馈置位法实现异步模 10 加法计数器, 并画出其完整状态图, 指明哪里会出现毛刺。

解：

逻辑图如下:



状态图如下:



末杰: 1000

暂杰: 1001

初态: 1111

从末态、暂态和初态的编码可以看出, 输出无毛刺。

6-8 用脉冲反馈复位法实现任意模 M 加法计数器, 应该用哪个状态去复位? 如何判断毛刺会出现在哪里?

解：

应该在状态 S_M 去复位, 即: 在 S_M 状态产生复位信号。状态 S_M 是暂态。在此情况下, 毛刺肯定会出现。从末态、暂态和初态的编码就可以看出输出毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”, 则此状态位(输出)就会出现毛刺。

6-9 用脉冲反馈置位法实现任意模 M 加法计数器, 应该用哪个状态去置位? 如何判断会不会产生毛刺? 如果会产生毛刺, 它会出现在哪里?

解：

应该在状态 S_{M-1} 去置位，即：在 S_{M-1} 状态产生置位信号。状态 S_{M-1} 是暂态。在此情况下，毛刺可能会出现。从末态、暂态和初态的编码就可以看出输出是否有毛刺且毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”，则此状态位（输出）就会出现毛刺。

6-10 用脉冲反馈复位法实现任意模 M 减法计数器, 应用哪个状态去复位? 如何判断会不会产生毛刺? 如果会产生毛刺, 它会出现哪里?

解:

应该在状态 S_{2^n-M} 去复位, 即: 在 S_{2^n-M} 状态产生复位信号。状态 S_{2^n-M} 是暂态。在此情况下, 毛刺可能会出现。从末态、暂态和初态的编码就可以看出输出是否有毛刺且毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”, 则此状态位(输出)就会出现毛刺。


第六章 逻辑代数基础 习题解答 (1)

6-11 用脉冲反馈置位法实现任意模 M 减法计数器, 应用哪个状态去置位? 如何判断毛刺会出现在哪里?

解:

应该在状态 S_{2^n-M-1} 去复位, 即: 在 S_{2^n-M-1} 状态产生复位信号。状态 S_{2^n-M-1} 是暂态。在此情况下, 毛刺肯定会出现。从未态、暂态和初态的编码就可以看出输出毛刺出现在哪里。如果某一个状态位在末态、暂态和初态中发生两次“跳变”, 则此状态位(输出)就会出现毛刺。

6-12 试分析图题 6.40 所示电路, 画出时序图, 并说明它的功能。




图题 6.40

解:

驱动方程: $T_0 = 1$, $T_1 = \overline{Q_0}$, $T_2 = \overline{Q_1}\overline{Q_0}$ 。

由驱动方程画出时序图如下:




这是一个模 8 同步减法计数器。

6-13 试用 JK 触发器设计 $M=8$ 的同步可逆计数器, 用 $U/\overline{D}$ 控制计数方向: $U/\overline{D}=1$ 时, 做加法计数; $U/\overline{D}=0$ 时做减法计数。

解:

同步可逆计数器逻辑图如下:




第六章 逻辑代数基础 习题解答 (2)


6-16 试用 74LS290 实现模 7 计数器。要求用异步清 0 法, 8421 与 5421 两种接法, 并画出输出波形图和状态图。(只做 5421 接法)

解:


逻辑图如下:



输出波形图如下:




状态图如下:




6-17 试用 74LS290 实现模 7 计数器。要求用置 9 法, 8421 与 5421 两种接法, 并画出输出波形图和状态图。(只做 8421 接法)

解:


逻辑图如下:



输出波形图如下:



状态图如下:



第六章 逻辑代数基础 习题解答 (2)


6-18 在例 6.2 置 9 法中, 如果只用 Q_A 去置 9 是否可以? 为什么?

解:

例 6.2 的逻辑电路图如右所示:

有效状态如下:

	Q_A	Q_D	Q_C	Q_B
初态:	1	1	0	0
	0	0	0	0
	0	0	0	1
	0	0	1	0
	0	0	1	1
末态:	0	1	0	0
暂态:	1	0	0	0
初态:	1	1	0	0



5421 置 9 法实现模 6 计数器

从态序表看出,不能只用 Q_A 去置 9。因为那将使计数器永远处于 9 状态,即: 1100 状态。所以还要选择 Q_D 的反相信号与 Q_A 一道去共同置 9。注意: 在此只能选择 Q_D 的反相信号而不能选项 Q_C 和 Q_B 的反相信号。道理和“不能只用 Q_A 去置 9”的原因是一样的。

6-20 试用 74LS290 设计模 72 计数器。


1. 输出 8421 码;
2. 输出 5421 码;
3. 先反馈, 后级联。

解:

(1) 输出 8421 码:

因为要输出 8421 码, 所以采用“先级联后反馈”的方法, 用复位法。

输出格式: $Q_D Q_C Q_B Q_A$ 。(72)₁₀=(0111 0010)_{8421BCD}




8421BCD 码输出

(2) 输出 5421 码:

因为要输出 5421 码, 所以采用“先级联后反馈”的方法, 用复位法。

输出格式: $Q_A Q_D Q_C Q_B$ 。(72)₁₀=(1010 0010)_{5421BCD}



5421BCD 码输出

第六章 逻辑代数基础 习题解答 (2)

(3) 先反馈, 后级联:

$$72=8 \times 9.$$

第一级采用 8421 接有效状态如下:

法, 用置 9 法构成一

个模 8 计数器。输出

格式: $Q_D Q_C Q_B Q_A$ 。

$(7)_{10}=(0111)_{8421BCD}$ 。

	Q_D	Q_C	Q_B	Q_A
初态:	1	0	0	1
	0	0	0	0
	0	0	0	1
	0	0	1	0
	0	0	1	1
	0	1	0	0
	0	1	0	1
末态:	0	1	1	0
暂态:	0	1	1	1
初态:	1	0	0	1

第二级采用有效状态如下:

5421 接法, 用复

位法构成一个

模 9 计数器。输


出格式: 输出格

式: $Q_A Q_D Q_C Q_B$ 。

$(9)_{10}=(1100)_{5421B}$

CD。



	Q_A	Q_D	Q_C	Q_B
初态:	0	0	0	0
	0	0	0	1
	0	0	1	0
	0	0	1	1
	0	1	0	0
	1	0	0	0
	1	0	0	1
	1	0	1	0
末态:	1	0	1	1
暂态:	1	1	0	0
初态:	0	0	0	0



6-21 试分别用 74LS161 和 74LS163 实现模 14 计数器, 用清 0 法, 并画出输出 Q_D 、 Q_C 、 Q_B 、 Q_A 和 CLR 对应 CP 的同步波形。

解:

74LS161:



74LS161 复位法构成模 14 计数器之时序图

第六章 逻辑代数基础 习题解答 (2)


6-18 在例 6.2 置 9 法中, 如果只用 Q_A 去置 9 是否可以? 为什么?

解:

例 6.2 的逻辑电路图如右所示:

有效状态如下:

	Q_A	Q_D	Q_C	Q_B
初态:	1	1	0	0
	0	0	0	0
	0	0	0	1
	0	0	1	0
	0	0	1	1
末态:	0	1	0	0
暂态:	1	0	0	0
初态:	1	1	0	0



5421 置 9 法实现模 6 计数器

从态序表看出, 不能只用 Q_A 去置 9。因为那将使计数器永远处于 9 状态, 即: 1100 状态。所以还要选择 Q_D 的反相信号与 Q_A 一道去共同置 9。注意: 在此只能选择 Q_D 的反相信号而不能选项 Q_C 和 Q_B 的反相信号。道理和“不能只用 Q_A 去置 9”的原因是一样的。

6-20 试用 74LS290 设计模 72 计数器。


1. 输出 8421 码;
2. 输出 5421 码;
3. 先反馈, 后级联。

解:

(1) 输出 8421 码:

因为要输出 8421 码, 所以采用“先级联后反馈”的方法, 用复位法。

输出格式: $Q_D Q_C Q_B Q_A$ 。 $(72)_{10} = (0111\ 0010)_{8421BCD}$




8421BCD 码输出

(2) 输出 5421 码:

因为要输出 5421 码, 所以采用“先级联后反馈”的方法, 用复位法。


输出格式: $Q_A Q_D Q_C Q_B$ 。 $(72)_{10} = (1010\ 0010)_{5421BCD}$



5421BCD 码输出

第六章 逻辑代数基础 习题解答 (2)


74LS163:



6-22 用 74LS161 可否实现同步清 0? 如果能, 如何实现?

解:


可以。逻辑图如下所示 (模 14 计数器):



6-23 试用 74LS161/163 实现模 9 计数器, 用预置法, 并画出输出 Q_D 、 Q_C 、 Q_B 、 Q_A 、 RCO 和 $\overline{LD}$ 对应 CP 的同步波形。(分别用置补法和置数法)


解:

置补法: $(9)_{10} \text{补} = 7$



第六章 逻辑代数基础 习题解答 (2)

74LS163:




74LS163 复位法构成模 14 计数器之时序图

6-22 用 74LS161 可否实现同步清 0? 如果能, 如何实现?

解:


可以。逻辑图如下所示 (模 14 计数器):




6-23 试用 74LS161/163 实现模 9 计数器, 用预置法, 并画出输出 Q_D、Q_C、Q_B、Q_A、RCO 和 $\overline{\text{LD}}$ 对应 CP 的同步波形。(分别用置补法和置数法)

解:

置补法: $(9)_{10} \text{补} = 7$





第六章 逻辑代数基础 习题解答 (2)



74LS161/163 置补法构成模 9 计数器之时序图


置数法:

有效状态 $S_1 \sim S_9$ 。



74LS161/163 置数法构成模 9 计数器之时序图

6-25 图题 6-25 所示电路的模各是多少?



图题 6-25 (b)

第六章 逻辑代数基础 习题解答 (2)

解:

有效状态顺序表如下:


	Q_D	Q_C	Q_B	Q_A	$L_D=Q_C$	$D=Q_D$	C	B	A
初态:	0	0	0	0	0	0	1	0	0
	0	1	0	0	1	0	1	0	0
	0	1	0	1	1	0	1	0	0
	0	1	1	0	1	0	1	0	0
	0	1	1	1	1	0	1	0	0
	1	0	0	0	0	1	1	0	0
	1	1	0	0	1	1	1	0	0
	1	1	0	1	1	1	1	0	0
	1	1	1	0	1	1	1	0	0
末态:	1	1	1	1	1	1	1	0	0
初态:	0	0	0	0	0	0	1	0	0

由态序表知, 这是一个模 10 计数器。他采用了“边计数边置数”的方式。

6-27 试用 74LS161 实现模 210 同步计数器, 要求①先级联后反馈, 用预置法;
④先反馈后级联, 用清 0 法。


解:

①先级联后反馈。 $(210)_{10} = (11010010)_2$




②先反馈后级联。 $(210)_{10} = (14)_{10} \times (15)_{10} = (1110)_2 \times (1111)_2$

74LS161 是异步复位。模 14 计数器的有效状态是 $(0000)_2 \sim (1101)_2$, 暂态是 $(1110)_2$ 。
模 15 计数器的有效状态是 $(0000)_2 \sim (1110)_2$, 暂态是 $(1111)_2$ 。





第六章 逻辑代数基础 习题解答 (2)



74LS161/163 置补法构成模 9 计数器之时序图


置数法:

有效状态 $S_1 \sim S_9$ 。



74LS161/163 置数法构成模 9 计数器之时序图

6-25 图题 6.42 所示电路的模各是多少?




图题 6.42 (b)

第六章 逻辑代数基础 习题解答 (2)


6-30 用 74LS161/163 可否实现移位功能? 如果能, 试分别画出由 74LS161/163 实现的左移、右移寄存器的逻辑图。

解:

右移寄存器逻辑图如下所示:



右移寄存器逻辑图如下所示:



第七章 时序逻辑电路 习题解答 (3)

7-25 在规定 S_0 的状态编码为 $Q_2Q_1Q_0=000$ 的前提下, 用“相邻分配”规则为表题 7-25 所描述的同步时序电路进行状态分配。

表题 7-25 状态转换表

$S^n \backslash X$	0	1
S_0	$S_1/0$	$S_4/0$
S_1	$S_0/1$	$S_2/1$
S_2	$S_1/0$	$S_2/1$
S_3	$S_2/0$	$S_4/0$
S_4	$S_3/1$	$S_0/0$

S^{n+1}/Z

解: (本题答案不唯一)

观察状态表, 列出状态分配过程表如下所示:

表题 7-25 状态分配过程表

相邻分配 规则	可能的相邻状态对	综合结果	状态分配	
			$Q_2Q_1Q_0$	S^n
规则 1	“ S_0S_2 ”, “ S_1S_2 ”, “ S_0S_3 ”	“ $S_3S_0S_2S_1S_4$ ”	0 0 1	S_3
			0 0 0	S_0
规则 2	“ S_0S_2 ”, “ S_1S_2 ”, “ S_0S_3 ”, “ S_1S_4 ”, “ S_2S_4 ”		0 1 0	S_2
			0 1 1	S_1
规则 3	“ S_1S_2 ”, “ S_0S_3 ”, “ S_0S_4 ”		1 1 1	S_4

7-30 表题 7-30 定义了一个同步状态机。分别用驱动表法和次态 K 图法导出该状态机的逻辑方程组, 画出逻辑图。假设用两个状态变量 $Q_1^nQ_0^n$ 表示状态 S^n 且状态分配为: $S_0=00$, $S_1=01$, $S_2=10$, $S_3=11$ 。试分别用下述各类触发器实现之。

(a) JK 触发器;

(b) T 触发器;

(c) D 触发器。

表题 7-30 状态转换表

$S^n \backslash X$	0	1
S_0	$S_1/0$	$S_3/0$
S_1	$S_2/0$	$S_0/0$
S_2	$S_3/0$	$S_1/0$
S_3	$S_0/1$	$S_2/1$

S^{n+1}/Z

解:

(1) 驱动表法:

按状态分配编码列出状态转换表如右所示:

表题 7-30 状态转换表



$S^n \backslash X$	0	1
00	01/0	11/0
01	10/0	00/0
10	11/0	01/0
11	00/1	10/1

$Q_1^{n+1}Q_0^{n+1}/Z$

第七章 时序逻辑电路 习题解答 (1)

7-9 分析图题 7-9 中各同步状态机电路在给定输入序列 $X=0110111010$ 时的输出序列, 假设起始状态 $Q_1^0=0, Q_0^0=0$ 。要求:

1. 指出同步状态机的类型;
2. 写出状态机的 3 组逻辑方程;
3. 列出 K-图形式的状态转换表和输出函数表;
4. 画出状态转换图;
5. 根据所给定的输入序列 X , 画出输入信号、状态信号和输出信号相对于时钟的定时波形图。



图题 7-9

(a) 图:

解:

1. 由图 (a) 知, Z_1 、 Z_0 是输入 X 和状态 Q_1 、 Q_0 的函数, 所以它是米里型状态机。

2. 状态机的 3 组逻辑方程如下:


$$\text{输出方程: } Z_1 = (X \oplus Q_0^n) \bar{Q}_1^n, \quad Z_0 = X \oplus Q_0^n.$$

$$\text{驱动方程: } D_1 = (X \oplus Q_0^n) \bar{Q}_1^n, \quad T_0 = X \oplus Q_0^n.$$

$$\text{状态方程: } Q_1^{n+1} = (X \oplus Q_0^n) \bar{Q}_1^n, \quad Q_0^{n+1} = T_0 \oplus Q_0^n = X \oplus Q_0^n \oplus Q_0^n = X \oplus 0 = X.$$

3. 状态转换表如右所示:

4. 状态转换图如下:



图(a) 米里型时序电路的状态转换图


图 (a) 状态转换表

X $Q_1 Q_0$	0	1
0 0	0 0/0 0	1 1/1 1
0 1	1 0/1 1	0 1/0 0
1 1	0 0/0 1	0 1/0 0
1 0	0 0/0 0	0 1/0 1

$Q_1^{n+1} Q_0^{n+1} / Z_1 Z_0$

第七章 时序逻辑电路 习题解答 (1)

5. 定时波形图如下:



图(a) 波形图

(b) 图:

解:

1. 由图 (b) 知, Z_1 、 Z_0 是输入 X 和状态 Q_1 、 Q_0 的函数, 所以它是米里型状态机。

2. 状态机的 3 组逻辑方程如下:

输出方程: $Z_1 = Q_1^n$, $Z_0 = Q_0^n$ 。

驱动方程: $J_1 = X$, $K_1 = Q_0^n$; $J_0 = X$, $K_0 = \overline{Q_1}^n$ 。

状态方程: $Q_1^{n+1} = X\overline{Q_1}^n + \overline{Q_0}^n Q_1^n$, $Q_0^{n+1} = X\overline{Q_0}^n + Q_1^n Q_0^n$ 。

3. 状态转换表如右所示:

图 (b) 状态转换表

X $Q_1 Q_0$	0	1
0 0	0 0	1 1
0 1	0 0	1 0
1 1	0 1	0 1
1 0	1 0	1 1

$Q_1^{n+1} Q_0^{n+1}$

图 (b) 函数输出表

Q_1 Q_0	0	1
0	0 0	0 1
1	1 0	1 1

$Z_1 Z_0$

4. 状态转换图如下:





图 (b) 摩尔型时序电路的状态转换图

第七章 时序逻辑电路 习题解答 (1)

5. 定时波形图如下:



图(b) 波形图

7-8 解: (a)

1. 米里型

2. 输出方程: $Z = XQ_1Q_0$;

驱动方程: $J_1 = X, K_1 = \bar{X} + \bar{Q}_0 = \bar{X}\bar{Q}_0$

$J_0 = XQ_1, K_0 = \bar{X}$


次态方程 (状态方程): $Q_1^{n+1} = J_1\bar{Q}_1 + \bar{K}_1Q_1 = X\bar{Q}_1 + XQ_0Q_1 = X(\bar{Q}_1 + Q_0)$

$Q_0^{n+1} = J_0\bar{Q}_0 + \bar{K}_0Q_0 = XQ_1\bar{Q}_0 + XQ_0 = X(Q_1 + Q_0)$

3. $(Q_1Q_0)^{n+1}/Z$

$Q_1Q_0 \backslash X$	0	1
00	00/0	10/0
01	00/0	11/0
11	00/0	11/1
10	00/0	01/0

4.



7-11 1. 米里型状态机

2. 输出方程: $Z = XQ_1\bar{Q}_0$

驱动方程: $D_1 = X\bar{Q}_1\bar{Q}_0$

$D_0 = X\bar{Q}_1$

状态方程: $Q_1^{n+1} = D_1 = X\bar{Q}_1\bar{Q}_0$


$Q_0^{n+1} = D_0 = X\bar{Q}_1$

3. 状态转换表:

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	1	0	1
1	1	1	1	0	0


第七章 时序逻辑电路 习题解答 (1)

4. 状态转换图:



5. 时序图: 已知: $X=1011111001110$

初始: $Q_1Q_0 = 00$



7-12 某同步时序电路的逻辑方程如下:


$$\text{驱动方程: } T_1 = X \oplus Q_0'', T_0 = X \overline{Q_1}'';$$

$$\text{输出方程: } Z = X \overline{Q_1}''.$$

要求:

解:

1. 同步时序电路的逻辑图示于图, 这是米里型的状态机。



2. (a) 状态方程: $Q_1^{n+1} = T_1 \oplus Q_1 = X \oplus Q_0 \oplus Q_1$


$$Q_0^{n+1} = T_0 \oplus Q_0 = X \overline{Q_1} \oplus Q_0 = X \overline{Q_1} \overline{Q_0} + \overline{X} Q_0 + Q_1 Q_0$$

第七章 时序逻辑电路 习题解答 (1)

(b) 状态转换表:

n	n+1	Z
X Q ₁ Q ₀	Q ₁ Q ₀	
0 0 0	0 0	0
0 0 1	1 1	0
0 1 0	1 0	0
0 1 1	0 1	0
1 0 0	1 1	1
1 0 1	0 0	1
1 1 0	0 0	0
1 1 1	1 1	0

(c) 状态转换图:



7-13 给定同步时序电路的逻辑方程如下:

$$\text{驱动方程: } D_1 = X + Q_1^n + Q_0^n, \quad D_0 = \bar{X} \oplus Q_0^n;$$


$$\text{输出方程: } Z = X \bar{Q}_1^n Q_0^n.$$

要求:

1. 画出此电路的逻辑图, 这是什么类型的状态机?
2. 列出 K 图形式的状态转换表, 画出状态转换图。

解:

1. 由输出方程知, 这是一个米里型的状态机。




图题 7-13 逻辑图

2. K 图形式的状态转换表及状态转换图如下:

图题 7-13 状态转换表

X	0	1
Q ₁ Q ₀		
0 0	0 1/0	1 0/0
0 1	1 0/0	1 1/1
1 1	1 0/0	1 1/0
1 0	1 1/0	1 0/0

Q₁ⁿ⁺¹Q₀ⁿ⁺¹/Z




图题 7-13 状态转换图

第六章 逻辑代数基础 习题解答 (2)


6-16 试用 74LS290 实现模 7 计数器。要求用异步清 0 法, 8421 与 5421 两种接法, 并画出输出波形图和状态图。(只做 5421 接法)

解:


逻辑图如下:



输出波形图如下:




状态图如下:




6-17 试用 74LS290 实现模 7 计数器。要求用置 9 法, 8421 与 5421 两种接法, 并画出输出波形图和状态图。(只做 8421 接法)

解:


逻辑图如下:



输出波形图如下:



状态图如下:



第七章 时序逻辑电路 习题解答 (2)

7-14 以下是 4 个同步时序电路的文字描述, 试建立这些同步时序电路的米里型状态转换图。每个时序电路均有一个输入端 X 和一个输出端 Z 。

(a) 第一个电路是当其输入端 X 上连续出现两个逻辑“1”时, 该电路的输出端 Z 必产生一个逻辑“1”, 即 $Z=1$ 。在此连续两个逻辑“1”之后的输入信号将复位输出端到逻辑“0”。例如:

$X=01100111110$

$Z=00100010100$

(c) 重复题 7-14 (b), 但是不允许两个序列重叠。例如:

$X=010101101$

$Z=000100001$


解:

(a)

设置状态: S_0 : 未收到一个有效的“1”。

S_1 : 收到第一个有效的“1”。

S_2 : 收到第二个有效的“1”。



题 7-14 (a) “11” 序列(不重叠)检测器的状态图


(c)

设置状态: S_0 : 未收到第一个有效的“1”。

S_1 : 收到第一个有效的“1”。

S_2 : 收到第二个有效的“0”。

S_3 : 收到第三个有效的“1”。



题 7-14 (c) “101” 序列(不重叠)检测器的状态图

7-15 重复题 7-14, 试建立起各同步时序电路的摩尔型状态转换图。

(b) 第二个电路必须能够检测输入序列“101”, 当该序列的最后一个“1”出现时产生输出 $Z=1$ 。在“101”序列出现之后的下一个时钟脉冲将复位输出端到逻辑“0”。两个“101”序列可以重叠。例如:

$X=010101101$

$Z=000101001$

(d) 第四个电路可检测一个“01”序列。该序列可使输出端置位成 $Z=1$ 。在此之后, 输出端只能被一个“00”输入序列所复位。在所有其它情况下, $Z=0$ 。例如:

$X=010100100$

$Z=011110110$

解:


(b)

设置状态: S_0 : 未收到第一个有效的“1”。

S_1 : 收到第一个有效的“1”。

S_2 : 收到第二个有效的“0”。

S_3 : 收到第三个有效的“1”。



题 7-15 (b) “101” 序列(可重叠)检测器的状态图

第七章 时序逻辑电路 习题解答 (3)

将次态K图“一分为三”得到:

$Q_1^n Q_0^n$					
XQ_2^n		00	01	11	10
		Q_2^{n+1}			
0	0	0	0	0	×
0	1	0	0	×	×
1	1	1	1	×	×
1	0	0	0	1	×

$Q_1^n Q_0^n$					
XQ_2^n		00	01	11	10
		Q_1^{n+1}			
0	0	0	0	0	×
0	1	0	0	×	×
1	1	0	0	×	×
1	0	0	1	0	×

判断自启动性:

$X=0$:

$010 \rightarrow 000$

$110 \rightarrow 000$

$111 \rightarrow 000$

可以自启动。

$X=1$:

$010 \rightarrow 101$

$110 \rightarrow 100$

$111 \rightarrow 100$

输出方程: $Z = Q_2^n \bar{Q}_0^n$ 。


驱动方程: $J_2 = X$, $\bar{K}_2 = XQ_1^n$, $K_2 = \overline{XQ_1^n}$;

$J_1 = X\bar{Q}_2^n Q_0^n$, $\bar{K}_2 = 0$, $K_2 = 1$;

$J_0 = X\bar{Q}_2^n$, $\bar{K}_0 = X\bar{Q}_2^n$, $K_0 = \overline{X\bar{Q}_2^n}$ 。


(7) 画出状态图和逻辑图:

完整的状态图如下:



题 7-35 “1111” 序列检测器的完整编码状态图

逻辑图如下:



题 7-35 “1111” 序列检测器的逻辑图

第七章 时序逻辑电路 习题解答 (2)


(d)

设置状态: S_0 : 启始状态。

S_1 : 收到第一个有效的“0”。


S_2 : 收到第二个有效的“1”。

S_3 : 输出为“1”后收到的第一个有效的“0”。



题 7-15 (d) “01” 序列检测器的状态图

观察上面的状态图发现, 状态 S_0 是孤立的状态, 一旦脱离 S_0 , 状态机将不再回到启始状态。所以去掉状态 S_0 得到简化的状态图如下:




题 7-15 (d) “01” 序列检测器的最简状态图

7-16 图题 7-16 所示各状态转换图中均有一些错误, 即所谓的描述不确切之处。

试找出这些错误并加以更正, 然后画出合理的状态图。


(提示: 离开每一个状态的路径, 即带箭头的弧线数应该与输入变量的组合数相对应。)



(a)

解:

修改方案 (不唯一) 如下:



(a)

第七章 时序逻辑电路 习题解答 (2)

7-19 找出表题 7-19 所描述的同步时序电路的最简状态转换表。

(a) 用观察法;

(b) 用隐含表法。

表题 7-19 状态转换表

$X \backslash S^n$	0	1
S_0	$S_1/0$	$S_0/1$
S_1	$S_2/0$	$S_0/0$
S_2	$S_2/0$	$S_1/0$
S_3	$S_4/0$	$S_3/1$
S_4	$S_2/0$	$S_3/0$

S^{n+1}/Z

解:

(a) 观察法:

S_1 与 S_4 等价, S_0 与 S_3 等价。将状态表简化如下:

表题 7-19 简化状态转换表

$X \backslash S^n$	0	1
S_0	$S_1/0$	$S_0/1$
S_1	$S_2/0$	$S_0/0$
S_2	$S_2/0$	$S_1/0$

S^{n+1}/Z

(a) 隐含表法:

S_1	S_1	S_0	S_1	S_0
S_2	S_2	S_0S_1	S_0	S_1
S_3	S_1S_4	S_2	S_0	S_1
S_4	S_0	S_0S_3	S_1S_3	S_2
	S_0	S_1	S_2	S_3

题 7-19 隐含表化简

由隐含表看出, S_1 、 S_4 状态对与 S_0 、 S_3 状态对互以对方的等价为前提, 所以 S_1 与 S_4 等价, S_0 与 S_3 等价。

第七章 时序逻辑电路 习题解答 (2)

7-23 用隐含表法简化表题 7-23 所示状态转换表的状态数量。

表题 7-23 状态转换表

$S^n \backslash X$	00	01	1×
S_0	$S_3/1$	$S_2/0$	$S_4/1$
S_1	$S_3/0$	$S_4/0$	$S_2/1$
S_2	$S_0/0$	$S_4/0$	$S_1/1$
S_3	$S_0/1$	$S_1/0$	$S_4/1$
S_4	$S_0/1$	$S_2/0$	$S_1/1$

S^{n+1}/Z

解:

隐含表如下:

S_1	S_1	S_2	S_3	S_4
S_2	S_0S_3	S_1S_2	S_0S_3	S_1S_2
S_3	S_0S_3	S_1S_2	S_0S_3	S_1S_2
S_4	S_0S_3	S_1S_2	S_0S_3	S_1S_2
	S_0	S_1	S_2	S_3

题 7-23 隐含表化简

由隐含表看出, S_1 、 S_2 状态对与 S_0 、 S_3 状态对互以对方的等价为前提, 所以 S_1 与 S_2 等价, S_0 与 S_3 等价。
简化状态表如下:

表题 7-23 简化状态转换表

$S^n \backslash X$	00	01	1×
S_0	$S_0/1$	$S_1/0$	$S_4/1$
S_1	$S_0/0$	$S_4/0$	$S_1/1$
S_4	$S_0/1$	$S_1/0$	$S_1/1$

S^{n+1}/Z










第七章 时序逻辑电路 习题解答 (3)

列出状态转换驱动表如下:

题 7-30 状态转换驱动表

No.	外输入 X	现 态 $Q_1^n Q_0^n$	次 态 $Q_1^{n+1} Q_0^{n+1}$	驱 动			输出 Z
				$D_1 D_0$	$J_1 K_1 J_0 K_0$	$T_1 T_0$	
0	0	0 0	0 1	0 1	0 $\times$ 1 $\times$	0 1	0
1	0	0 1	1 0	1 0	1 $\times$ $\times$ 1	1 1	0
2	0	1 0	1 1	1 1	$\times$ 0 1 $\times$	0 1	0
3	0	1 1	0 0	0 0	$\times$ 1 $\times$ 1	1 1	1
4	1	0 0	1 1	1 1	1 $\times$ 1 $\times$	1 1	0
5	1	0 1	0 0	0 0	0 $\times$ $\times$ 1	0 1	0
6	1	1 0	0 1	0 1	$\times$ 1 1 $\times$	1 1	0
7	1	1 1	1 0	1 0	$\times$ 0 $\times$ 1	0 1	1

根据状态转换驱动表列出各驱动信号及输出信号的卡诺图如下:



题 7-30 各驱动及输出信号的卡诺图

第七章 时序逻辑电路 习题解答 (3)

逻辑方程组如下:

输出方程: $Z = Q_1^n Q_0^n$ 。

状态方程组: $Q_1^{n+1} = \sum m(1,2,4,7) = X \oplus Q_1^n \oplus Q_0^n$, $Q_0^{n+1} = \overline{Q_0^n}$ 。

驱动方程组:

(a) JK 触发器: $J_1 = \overline{X}Q_0^n + X\overline{Q_0^n} = X \oplus Q_0^n$, $K_1 = \overline{X}Q_0^n + X\overline{Q_0^n} = X \oplus Q_0^n$; $J_0 = 1$,

$K_0 = 1$ 。

(b) T 触发器: $T_1 = \overline{X}Q_0^n + X\overline{Q_0^n} = X \oplus Q_0^n$, $T_0 = 1$ 。

(c) D 触发器: $D_1 = Q_1^{n+1} = X \oplus Q_1^n \oplus Q_0^n$, $D_0 = Q_0^{n+1} = \overline{Q_0^n}$ 。

(2) 次态 K 图法:

把状态转换表稍做修改如下:

表题 7-30 状态转换表

$X \backslash S^n$	0	1
00	01/0	11/0
01	10/0	00/0
10	11/0	01/0
11	00/1	10/1

$Q_1^{n+1} Q_0^{n+1} / Z$

表题 7-30 状态转换表

$X \backslash S^n$	0	1
00	01/0	11/0
01	10/0	00/0
11	00/1	10/1
10	11/0	01/0

$Q_1^{n+1} Q_0^{n+1} / Z$

把状态转换表“一分为三”即可得到次态及输出之卡诺图如下:

Q_1^{n+1}

$X \backslash Q_1 Q_0$	0	1
00	0	1
01	1	0
11	0	1
10	1	0

Q_0^{n+1}

$X \backslash Q_1 Q_0$	0	1
00	1	1
01	0	0
11	0	0
10	1	1

Z

$X \backslash Q_1 Q_0$	0	1
00	0	0
01	0	0
11	1	1
10	0	0

由次态卡诺图得到各驱动信号之卡诺图如下:

Q_1^{n+1}

$X \backslash Q_1 Q_0$	0	1
00	0	1
01	1	0
11	0	1
10	1	0

Q_0^{n+1}

$X \backslash Q_1 Q_0$	0	1
00	1	1
01	0	0
11	0	0
10	1	1

T_1

$X \backslash Q_1 Q_0$	0	1
00	0	1
01	1	0
11	1	0
10	0	1

T_0

$X \backslash Q_1 Q_0$	0	1
00	1	1
01	1	1
11	1	1
10	1	1

第七章 时序逻辑电路 习题解答 (3)

逻辑方程组如下:

输出方程: $Z = Q_1^n Q_0^n$.

状态方程组: $Q_1^{n+1} = \sum m(1,2,4,7) = X \oplus Q_1^n \oplus Q_0^n$, $Q_0^{n+1} = \bar{Q}_0^n$.

驱动方程组:


(a) JK 触发器: $J_1 = \bar{X}Q_0^n + X\bar{Q}_0^n = X \oplus Q_0^n$, $\bar{K}_1 = (X + \bar{Q}_0^n)(\bar{X} + Q_0^n)$

$K_1 = \bar{X}Q_0^n + X\bar{Q}_0^n = X \oplus Q_0^n$; $J_0 = 1$, $\bar{K}_0 = 0$, $K_0 = 1$.


(b) T 触发器: $T_1 = \bar{X}Q_0^n + X\bar{Q}_0^n = X \oplus Q_0^n$, $T_0 = 1$.

(c) D 触发器: $D_1 = Q_1^{n+1} = X \oplus Q_1^n \oplus Q_0^n$, $D_0 = Q_0^{n+1} = \bar{Q}_0^n$.


逻辑图如下:



(a) 用 JK 触发器实现



(b) 用 T 触发器实现



(c) 用 D 触发器实现

7-32 一、次态 K 图, D 触发器:

1、根据状态转换表, 有:

$Q_2 Q_1$		Q_3			
		00	01	11	10
$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} / Z$	00	001/0	000/1	010/0	001/0
	01	011/1	×	×	×
	11	000/0	×	×	×
	10	100/0	010/1	100/0	010/1

$Q_3^{n+1} = X\bar{Q}_3\bar{Q}_2\bar{Q}_1 + XQ_2Q_1$

第七章 时序逻辑电路 习题解答 (3)

Q_2Q_1					
XQ_3					
		00	01	11	10
00		0	0	1	0
01		1	x	x	x
11		0	x	x	x
10		0	1	0	1

$$Q_2^{n+1} = \overline{X}Q_3\overline{Q}_2 + X\overline{Q}_2Q_1 + \overline{X}Q_2Q_1 + XQ_2\overline{Q}_1$$

$$Q_1^{n+1} = \overline{X}\overline{Q}_1$$

2、求驱动方程：对于 D 就是状态方程：

$$D_3 = Q_3^{n+1} = \overline{X}\overline{Q}_3\overline{Q}_2\overline{Q}_1 + XQ_2Q_1$$

$$D_2 = Q_2^{n+1} = \overline{X}\overline{Q}_3\overline{Q}_2 + X\overline{Q}_2Q_1 + \overline{X}Q_2Q_1 + XQ_2\overline{Q}_1$$

$$D_1 = Q_1^{n+1} = \overline{X}\overline{Q}_1$$

3、检查启动状态：

X	$Q_3^n \quad Q_2^n \quad Q_1^n$			$Q_3^{n+1} \quad Q_2^{n+1} \quad Q_1^{n+1}$		
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	1	0
1	1	0	1	0	1	0
1	1	1	0	0	1	0
1	1	1	1	1	0	0

能够自启动。

二、次态 K 图，JK 触发器：

Q_2Q_1					
XQ_3		00	01	11	10
		001/0	000/1	010/0	001/0
00		001/0	000/1	010/0	001/0
01		011/1	x	x	x
11		000/0	x	x	x
10		100/0	010/1	100/0	010/1

1、求状态方程：

$$Q_3^{n+1} = X\overline{Q}_3\overline{Q}_2\overline{Q}_1 + XQ_2Q_1$$

第七章 时序逻辑电路 习题解答 (3)

$$Q_2^{n+1} = \overline{X}Q_3\overline{Q}_2 + X\overline{Q}_2Q_1 + \overline{X}Q_2Q_1 + XQ_2\overline{Q}_1$$

$$Q_1^{n+1} = \overline{X}\overline{Q}_1$$

与采用 D 触发器一样。与 JK 触发器的特性方程相比 $Q^{n+1} = J\overline{Q} + \overline{K}Q$

2、得 JK 触发器的驱动方程：

$$Q_3^{n+1} = X\overline{Q}_3\overline{Q}_2\overline{Q}_1 + X\overline{Q}_3Q_2Q_1$$

$$\therefore J_3 = X(\overline{Q}_2 \oplus \overline{Q}_1) \quad K_3 = 0$$

$$J_2 = \overline{X}Q_3 + XQ_1 \quad K_2 = \overline{X}Q_1 + X\overline{Q}_1 = X \oplus Q_1$$

$$J_1 = \overline{X} \quad K_1 = 0$$

3、检查启动状态：

7-35 采用 JK 触发器，用摩尔型同步状态机实现一个可重叠的“1111”序列检测（探测）器。将本题的状态图与【例 7.7】、【例 7.10】的状态图相比较，有何结论得出？

解：

(1) 确定输入/输出变量：

输入变量：X 为输入串行序列；

输出变量：Z 表示检测输出，当检测到输入端上已出现了“1111”序列时，Z=1；否则，Z=0。

(2) 确定电路类型：

采用摩尔型的时序电路来实现“1111”序列检测器。

(3) 状态设置：

S₀：初始状态，电路还未收到一个有效的“1”；


S₁：收到第 1 个有效的“1”以后电路所处的状态；

S₂：连续收到 2 个有效的“1”以后电路所处的状态；

S₃：连续收到 3 个有效的“1”以后电路所处的状态；

S₄：连续收到 4 个有效的“1”以后电路所处的状态。

(4) 建立原始状态图和原始状态表：



题 7-35 “1111” 序列检测器的原始状态图

第七章 时序逻辑电路 习题解答 (3)

由原始状态表/输出表知, 状态 $S_0 \sim S_4$ 相互独立, 没有等价状态。

将本题的状态图与【例 7.7】、【例 7.10】的状态图相比较后发现, 在完成同样的逻辑功能的前提下, 米里型状态机比摩尔型状态机所需的状态个数要少。

(5) 进行状态分配:

$S_0 \sim S_4$ 共 5 个状态, 需要 3 个触发器 $Q_2 Q_1 Q_0$ 。

题 7-35 原始状态表

$X \backslash S^n$	0	1
S_0	S_0	S_1
S_1	S_0	S_2
S_2	S_0	S_3
S_3	S_0	S_4
S_4	S_0	S_4
S^{n+1}		

题 7-35 原始输出表

S^n	Z
S_0	0
S_1	0
S_2	0
S_3	0
S_4	1
Z	

观察状态表, 列出状态分配过程表如下所示:

表题 7-35 状态分配过程表

相邻分配 规则	可能的相邻状态对	综合结果	状态分配	
			$Q_2Q_1Q_0$	S^n
规则 1	“ S_3S_4 ”, “ $S_0\sim S_4$ ”	“ $S_3S_4S_0S_1S_2$ ”	1 0 1	S_3
			1 0 0	S_4
规则 2	“ S_0S_1 ”, “ S_0S_2 ”, “ S_0S_3 ”, “ S_0S_4 ”		0 0 0	S_0
			0 0 1	S_1
规则 3	“ $S_0\sim S_3$ ”		0 1 1	S_2

将原始状态表/输出表变为编码状态表/输出表如右所示:

题 7-35 编码状态表

$X \backslash S^n$	0	1
000	000	001
001	000	011
011	000	101
101	000	100
100	000	100
S^{n+1}		

题 7-35 编码输出表

S^n	Z
000	0
001	0
011	0
101	0
100	1
Z	

(6) 导出逻辑方程组:

由编码状态表/输出表列出次态 K 图和输出 K 图。

$Q_1^n Q_0^n$		Q_2^n			
		00	01	11	10
X	0	000	000	000	×
	1	000	000	×	×
	1	100	100	×	×
	0	001	011	101	×
$(Q_2 Q_1 Q_0)^{n+1}$					

$Q_1^n Q_0^n$		Q_2^n			
		00	01	11	10
Z	0	0	0	0	×
	1	1	0	×	×

第七章 时序逻辑电路 习题解答 (3)

$$Q_2^{n+1} = \overline{X}Q_3\overline{Q_2} + X\overline{Q_2}Q_1 + \overline{X}Q_2Q_1 + XQ_2\overline{Q_1}$$

$$Q_1^{n+1} = \overline{X}\overline{Q_1}$$

与采用 D 触发器一样。与 JK 触发器的特性方程相比 $Q^{n+1} = J\overline{Q} + \overline{K}Q$

2、得 JK 触发器的驱动方程:

$$Q_3^{n+1} = X\overline{Q_3}\overline{Q_2}\overline{Q_1} + X\overline{Q_3}Q_2Q_1$$

$$\therefore J_3 = X(\overline{Q_2} \oplus \overline{Q_1}) \quad K_3 = 0$$

$$J_2 = \overline{X}Q_3 + XQ_1 \quad K_2 = \overline{X}Q_1 + X\overline{Q_1} = X \oplus Q_1$$

$$J_1 = \overline{X} \quad K_1 = 0$$

3、检查启动状态:

7-35 采用 JK 触发器, 用摩尔型同步状态机实现一个可重叠的“1111”序列检测(探测)器。将本题的状态图与【例 7.7】、【例 7.10】的状态图相比较, 有何结论得出?

解:

(1) 确定输入/输出变量:

输入变量: X 为输入串行序列;

输出变量: Z 表示检测输出, 当检测到输入端上已出现了“1111”序列时, $Z=1$; 否则, $Z=0$ 。

(2) 确定电路类型:

采用摩尔型的时序电路来实现“1111”序列检测器。

(3) 状态设置:

S_0 : 初始状态, 电路还未收到一个有效的“1”;


S_1 : 收到第 1 个有效的“1”以后电路所处的状态;

S_2 : 连续收到 2 个有效的“1”以后电路所处的状态;

S_3 : 连续收到 3 个有效的“1”以后电路所处的状态;

S_4 : 连续收到 4 个有效的“1”以后电路所处的状态。

(4) 建立原始状态图和原始状态表:



题 7-35 “1111”序列检测器的原始状态图

第七章 时序逻辑电路 习题解答 (4)

7-48 解: (a) 驱动方程: $D_2=Q_1Q_0$, $D_1=Q_0$, $D_0=\overline{Q_2}$


输出方程: $C=Q_2$

状态方程: $Q_2^{n+1}=D_2=Q_1Q_0$, $Q_1^{n+1}=D_1=Q_0$, $Q_0^{n+1}=D_0=\overline{Q_2}$

(b) 状态转换表:


(c) 状态转换图:

Nr.	$(Q_2Q_1Q_0)^n$	$(Q_2Q_1Q_0)^{n+1}$	Z
0	000	001	0
1	001	011	0
2	010	001	0
3	011	111	0
4	100	000	1
5	101	010	1
6	110	000	1
7	111	110	1



(d) 能自启动的模 5 计数器.

(e) 波形图, 画有效循环一周即可:




7-50 设计一个模 7 同步计数器, 计数顺序为: 0, 1, 3, 2, 6, 7, 5, 0。写出完整的设计过程。

1. 采用下降沿触发的 JK 触发器;
2. 采用上升沿触发的 D 触发器;
3. 采用下降沿触发的 T 触发器;

解:

(1) 原始状态图如图所示:



第七章 时序逻辑电路 习题解答 (4)

(2) 状态编码 (按 $Q_2Q_1Q_0$ 顺序) 如下:

$S_0 \rightarrow 000$; $S_1 \rightarrow 001$; $S_3 \rightarrow 011$; $S_2 \rightarrow 010$; $S_6 \rightarrow 110$; $S_7 \rightarrow 111$; $S_5 \rightarrow 101$ 。

用次态 K 图法, C 为进位。

Q_2^n	$Q_1^n Q_0^n$			
	00	01	11	10
0	001	011	010	110
1	×	000	101	111

$(Q_2 Q_1 Q_0)^{n+1}$

Q_2^n	$Q_1^n Q_0^n$			
	00	01	11	10
0	0	0	0	1
1	×	0	1	1

Q_2^{n+1}

Q_2^n	$Q_1^n Q_0^n$			
	00	01	11	10
0	0	1	1	1
1	×	0	0	1

Q_1^{n+1}

Q_2^n	$Q_1^n Q_0^n$			
	00	01	11	10
0	1	1	0	0
1	×	0	1	1

Q_0^{n+1}

(3) 由 Q_2^{n+1} 、 Q_1^{n+1} 、 Q_0^{n+1} 和 C 的 K 图得到

$$Q_2^{n+1} = Q_2^n Q_1^n + Q_1^n \overline{Q_0^n};$$

状态方程: $Q_1^{n+1} = \overline{Q_2^n} Q_0^n + Q_1^n \overline{Q_0^n};$

$$Q_0^{n+1} = \overline{Q_2^n} \overline{Q_0^n} + Q_2^n Q_1^n.$$

Q_2^n	$Q_1^n Q_0^n$			
	00	01	11	10
0	0	0	0	0
1	×	1	0	0

C

输出方程: $C = Q_2^n \overline{Q_1^n}.$

1. 用 JK 触发器实现, 则由状态方程得到驱动方程如下:

$$Q_2^{n+1} = Q_2^n Q_1^n + Q_1^n \overline{Q_0^n} = (Q_1^n \overline{Q_0^n}) \overline{Q_2^n} + (Q_1^n) Q_2^n, \quad \therefore J_2 = Q_1^n \overline{Q_0^n}, \quad K_2 = \overline{Q_1^n};$$

$$Q_1^{n+1} = \overline{Q_2^n} Q_0^n + Q_1^n \overline{Q_0^n} = (\overline{Q_2^n} Q_0^n) \overline{Q_1^n} + (\overline{Q_2^n} Q_0^n) Q_1^n, \quad \therefore J_1 = \overline{Q_2^n} Q_0^n, \quad K_1 = \overline{Q_2^n} Q_0^n;$$

$$Q_0^{n+1} = \overline{Q_2^n} \overline{Q_0^n} + Q_2^n Q_1^n = (\overline{Q_2^n} + Q_1^n) \overline{Q_0^n} + Q_2^n Q_1^n Q_0^n, \quad \therefore J_0 = \overline{Q_2^n} + Q_1^n, \quad K_0 = \overline{Q_2^n} Q_1^n.$$

2. 用 D 触发器实现, 则由状态方程得到驱动方程如下:

$$Q_2^{n+1} = Q_2^n Q_1^n + Q_1^n \overline{Q_0^n}, \quad D_2 = Q_2^n Q_1^n + Q_1^n \overline{Q_0^n};$$

$$Q_1^{n+1} = \overline{Q_2^n} Q_0^n + Q_1^n \overline{Q_0^n}, \quad D_1 = \overline{Q_2^n} Q_0^n + Q_1^n \overline{Q_0^n};$$

$$Q_0^{n+1} = \overline{Q_2^n} \overline{Q_0^n} + Q_2^n Q_1^n, \quad D_0 = \overline{Q_2^n} \overline{Q_0^n} + Q_2^n Q_1^n.$$

3. 用 T 触发器实现, 则由状态方程得到驱动方程如下:

$$T_2 = Q_2^{n+1} \oplus Q_2^n$$

$$= (Q_2^n Q_1^n + Q_1^n \overline{Q_0^n}) \overline{Q_2^n} + (\overline{Q_2^n} + Q_1^n)(Q_1^n + Q_0^n) Q_2^n$$


$$= \overline{Q_2^n} Q_1^n \overline{Q_0^n} + Q_2^n \overline{Q_1^n}.$$

第七章 时序逻辑电路 习题解答 (4)

$$\begin{aligned}
 T_1 &= Q_1^{n+1} \oplus Q_1^n \\
 &= (\overline{Q_2^n} \overline{Q_0^n} + Q_1^n \overline{Q_0^n}) \overline{Q_1^n} + (Q_2^n + \overline{Q_0^n})(\overline{Q_1^n} + Q_0^n) Q_1^n \\
 &= \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n} + Q_2^n Q_1^n Q_0^n.
 \end{aligned}$$

$$\begin{aligned}
 T_0 &= Q_0^{n+1} \oplus Q_0^n \\
 &= (\overline{Q_2^n} \overline{Q_0^n} + Q_2^n Q_1^n) \overline{Q_0^n} + (Q_2^n + \overline{Q_0^n})(\overline{Q_2^n} + \overline{Q_1^n}) Q_0^n \\
 &= \overline{Q_2^n} \overline{Q_0^n} + Q_1^n \overline{Q_0^n} + Q_2^n Q_0^n + \overline{Q_1^n} Q_0^n \\
 &= \overline{Q_2^n} + Q_1^n \overline{Q_0^n} + \overline{Q_1^n} Q_0^n.
 \end{aligned}$$

(4) 根据状态方程或次态 K 图得到计数器完整的状态图如下:



由完整的状态图知, 此计数器能自启动。


(5) 根据驱动方程和输出方程画出计数器的逻辑图(从略)

7-53 用移位寄存器 74LS194 设计一个能自启动的 4 位环形计数器。选择图 7.80

(b) 中的循环 II (循环移位 “0”) 作为环形计数器的主循环。

解:

破无效循环 “1111”, 如下图所示:



(a) 破一个无效循环 “1111”

次态 K 图及 Q_0^{n+1} 的 K 图如下所示:

$Q_1^n Q_0^n$		$Q_3^n Q_2^n$			
		00	01	11	10
0	0	×	×	×	×
0	1	×	×	1110	×
1	1	×	1011	1110	1101
1	0	×	×	0111	×

(b) $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}$ 之 K 图


$Q_1^n Q_0^n$		$Q_3^n Q_2^n$			
		00	01	11	10
0	0	×	×	×	×
0	1	×	×	0	×
1	1	×	1	0	1
1	0	×	×	1	×

(c) Q_0^{n+1} (S_R) 之 K 图

第七章 时序逻辑电路 习题解答 (4)


由 Q_0^{n+1} 的 K 图得到反馈逻辑方程: $Q_0^{n+1} = S_R = \overline{Q_2^n} + \overline{Q_1^n} + \overline{Q_0^n} = \overline{Q_2^n Q_1^n Q_0^n}$

根据“无关项取值原理”画出完整的状态图如下:



由完整状态图看出, 电路可以自启动。


环形计数器逻辑图如右所示。



第七章 时序逻辑电路 习题解答 (5)

7-55 设初始状态: $Q_1Q_0 = 00$

$$Z = \overline{S_2}S_1\overline{S_0}D_0 + \overline{S_2}\overline{S_1}S_0D_1 + \overline{S_2}S_1\overline{S_0}D_2 + \overline{S_2}S_1S_0D_3 + S_2\overline{S_1}\overline{S_0}D_4 + S_2\overline{S_1}S_0D_5 + S_2S_1\overline{S_0}D_6 + S_2S_1S_0D_7 = \overline{S_2}S_1\overline{S_0}D_2 + S_2\overline{S_1}\overline{S_0}D_4 + S_2S_1S_0D_7$$




7-56 用上升沿翻转 D 触发器实现 101001 序列发生器。

解: (1) 移存型

A. 序列长 $L=6$, 需 3 位触发器。

B. 状态顺序表 (令 Q_0 为输出序列, Q_1, Q_2 依次比 Q_0 晚一个、两个时钟周期, 即得此状态表):

Nr.	$Q_2Q_1Q_0$
0	0 1 1
1	1 1 0
2	1 0 1
3	0 1 0
4	1 0 0
5	0 0 1



表中无重复状态;

C. 直接由态序表填 Q_0 的次态 K 图, 注意状态表中下一行是上一行的次态即可。


D. 画 K 圈: 图中红色为 Q_2 的 K 圈, 绿色为 Q_1 的 K 圈, 黑色为 Q_0 的 K 圈;

E. 自启动: 由 K 图直接读出: $000 \rightarrow 001, 111 \rightarrow 110$, 可自启动。

F. 由 K 图写 Q_0 的状态方程, 也就是触发器的驱动方程:

$$D_0 = Q_0^{n+1} = \overline{Q_2}Q_1 + Q_2\overline{Q_0}, D_1 = Q_1^{n+1} = Q_0, D_2 = Q_2^{n+1} = Q_1, \text{ 这就是移存器的驱动.}$$

G. 逻辑图 (画法不唯一):



(2) 状态编码型

A. 序列长 $L=6$, 需 3 位触发器。

B. 状态顺序表 (令 Q_0 为输出序列, Q_1, Q_2 理论上可任意安排, 原则是无重复状态; 如果考虑相邻原则, 则驱动会简单些):

第七章 时序逻辑电路 习题解答 (5)

Nr.	$Q_2Q_1Q_0$
0	0 0 1
1	0 0 0
2	0 1 1
3	0 1 0
4	1 1 0
5	1 0 1

表中无重复状态;

C. 直接由态序表填 Q_0 的次态 K 图, 注意状态表中下一行是上一行的次态即可。

D. 画 K 圈: 图中红色为 Q_2 的 K 圈, 绿色为 Q_1 的 K 圈, 黑色为 Q_0 的 K 圈;


E. 自启动: 由 K 图直接读出: $100 \rightarrow 011$, $111 \rightarrow 001$, 可自启动。

F. 由 K 图写 Q_0 的状态方程, 也就是触发器的驱动方程:

$$D_0 = Q_0^{n+1} = Q_2 + \bar{Q}_1\bar{Q}_0, \quad D_1 = Q_1^{n+1} = \bar{Q}_2Q_1 + \bar{Q}_1\bar{Q}_0, \quad D_2 = Q_2^{n+1} = Q_1\bar{Q}_0;$$

G. 逻辑图略。

7-57 图题 7-57 是由 JK 触发器构成的 m 序列信号发生器, 试画出其完整的状态图, 写出 Q_3 输出序列, 并说明其特点。



图题 7-57

解:


这是一个由 JK 触发器构成的移存型计数器。

$$\because J_0 = K_0 = Q_3^n.$$

$$\therefore Q_0^{n+1} = J_0\bar{Q}_0^n + \bar{K}_0Q_0^n = Q_3^n\bar{Q}_0^n + \bar{Q}_3^nQ_0^n = Q_3^n \oplus Q_0^n$$

$$\text{即: 反馈逻辑方程为: } Q_0^{n+1} = Q_3^n \oplus Q_0^n$$

从反馈逻辑方程知, 这是一个 m 序列信号发生器。 m 序列信号发生器的完整状态图如下:



Q_3 输出序列为: 000111101011001 000111101011001

输出序列的特点是: 序列长度 (周期) 是 15 (2^4-1); “1” 的个数是 8, “0” 的个数是 7, “1” 比 “0” 多一个; 连续 “1” 的个数是 4, 连续 “0” 的个数是 3。

7-58 1、用 4D 触发器 74LS175;

反馈方程: $D_1 = Q_4 \oplus Q_3$

考虑自启动: $D_1 = (Q_4 \oplus Q_3) + \overline{Q_4} \overline{Q_3} \overline{Q_2} \overline{Q_1}$

状态方程: $Q_1^{n+1} = D_1 = (Q_4 \oplus Q_3) + \overline{Q_4} \overline{Q_3} \overline{Q_2} \overline{Q_1}$

$$Q_2^{n+1} = Q_1^n \quad Q_3^{n+1} = Q_2^n \quad Q_4^{n+1} = Q_3^n$$


逻辑电路图：

The diagram shows a 74LS175 4-bit shift register. The clock input (CK) is connected to a common clock signal (CP). The data inputs (D1, D2, D3, D4) are connected to the outputs (Q1, Q2, Q3, Q4) of the previous stage, forming a feedback loop. The outputs are also connected to a 4-bit bus and a 4-to-1 multiplexer. The reset input (Rd) is connected to a logic '1'.

第七章 时序逻辑电路 习题解答 (5)

7-60 图题 7-60 所示各电路均为阻塞反馈式模 5 异步计数器。要求:

1. 写出逻辑方程组;
2. 列写完整的状态转换表;
3. 画出完整的状态转换图;
4. 画出各电路的 Q_2 、 Q_1 、 Q_0 与时钟信号 CP 的同步波形图。



解:

(b)

时钟方程:

$$CK_0 = CK_1 = CP; \quad CK_2 = Q_0.$$

$$\text{驱动方程为: } J_0 = 1, K_0 = \overline{Q_1}; \quad J_1 = \overline{Q_2}, K_1 = 1; \quad J_2 = 1, K_2 = 1.$$

$$\text{输出方程为: } C = Q_2.$$


将驱动方程代入 JK 触发器的特性方程得到各触发器的状态方程如下:

$$Q_0^{n+1} = \overline{Q_0^n} + Q_1^n, (CP \downarrow); \quad Q_1^{n+1} = \overline{Q_2^n} \cdot \overline{Q_1^n}, (CP \downarrow); \quad Q_2^{n+1} = \overline{Q_2^n}, (Q_0 \downarrow).$$

状态表


No	现态	$CK_2 = Q_0$	C	次态
	$Q_2 Q_1 Q_0 (n)$			$Q_2 Q_1 Q_0 (n+1)$
0	0 0 0		0	0 1 1
1	0 0 1	↓	0	1 1 0
2	0 1 0		0	0 0 1
3	0 1 1		0	0 0 1
4	1 0 0		1	1 0 1
5	1 0 1	↓	1	0 0 0
6	1 1 0		1	1 0 1
7	1 1 1		1	1 0 1

状态图



这是一个模 5 计数器, 能自启动。

Q_0 、 Q_1 、 Q_2 和 C 与 CP 的同步波形如下:



第七章 时序逻辑电路 习题解答 (5)

7-58 1、用 4D 触发器 74LS175;

∵ m 序列发生器的组成已定型:

∴ $k=4$ 序列周期: $L=15$


反馈方程: $D_1 = Q_4 \oplus Q_3$

考虑自启动: $D_1 = (Q_4 \oplus Q_3) + \overline{Q_4} \overline{Q_3} \overline{Q_2} \overline{Q_1}$

状态方程: $Q_1^{n+1} = D_1 = (Q_4 \oplus Q_3) + \overline{Q_4} \overline{Q_3} \overline{Q_2} \overline{Q_1}$

$Q_2^{n+1} = Q_1^n$ $Q_3^{n+1} = Q_2^n$ $Q_4^{n+1} = Q_3^n$

逻辑电路图:



第八章 脉冲信号的产生和整形 习题解答(1)

8-3 图 8.38 所示的环形振荡器中, RC 的作用是: 增加门 G_2 的传输延长时间 t_{pd2} ;


有助于获得较低的振荡频率; 通过改变 R 和 C 的数值, 可以调节输出信号的频率。调节范围受门电路输出高电平和阈值的限制。

若设: 门为 TTL, $U_{OH} = 3V, U_T = 1.4V$

$$T \approx 2.2RC$$

R_5 的作用是, 防止反相器 G_3 的输入端钳位二极管的电流过大所串接的保护电阻。

8-4 图题 8.39 是由 CMOS 反相器接成的压控施密特触发器电路, 试分析它的转换电平 U_{T+} 、 U_{T-} 以及回差电压 ΔU_T 与控制电压 U_{CO} 的关系。



图题 8.39

解: 令反相器 G_1 的输入信号为: u , 则根据叠加定理有:

$$u = \frac{(R_2 // R_3)}{R_1 + (R_2 // R_3)} u_i + \frac{(R_1 // R_3)}{R_2 + (R_1 // R_3)} U_{CO} + \frac{(R_1 // R_2)}{R_3 + (R_1 // R_2)} u_o$$

($R_1 // R_2$ 为 R_1 与 R_2 的并联, 其余类似)

$$u = \frac{R_2 R_3}{R_1 R_2 + R_1 R_3 + R_2 R_3} u_i + \frac{R_1 R_3}{R_1 R_2 + R_2 R_3 + R_1 R_3} U_{CO} + \frac{R_1 R_2}{R_1 R_3 + R_2 R_3 + R_1 R_2} u_o$$

$$(R_1 R_2 + R_1 R_3 + R_2 R_3) u = R_2 R_3 u_i + R_1 R_3 U_{CO} + R_1 R_2 u_o$$

$$u_i = \left(\frac{R_1}{R_3} + \frac{R_1}{R_2} + 1 \right) u - \frac{R_1}{R_2} U_{CO} - \frac{R_1}{R_3} u_o$$

$$\text{当 } u_i = U_{T+} \text{ 时: } u = U_{TH}, u_o = 0 \text{ 代入上式: } \therefore U_{T+} = \left(\frac{R_1}{R_3} + \frac{R_1}{R_2} + 1 \right) U_{TH} - \frac{R_1}{R_2} U_{CO}$$

当 $u_i = U_{T-}$ 时: $u = U_{TH}$, $u_o = U_{DD}$ (电源电压) 代入上式:

$$\therefore U_{T-} = \left(\frac{R_1}{R_3} + \frac{R_1}{R_2} + 1 \right) U_{TH} - \frac{R_1}{R_2} U_{CO} - \frac{R_1}{R_3} U_{DD}$$

$$\therefore \Delta U_T = U_{T+} - U_{T-} = \frac{R_1}{R_3} U_{DD} \text{ (与 } U_{CO} \text{ 无关)}.$$

第八章 脉冲信号的产生和整形 习题解答(1)


8-5 ① 回差电压:

$$\Delta U_T = \frac{1}{3} U_{CC}$$

$$= \frac{1}{3} \times 15 = 5V$$

② 当 $U_{CC} = 12V, U_{CO} = 6V$ 时:

$$\Delta U_T = \frac{1}{2} U_{CO} = 3V$$



8-6 $\therefore f \approx \frac{1}{t_w} = \frac{1.43}{(2R_2 + R_1)C}$

$$t_{w1} \approx 0.7(R_1 + R_2)C$$

$$T \approx 0.7(R_1 + 2R_2)C$$

$$\text{占空比} = \frac{t_{w1}}{T} = \frac{R_1 + R_2}{R_1 + 2R_2}$$

上式说明, 图 1 所示电路输出脉冲的占空比始终大于 50%, 所以改为图 2, 这时由于接入二极管 D_1 和 D_2 , 充电电流仅流过 R_1 , 放电电流仅流过 R_2




图 1

$$t_{w1} = 0.7R_1C$$

$$t_{w2} = 0.7R_2C$$

$$\text{占空比: } q = \frac{R_1}{R_1 + R_2}$$

$$\frac{20}{100} = \frac{R_1}{R_1 + R_2}$$

$$R_2 = 4R_1$$




图 2

若取 $C = 10\mu F$, 电路振荡周期为:

$$T = t_{w1} + t_{w2} = 0.7C(R_1 + R_2)$$

$$R_1 = 2.86\Omega, R_2 = 11.43\Omega$$

输出脉冲的幅度: $U_m = U_{OH} - U_{OL}$ $U_{CC} = 10V$ 左右。

第八章 脉冲信号的产生和整形 习题解答(1)

8-11 图题 8.44 是由 555 定时器构成的开机延时电路, 如果给定参数 $C = 25\mu\text{F}$, $R = 91\text{k}\Omega$, $U_{\text{CC}} = 12\text{V}$, 试计算按钮式常闭触点 S 断开后须经多长的延迟时间, 输出电压 u_o 才能跳变成高电平?

解:

S 闭合时, 电容电压 u_C 为 0V。 $u_{i1} = u_{i2} = U_{\text{CC}} > (2/3)U_{\text{CC}}$ 。

所以 $u_o = 0\text{V}$ 。

S 断开时, 电源 U_{CC} 通过 R 向 C 充电,

所以 $u_{i1} = u_{i2}$ 下降。

当 $u_{i1} = u_{i2} < (1/3)U_{\text{CC}}$ (电容电压 $u_C > (2/3)U_{\text{CC}}$) 时,

$u_o = 12\text{V}$ (高电平)。

根据:


$$t_w = \tau \cdot \ln \left[\frac{u_r(\infty) - u_r(0)}{u_r(\infty) - U_{\text{TH}}} \right]$$

且 $u_C = u_r$, $u_r(0) = 0$, $u_r(\infty) = U_{\text{CC}}$, $\tau = RC$, $U_{\text{TH}} = (2/3)U_{\text{CC}}$

代入上式:

$$t_w = RC \cdot \ln \left[\frac{U_{\text{CC}} - 0}{U_{\text{CC}} - \frac{2}{3}U_{\text{CC}}} \right] = RC \ln 3 \approx 1.1RC$$


所以延迟时间 $t_w = 1.1 \times 25 \times 91 = 2502.5 \text{ ms}$ 。



图题 8.44

8-13 试分析图题 8.45 所示电路, 并已知, $R_2 = 1\text{M}\Omega$, $R_3 = 3\text{k}\Omega$, $R_4 = 2\text{k}\Omega$, $C_1 = 1\mu\text{F}$, $C_2 = 0.2\mu\text{F}$, $C_3 = 50\mu\text{F}$, 扬声器为 8Ω , 试说明:

- (1) 按钮 S 未按下时, 两个 555 定时器分别工作在什么状态?
- (2) 每按动一下按钮后, 两个 555 定时器如何工作?
- (3) 画出每次按动按钮后, 两个 555 定时器输出的电压波形。



图题 8.45

解:

- (1) S 未按下时, 第一个 555 工作于单稳态触发器, 且处于稳态, 其输出 (3) 为 0。此输出端控制后一个 555 的复位端。后一个 555 工作于振荡器, 由于其复位端为 0, 所以它没有振荡输出, 其输出为 0。
- (2) S 按下后, 第一个 555 翻转到暂稳态, 其输出 (3) 为 1。后一个 555 的复位端也为 1, 即无效。所以它有振荡输出。振荡输出信号通过电容 C 驱动喇叭发出声音。喇叭发声


第八章 脉冲信号的产生和整形 习题解答(1)

的持续时间就是第一个 555 的暂稳态持续时间。当第一个 555 翻转回稳态时, 喇叭停止发声。所以每按一次 S, 喇叭就发出一段时间的声音。

喇叭发声的持续时间为: $t_w = 1.1 \times 1M\Omega \times 1\mu F = 1.1\text{ s}$

喇叭发声的频率为: $f = \frac{1.43}{(R_3 + 2R_4)C_2} = \frac{1.43}{(3 + 2 \times 2) \times 0.2} = 1.0214\text{ KHz}$

(3) 输出波形 (示意) 如下:



第一个 555 输出 u_{o1} 和第二个 555 输出 u_{o2} 的电压波形图