

ÇİP TASARIM YARIŞMASI TEKNİK ŞARTNAMESİ

2026



VERSİYONLAR

Versiyon	Tarih	Tanım	Değişiklikler
1.0	02.01.2026	2026 İlk Versiyon	

İçindekiler

VERSİYONLAR.....	1
KISALTMALAR.....	3
1. YARIŞMA AMACI.....	4
2. YARIŞMA TAKVİMİ.....	4
3. YARIŞMA GENEL BİLGİLERİ	4
3.1. Yarışmaya Katılım Kuralları	5
3.2. Raporlar ve Sunum	6
3.2.1. Ön Tasarım Raporu (ÖTR).....	6
3.2.2. Detay Tasarım Raporu (DTR).....	6
3.2.3. Final Değerlendirme Sunumu ve Tasarım Çıktıları	7
3.3. Değerlendirme.....	7
3.3.1. Analog Tasarım Kategorisi	7
3.3.2. Mikrodenetleyici Tasarım Kategorisi	7
3.4. İletişim.....	9
4. TEKNİK KURALLAR	9
4.1. Tasarım Ortamı ve Teknolojisi	9
4.2. Tasarım İsterleri	10
4.2.1. Analog Tasarım Kategorisi	10
4.2.2. Mikrodenetleyici Tasarım Kategorisi	12
4.3. Tasarım Çıktıları.....	15
5. ÖDÜL	16
5.1. Analog Kategorisinde Ödül Sıralaması için Minimum Başarı Kriteri	16
5.2. Mikrodenetleyici Kategorisinde Ödül Sıralaması için Minimum Başarı Kriteri	17
6. GENEL KURALLAR	17
7. ETİK KURALLARI	17
8. SORUMLULUK BEYANI	17
9. EKLER.....	17
EK-1 YZ Hızlandırıcı İsterleri	17
EK-2 Çevre Birimi Yazmaçları	19
GPIO	19
Timer	19
UART	20
I2C Master	21
QSPI Master	23
JTAG (Opsiyonel)	26
EK-3 Doğrulama Metotları	26

KISALTMALAR

AXI:	AMBA High-Speed Bus
AMBA:	Advanced Microcontroller Bus Architecture
BİLGEM:	Bilişim ve Bilgi Güvenliği İleri Teknolojiler Araştırma Merkezi
CMS:	Corporate Management System
CSR:	Control/Status Register
DC:	Direct Current
DDK:	Danışma ve Değerlendirme Kurulu
DEF:	Design Exchange Format
DRC:	Design Rule Check
EDA:	Electronic Design Automation
FPGA:	Field Programmable Gate Array
GDS:	Graphic Data System
GPIO:	General-Purpose Input/Output
HDL:	Hardware Description Language
I2C:	Inter-Integrated Circuit
JTAG:	Joint Test Action Group
KYS:	Kurumsal Yönetim Sistemi
LVS:	Layout versus Schematic
MCU:	Microcontroller Unit
PDK:	Process Design Kit
PSRR:	Power Supply Rejection Ratio
QSPI:	Quad SPI
RISC:	Reduced Instruction Set Architecture
RO:	Read-Only
RTL:	Register Transfer Level
RW:	Read-Write
SoC:	System-on-Chip
SPI:	Serial Peripheral Interface
SV:	SystemVerilog
T3 Vakfı:	Türkiye Teknoloji Takımı Vakfı
TT:	Typical-Typical
TÜBİTAK:	Türkiye Bilimsel ve Teknolojik Araştırma Kurumu
UART:	Universal Asynchronous Receiver Transmitter
UVM:	Universal Verification Methodology
YZ:	Yapay Zeka

1. YARIŞMA AMACI

TEKNOFEST kapsamında ilk defa 2022 yılında üniversite öğrencilerinin başvurusuna açılmış olan Çip (Tümdevre) Tasarım Yarışması, ön lisans, lisans ve lisansüstü (yüksek lisans) öğrencilerinde mikroelettronik teknolojileri alanında farkındalık oluşturmaya ve öğrencilere tümdevre tasarımı konusunda bilgi birikimi kazandırmaya amaçlamaktadır. Yarışma aynı zamanda takım çalışmasını teşvik etmek ve mikroelettronik teknolojilerini pratik uygulamalarla geliştirerek bu alanda yetkin insan kaynağı oluşumuna öncülük etmek amacıyla düzenlenmektedir.

Bu doküman; TÜBİTAK ve Yongatek Mikroelettronik tarafından TEKNOFEST Havacılık, Uzay ve Teknoloji Festivali (TEKNOFEST) Teknoloji Yarışmaları kapsamında düzenlenen Çip Tasarım Yarışması'nın tüm kural ve gerekliliklerini tanımlamak için oluşturulmuştur. Yarışmanın Analog Tasarım kategorisi **TÜBİTAK** tarafından, Mikrodenetleyici Tasarım kategorisi ise **Yongatek Mikroelettronik** tarafından düzenlenmektedir.

2. YARIŞMA TAKVİMİ

Tablo 2-1. Yarışma Takvimi

AÇIKLAMA	TARİH
Yarışma Son Başvuru Tarihi	20.02.2026
Ön Tasarım Raporu (ÖTR) Son Teslim Tarihi	16.03.2026 - 17.00
ÖTR Sonuçlarına Göre Ön Elemeyi Geçen Takımların Açıklanması	06.04.2026
Soru-Cevap Oturumu	13-17 Nisan 2026
Detay Tasarım Raporu (DTR) Son Teslim Tarihi	15.05.2026 - 17.00
Finalist Takımların Açıklanması	05.06.2026
Soru-Cevap Oturumu	6-10 Temmuz 2026
Tasarımın Nihai Hale Getirilmesi	31.07.2026 - 17.00
Final Değerlendirme Sunumları ve Demolar	Ağustos - Eylül 2026

3. YARIŞMA GENEL BİLGİLERİ

Yarışma, Analog ve Mikrodenetleyici Tasarım olmak üzere iki kategoriden oluşur. TÜBİTAK tarafından düzenlenen Analog Tasarım kategorisinde SerDes analog ön-uç ve bant aralığı referans gerilim devrelerinin tasarımının gerçekleştirilmesi beklenmektedir. Yongatek Mikroelettronik tarafından düzenlenen Mikrodenetleyici Tasarım kategorisinde ise hazır olarak verilen bir işlemci çekirdeği kullanılarak çeşitli arayüz elemanları ve bellek birimlerine sahip bir mikrodenetleyici tasarımının ve doğrulamasının gerçekleştirilmesi beklenmektedir.

Yarışmaya katılacak olan takımlardan beklenen, bu dokümanda belirtilmiş olan tasarım kriterlerini sağlayan donanımların ön tasarım raporunu, detaylı tasarım raporunu hazırlamak, tasarımını tamamlamak, tasarım çıktılarını hazırlamak ve finalde bir sunum ile demo (Analog Tasarım kategorisi için demo olmayacaktır) gerçekleştirmektir.

Başvurular 20 Şubat 2026 tarihine kadar TEKNOFEST Teknoloji Yarışmaları resmi web sitesi (www.teknofest.org) üzerinden yapılacaktır.

3.1. Yarışmaya Katılım Kuralları

- Yarışmaya, Türkiye’de ve yurtdışında öğrenim gören yükseköğretim (ön lisans, lisans ve yüksek lisans) öğrencileri katılabilir.
- Yarışmaya bireysel veya takım olarak katılım sağlanabilir. Takımlar en fazla 5 kişiden oluşmalıdır (danışman hariç).
- Takımlardaki yüksek lisans öğrenci sayısı 2’yi geçmemelidir.
- Bir yarışmacı, farklı kategorilerdeki takımlarda yer alabilir ama aynı kategorideki farklı takımlarda yer alamaz.
- Takımlar yalnızca 1 kişiyi danışman olarak alabilirler. Danışman alınması şart değildir. Bir danışman her kategori için sadece tek bir takıma danışman olabilir.
- Yarışmacılar için onaylı öğrenci belgelerinin, danışmanlar için ise öğretim üyesi/görevlisi, araştırma görevlisi, doktora öğrencisi veya doktora mezunu olduklarını gösteren onaylı belgelerinin Detay Tasarım Raporu ile birlikte sunulması gerekmektedir.
- Takımlar, tek bir okuldan oluşturulabileceği gibi bir veya birden fazla yükseköğretim öğrencisinin bir araya gelmesi ile karma bir takım olarak da oluşturulabilir.
- Takımlar her bir kategorideki yarışmaya yalnızca bir adet tasarım ile katılabilecektir. Aynı kategori için birden fazla versiyon sunulamayacaktır.
- Takım oluşturma işlemini tamamlayan yarışmacıların projesine uygun yarışmaya başvuru yapması gerekmektedir.
- Başvuru tarihleri arasında takım kaptanı/danışman sistem üzerinden kaydolup, varsa danışman ve/veya takım kaptanı/takım üyelerinin kaydını doğru ve eksiksiz olarak sisteme yapar ve varsa danışman ve üyelerin e-postalarına davet gönderir. Davet gönderilen üye başvuru sistemine giriş yaparak “Takım bilgilerim” kısmından gelen daveti kabul eder ve kayıt tamamlanır. Aksi durumda kayıt tamamlanmış olmaz.
- Yarışma kapsamında gerekli tüm süreçler (başvuru, rapor alımı, rapor sonuçları, maddi destek başvurusu, itiraz süreçleri, üye ekleme/çıkarma işlemleri vb.) KYS sistemi üzerinden yapılmaktadır. Takımların KYS sistemi üzerinden süreçlerini takip etmesi gerekmektedir.
- Üye ekleme/çıkarma işlemleri Detay Tasarım Raporu teslim tarihine kadar yapılmaktadır.
- Yarışma süreci boyunca KYS üzerinden başvuru yapma, rapor yükleme, form doldurma işlemleri takım kaptanı ve/veya danışmanın yetkisi dâhilinde olup yarışma süreçleri bu kişiler üzerinden yönetilmektedir.
- Finale kalan takımlara sağlanacak ulaşım ve konaklama desteği sınırlıdır. Destek verilecek kişi sayısı takım başı 3 kişi (danışman dâhil) olup TEKNOFEST Yarışmalar Komitesinin değişiklik yapma hakkı bulunmaktadır.
- Yarışmalar Komitesi festival alanında bulunacak üye sayısını sınırlandırma yetkisine sahiptir. Sınırlandırma yapılması durumunda komite tarafından bilgilendirme yapılacaktır.
- Yarışma süreci boyunca, yarışmacıların başvuru yaptığı dönemdeki eğitim seviyesi dikkate alınacaktır.
- TÜBİTAK ve Yongatek Mikroelektronik çalışanlarının başvuruları değerlendirmeye alınmayacaktır.

3.2. Raporlar ve Sunum

- Geçmiş yıl raporlarından referans verilmesi halinde **GENEL KURALLAR** başlığındaki formata uyulmalıdır. Bunun dışında diğer kaynaklardan referans vermek için IEEE formatı takip edilmelidir.
- Ön Tasarım ve Detay Tasarım Raporu olmak üzere iki adet rapor teslim edilecektir. Raporlarda ilgili başlıklarda istenen teknik bilgiler ayrıntılı olarak aktarılmalıdır.
- Rapor şablonları [yarışma web sayfasında](#) yayımlanır.
- Raporlar, Türkçe veya İngilizce olarak hazırlanabilir. Tüm rapor içeriğinde tek bir dil kullanılması zorunludur.
- Raporlar, belirtilen son teslim tarihlerinde saat 17.00'ye kadar, en fazla 60 MB büyüklüğünde ve PDF formatında başvuru sistemine yüklenir. Aksi durumda takım yarışmadan elenir.
- Raporlar, A4 formatında, 11 punto, Calibri fontunda, satır aralığı 1.15 ve alt-üst ve yan kenarları 2.5 cm olacak şekilde hazırlanmalıdır. Ön Tasarım Raporu en fazla 9, Detay Tasarım Raporu en fazla 30 sayfa olmalıdır (kapak sayfası, resimler, tablolar, referanslar dâhil).
- Rapor, alanlarında uzman DDK üyelerince belirtilen bilimsel ve teknik kriterler kapsamında değerlendirilir. DDK tarafından belirlenecek puanın altında bir puan alan takımlar yarışmadan elenir.
- Raporları başarılı olan takımlar, <http://www.teknofest.org> sayfasından duyurulur.
- Raporlarda intihal, kopyalama vb. etik ihlalinin tespiti durumunda rapor değerlendirilmeye alınmaz ve takım yarışmadan elenir. Aynı üniversite/kulüp/topluluk vb. kurum başvurularında bu kural kategori/yarışma gözetmeksizin uygulanır.

3.2.1. Ön Tasarım Raporu (ÖTR)

Ön Tasarım Raporunun aşağıdaki bölümleri içermesi beklenmektedir:

Genel tasarımın blok diyagramı, hedef performans özet tablosu, hedeflenen performans ölçülerinin sistem seviyesinde önemi, olası kritik devre çekirdeğinin şemaları, doğrulama planı ve yöntemleri, devrenin kısa bir açıklaması ve kullanılacak tasarım teknikleri, uygulanabilir referanslar (örneğin, tasarımınıza ilham veren bir makale, yeniden kullanacağınız tüm açık kaynaklı bloklar, vb.). ÖTR'de belirtilen tasarım yapısı daha sonra nedenleri belirtilmek şartıyla değiştirilebilecektir.

Güncel rapor şablonu [yarışma web sayfasında](#) paylaşılacaktır.

İşbu yarışma kapsamında bir sonraki aşamaya geçebilmek için Ön Tasarım Raporunun teslim edilmiş ve başarılı görülmüş olması gerekmektedir.

3.2.2. Detay Tasarım Raporu (DTR)

Analog Tasarım kategorisi Detay Tasarım Raporunda, şematik seviye tasarımın tamamlanmış olması ve sonuçlarıyla birlikte raporlanması beklenmektedir.

Mikrodenetleyici (İng. Microcontroller Unit, MCU) kategorisi Detay Tasarım Raporunda, şartnamede sunulan gereksinimlerin nasıl gerçekleştirildiği, blok diyagramlar, benzetim ve sentez sonuçları gibi konulara yer verilmelidir. Ayrıca raporlar projenin mevcut doğrulama statüsünü doğrulama/test planları, test durum dökümü, coverage raporları, ekran görüntüleri ve Git repository'sindeki kod ve çıktılarına referanslar ile birlikte barındırmalıdır.

Güncel rapor şablonu [yarışma web sayfasında](#) paylaşılacaktır.

DTR aşamasına geçen takımlar, raporlarını **Tablo 2-1**'de belirtilen tarihte teslim etmekte yükümlüdür.

DTR sonuçlarına göre final değerlendirmesine katılacak takımlar **Tablo 2-1**'de belirtilen tarihte ilan edilecektir.

3.2.3. Final Değerlendirme Sunumu ve Tasarım Çıktıları

Final Değerlendirme Sunumu ve Tasarım Çıktıları (şematik, RTL, GDSII vs.) **Tablo 2-1**'de belirtilen "Tasarımın Nihai Hale Getirilmesi" tarihine kadar teslim edilmelidir. İlgili tarihte saat 23.59'dan sonra [GitHub](#) depolarında yapılan değişiklikler dikkate alınmayacaktır. Sunumlar en geç aynı tarihte saat 17.00'ye kadar sisteme yüklenmelidir. Yarışma alanındaki sunumlar sisteme yüklenen sunum dosyaları üzerinden gerçekleştirilecektir. Tasarım çıktıları kullanılarak sunumdaki sonuçlar doğrulanacak ve uyumsuz olan gruplar elenecektir. Bu sebeple tasarım çıktılarının güncel ve sunum ile uyumlu olması gereklidir. Tasarım çıktıları detayları **Tasarım Çıktıları** bölümünde verilmiştir.

3.3. Değerlendirme

Ön Tasarım Raporu aşamasını geçen takımlar Detay Tasarım Raporu aşamasına katılmaya hak kazanacaklardır. Ön Tasarım ve Detay Tasarım Raporları [yarışma web sayfasında](#) ilan edilecek şablona uygun olarak değerlendirilecektir. DTR aşamasını geçen takımlar sunum ve demo değerlendirmesine katılmaya hak kazanacaklardır. Sunum değerlendirmesi sözlü sunum ve değerlendirmecilerin sorularına verilecek cevaplara göre yarışma jürisi tarafından yapılacaktır. Sunum değerlendirmesine katılmaya hak kazanmasına rağmen yarışma alanında bulunmayan takımlar yarışmadan geri çekilmiş olarak değerlendirilir. Dereceye giren (birinci, ikinci ve üçüncü) takımlar, tüm etaplardaki ağırlıklı puanlamaya göre belirlenecektir.

3.3.1. Analog Tasarım Kategorisi

Puanlama 100 üzerinden yapılacak olup toplam puanın tamamını raporlar, sunum ve demo oluşturacaktır. Toplam puanın %40'ını raporlar, kalan %60'ını sunum ve başarımlar kriterleri oluşturacaktır. Analog Tasarım kategorisinde serim sonrası benzetimler üzerinden değerlendirme yapılacaktır. Yarışma sonunda elde edilebilecek toplam puan maksimum 100 puan olacak olup hesaplaması aşağıdaki gibi yapılacaktır.

Toplam Puan = (0.15 * ÖTR Puanı) + (0.25 * DTR Puanı) + (0.35 * Sunum) + (0.25 * Başarım Kriterleri Puanı)

Başarım Kriterleri Puanları, alıcı ön-uç devresi sonrası göz açıklığı, toplam alan ve güç tüketimleri dikkate alınarak belirlenecektir.

3.3.2. Mikrodenetleyici Tasarım Kategorisi

Mikrodenetleyici Tasarım kategorisi kapsamında tasarlanacak olan modül, FPGA ve fiziksel tasarım gerçekleştirilmesi olarak iki ayrı bölümden oluşacaktır. Yarışmacılar ilk olarak bir FPGA geliştirme kartı üzerinde **Tasarım İsterleri** başlığı altındaki Mikrodenetleyici Tasarım kategorisi Mikrodenetleyici bölümünde verilen görevleri yerine getirecek bir tasarım gerçekleştirecekler ve bu tasarımı FPGA kartı üzerinde çalıştıracaklardır. Sonraki aşamada ise fiziksel tasarım için sağlanacak olan entegre devre (İng. integrated circuit) (IC) tasarım yazılımı ile üretime gönderilecek formda GDSII

çıktılarını oluşturacaklardır. IC fiziksel tasarım hakkında detaylı bilgi ilerleyen zamanda netleştirilecektir.

FPGA ve Fiziksel Tasarım aşamaları için yapılması gerekenler ile ilgili teknik bilgiler **TEKNİK KURALLAR** başlığı altındaki Mikrodenetleyici Tasarım kategorisi başlığında tanımlanmıştır.

Yarışma sonunda elde edilebilecek toplam puan maksimum 100 puan olacak olup hesaplaması aşağıdaki gibi yapılacaktır.

$$\text{Toplam Puan} = (0.1 * \text{ÖTR Puanı}) + (0.15 * \text{DTR Puanı}) + (0.05 * \text{Sunum Puanı}) + (0.1 * \text{Demo Puanı}) + (0.4 * \text{Tasarım ve Doğrulama Puanı}) + (0.2 * \text{Çip Akışı Puanı})$$

Yukarıda oranları verilen puanlandırmaların ana hatlarıyla kırılımı **Tablo 3-1** üzerinden incelenebilir.

Tablo 3-1. Mikrodenetleyici kategorisi puanlandırma kırılımı

Puan Başlığı	Puan Alt Başlığı
ÖTR Puanı	Formatlama
ÖTR Puanı	Bilgi akışı
ÖTR Puanı	Kararların ardındaki rasyonel
DTR Puanı	Formatlama
DTR Puanı	Bilgi akışı
DTR Puanı	Kararların ardındaki rasyonel
DTR Puanı	Sonuçların analizi
Sunum Puanı	Sunum zamanına uygunluk
Sunum Puanı	Sunum tekniği
Sunum Puanı	Elde edilmiş çıktıların akıcı ve yeterli bir şekilde aktarımı
Sunum Puanı	Şartnameye göre eksikliklerin açık bir şekilde anlatımı ve analizi
Sunum Puanı	Sorulara verilen cevapların yeterliliği
Demo Puanı	FPGA demosunun icrası
Demo Puanı	Sunucu ortamındaki çıktıların istendiği takdirde elde edilebilmesi
Demo Puanı	Sorulara verilen cevapların yeterliliği
Tasarım & Doğrulama Puanı	Çevre birimleri
Tasarım & Doğrulama Puanı	YZ hızlandırıcı implementasyonu
Tasarım & Doğrulama Puanı	Sistem entegrasyonu
Tasarım & Doğrulama Puanı	İsterlere uygunluk
Tasarım & Doğrulama Puanı	Başarılı boot
Tasarım & Doğrulama Puanı	Başarılı program koşturma
Tasarım & Doğrulama Puanı	Sistem performansı
Tasarım & Doğrulama Puanı	Doğrulama ve test planı
Tasarım & Doğrulama Puanı	Çekirdek doğrulaması
Tasarım & Doğrulama Puanı	Hızlandırıcı doğrulaması
Tasarım & Doğrulama Puanı	Sistem düzeyi doğrulama
Tasarım & Doğrulama Puanı	Tanımlanan doğrulama kapsamının genişliği ve bu kapsam bünyesindeki doğrulama başarımlar oranı
Çip Akışı Puanı	Statik tasarım kontrolleri (CDC, RDC, STA, vb.)
Çip Akışı Puanı	Sentez
Çip Akışı Puanı	P&R
Çip Akışı Puanı	LVS, DRC, vb.
Çip Akışı Puanı	GDS çıktıları

3.4. İletişim

Yarışma hakkında sorular için TEKNOFEST [web sitesinde](#) Çip Tasarım Yarışması [sayfasından](#) yarışmanın [grubuna](#) katılabilirsiniz. Bu grubun aktif olarak takip edilmesi ve her takımdan en az 1 kişinin üye olarak bu gruptaki duyuruları, soru ve cevapları takip etmesi yarışmacıların sorumluluğundadır. Belirtilen e-posta grubunun takip edilmemesi sonucunda doğacak takımların güncel bilgilendirmelere ulaşamama durumundan TEKNOFEST Yarışmalar Komitesi sorumlu değildir.

Yarışmanın organizasyonel bölümleri ile ilgili soruların “iletisim@teknofest.org” e-posta adresi üzerinden iletilmesi gereklidir.

Sorularınızın yukarıda doğru kanallar üzerinden iletilmesi, sorulan sorulara hızlı dönüş yapılabilmesi açısından önem arz etmektedir.

4. TEKNİK KURALLAR

4.1. Tasarım Ortamı ve Teknolojisi

Analog Tasarım kategorisinde ticari bir EDA aracı (Synopsys, Cadence, Siemens gibi) ya da açık erişim EDA aracı ile araca uygun PDK kullanılacaktır. PDK ve kullanılan araçlar için sürüm bilgisi daha sonra yapılacak duyuruda paylaşılabilecektir. Takımların belirtilen sürümleri kullanarak tasarım yapması gerekmektedir. Yapılan tasarımlar, eğer açık erişim bir EDA aracı kullanılırsa Detay Tasarım Raporu ve Final Sunumu teslimi öncesi GitHub’da açılan ve DDK ile paylaşılan özel bir depoda güncellenmelidir. Ticari bir EDA aracı kullanılırsa GitHub üzerinde açılan bir depoya ihtiyaç bulunmayacaktır.

Mikrodenetleyici Tasarım kategorisinde geliştirilecek donanım için Verilog, SystemVerilog veya VHDL donanım tasarım dili (HDL) kullanılması gerekmektedir. Tasarım yarışma değerlendirme kurulu ile paylaşılmış, GitHub’da açılan özel bir depo üzerinde en seyrek 20 günlük periyotlarla güncellenmelidir. GitHub’a yüklenecek tasarım içerikleri DDK tarafından belirlenecektir. Çip tasarım aşamasında ticari EDA araçları (Synopsys, Cadence, Siemens firmalarından biri tarafından sağlanacak) ve bu araçlara uygun PDK kullanılacaktır. Detayları ileri bir tarihte DDK tarafından paylaşılacaktır.

Yarışmacıların nihai tasarım çıktıları ile GitHub repository’lerinin altında mutlaka dokümanite edilmiş otomasyon kodları (İng. script) bulunmalıdır (Python, Shell, Makefile, vb.). Bu kodların hangi amaçla nasıl kullanılacağı kodların içerisinde ve OKUBENİ dokümanlarıyla (txt, md, rst, pdf, vb.) açıklanmalıdır. Bu doğrultuda jüriler ilgili dokümanları inceleyerek doğrudan simülasyon, sentez, implementasyon gibi akışları gerçekleyebilmelidir. DTR ve sunumlarda raporlanan çıktılar, bu script’ler ile elde edilen çıktılarla aynı olmalıdır zira nihai tasarımlar jüri tarafından bu script’lerin çıktıları doğrultusunda değerlendirileceklerdir. Bu doğrultuda bütün girdiler, çıktılar, açıklamalar, birden fazla script var ise kullanım akışları net bir şekilde açıklanmış olmalıdırlar. Bütün yarışmacıların tasarım akışları ve jüri değerlendirmeleri aynı sunucu ortamında aynı program sürümleriyle gerçekleştirilecektir.

AXI doğrulaması için UVM kütüphanesi ve SystemVerilog HDL kullanılmalıdır. SoC’de kullanılacak olan ve şartnamede tanımlanan işlemci çekirdeği doğrulanırken Spike ISS sonuçları ile karşılaştırılarak test programlarının doğru çalıştığı gösterilmelidir.

Katılımcı takımlara ait GitHub depoları Mikrodenetleyici Tasarım kategorisi için “yongatek-teknofest” hesabıyla paylaşılmalıdır. Yarışmacıların daha sonra belirlenecek


tarihten itibaren GitHub depolarını ilgili hesaplarla paylaşmaları gerekmektedir. Aksi takdirde puanlama kısmında belirtildiği üzere puan kaybına uğrayacaklardır. Deponun hangi tarihten itibaren paylaşmaya başlanması gerektiği daha sonra duyurulacaktır.

4.2. Tasarım İsterleri

4.2.1. Analog Tasarım Kategorisi

Çağımızın artan veri iletişimi ihtiyaçları, haberleşme sistemlerini daha yüksek hızlarda, düşük güç tüketimli, kompakt ve güvenilir çözümler üretmeye yönlendirmektedir. Özellikle **veri merkezleri, yapay zekâ hızlandırıcıları, yüksek performanslı işlemciler, 5G altyapısı ve yüksek çözünürlüklü görüntü işleme sistemleri** gibi uygulamalarda, saniyede onlarca gigabit veri aktarımı gereksinimi doğmuştur. Bu gereksinimler, artan hız ve performans taleplerini karşılayabilen yüksek verimlilikte çalışan **SerDes (Serializer/Deserializer)** yapılarının geliştirilmesini zorunlu kılmaktadır.

Şekil 4-1'de tipik bir **wireline transceiver** mimarisi gösterilmektedir. Yüksek hızlı diferansiyel hatlardan (örneğin PCI Express) gelen işaret alıcı bloğunda uygun empedans ile sonlandırılarak ön uç (analog frontend) tarafından alınır. Bu kısımda eşitleme ve yükseltme işlemleri uygulanır ve karar devresine (slicer) iletilir. Karar devresinin saat işareti CDR yardımıyla oluşturulur. Gönderici tarafında ise sayısal veriler, sürücü (driver) katı aracılığıyla uygun çıkış genliğinde diferansiyel hatlara iletilir.




Şekil 4-1. Wireline Transceiver (SerDes) Mimarisi

PCI Express (PCIe), modern bilgisayarlarda **yüksek hızlı veri aktarımı** için kullanılan, seri haberleşme tabanlı bir bağlantı standardıdır. Geleneksel paralel PCI veriyollarının yerini alan PCIe, veri yollarını **hat (lane)** adı verilen diferansiyel çiftler üzerinden seri biçimde ileterek daha düşük pin ile daha yüksek hızda iletim sağlar. PCIe standardı özellikle **işlemciler, grafik kartları, NVMe tabanlı depolama birimleri, FPGA'lar ve yüksek hızlı ağ arabirimleri** gibi donanımlar arasında güvenilir ve düşük gecikmeli iletişim sağlar.

PCIe 3.0 standardı, bu mimarinin üçüncü neslidir ve her hat başına **8 gigabit/saniye (Gbps)** ham veri hızına sahiptir. Bu yarışma kapsamında katılımcılardan, **PCIe 3.0 standardını destekleyecek bir analog frontend (AFE)** tasarımları beklenmektedir. Tasarım, alıcı ve verici tarafındaki temel analog blokları içermeli; özellikle **giriş/çıkış empedans uyumu, frekans tepkisi ve çıkış göz açıklığı** gibi kriterleri karşılamalıdır.

Ayrıca, devrenin kutuplanması için gerekli olan **bant aralığı referans (bandgap reference)** devresinin de tasarlanması gerekmektedir.



Şekil 4-2. Analog Ön-Uç ve Bandgap Devreleri Blok Diyagramı

Blok seviyesi ve genel tasarım istekleri ayrıntılı olarak aşağıda verilmiştir.

4.2.1.1. Genel İstekler

- Tasarım Ortamı ve Teknolojisi bölümünde belirlenen tasarım ortamı ve teknolojisine uyulmalıdır.
- Bütün devreler yalnızca bir adet 1.8 V'luk ideal gerilim kaynağı ile beslenmelidir.
- Bütün devre elemanları proses kütüphanesinden kullanılmalıdır, ideal elemanlar kullanılmamalıdır.
- Benzetimler TT (Typical-Typical) proses köşesinde (corner) ve 27°C sıcaklıkta yapılmalıdır. 27°C sıcaklık bütün tasarımın çalışacağı nominal sıcaklıktır. Sadece bant aralığı referans gerilimi devresinin benzetimleri -40°C ila 125°C sıcaklık aralığını kapsamalıdır.
- Aşağıdaki isteklerin serim sonrası benzetimlerle sağlandığı doğrulanmalıdır.
- Şematik ve serim sonrası benzetim sonuçları karşılaştırmalı olarak sunulmalıdır.
- Başlatıcı (start-up) devreleri hariç bütün MOS transistörler doyum bölgesinde çalışmalıdır. (Bant-aralığı referans devresi için geçerli)
- Gerekli durumlarda kararlılık analizi yapılmalıdır.
- Sinyal akış şeması diferansiyel olmalıdır.
- Kanal iki farklı durumda olmak üzere 4 GHz'de 20 dB kayıplı ve 10 dB kayıplı olmalıdır. Seri 250 nF kapasite (C_{AC}) ile AC-kuplajlı olacaktır. Kanal modelleri DTR aşamasında DDK tarafından verilecektir.
- Verici tarafının ortak mod voltajı besleme geriliminin yarısı olmalıdır.
- Verici salınımı 800 mV_{pp,diff} olarak modelleneyecektir. Yükseliş ve düşüş süresi %10 ile %90 arasında 20 ps olmalıdır.

- Verici çıkış empedansı tek uçlu 50 ohm veya farksal 100 ohm olarak modelleneyecektir (R_{TX}).
- Verici datası PRBS formunda DTR aşamasında DDK tarafından verilecektir.

4.2.1.2. Analog Ön-uç İsterleri

- DDK tarafından DTR aşamasında verilecek ESD koruma devre elemanları ön-uç'a dahil olmalıdır.
- 50 ohm terminasyona sahip olmalıdır (R_{term}).
- Karar vericiyi temsilen her bir diferansiyel uçta 20 fF yük kapasitesi (C_{load}) bağlanmalıdır.
- Alıcı giriş portlarından bakıldığında tek uçlu 50 ohm referansa göre veya farksal 100 ohm referansa göre (hangisi seçilirse) S_{11} değeri 0 Hz – 4 GHz arasında (100 MHz aralıklarla seçilebilir) 10 dB'den iyi olmalıdır.
- Karar verici devre girişinde her iki kanal kaybı değeri için göz yüksekliği 250 mV_{pp,diff}±%10 olmalıdır. İki farklı kanal durumu için sayısal kontrollü ayarlama yapılabilir (AFE_Config<0>).
- Karar verici devre girişinde her iki kanal kaybı değeri için göz genişliği minimum 0.35 UI olmalıdır. Bir UI 8 Gbps için 125 ps'dir.

4.2.1.3. Bant Aralığı Referans Gerilim Devresi İsterleri:

- Devrenin doğrulanması amacıyla 1.25 V referans gerilimi Şekil 2'de gösterildiği gibi üretilmelidir.
- Referans gerilimi -40°C ila 125°C sıcaklık aralığını kapsayacak şekilde maksimum 15 ppm/°C değişim göstermelidir.
- Devre 16 μ A referans akımına sahip olmalıdır. Bu referans akımlar diğer devrelerde kutuplama akımı olarak kullanılacaktır.
- 1.8±%10 besleme gerilimi için 1.25 V referans gerilimi değişmemelidir ve transistörler nominaldeki çalışma bölgelerini (operation region) korumalıdır.
- Devrenin açılış problemlerini önlemek için bir başlatıcı (start-up) devre kurulmalıdır.
- PSRR değeri, 1 Hz-10 GHz aralığında 0 dB'nin altında olmalıdır.

4.2.2. Mikrodenetleyici Tasarım Kategorisi

4.2.2.1. Genel İsterler

Mikrodenetleyici kategorisi altında 2 adet çözüm gerçekleştirilecektir: Birincisi FPGA üzerinde çalışacak şekilde (FPGA prototyping), ikincisi ise fiziksel tasarım aracı ile üretim dosyaları oluşturacak şekilde (IC Design).

Yarışmacılar tarafından tasarlanacak olan mikrodenetleyicide "OpenHW Group" tarafından sürdürülen (İng. maintain) ve GitHub ortamında açık-kaynak olarak bulunan tek çekirdekli, 32-bit 4 aşamalı boru hattına sahip CV32E40P RISC-V çekirdek IP kullanılacaktır. İlgili işlemci çekirdeğinin GitHub repo linki aşağıda verilmiştir:

<https://github.com/openhwgroup/cv32e40p>

CV32E40P işlemci çekirdeği ile ilgili dokümantasyon linki aşağıda verilmiştir:

<https://docs.openhwgroup.org/projects/cv32e40p-user-manual/en/latest/index.html>

Yarışma kapsamında IP'nin hangi release ve commit versiyonunun ayrıca hangi konfigürasyonunun kullanılacağı, yani hangi buyrukları destekleyip desteklemeyeceği ilerleyen tarihlerde DDK tarafından netleştirilecektir.

Mikrodenetleyicinin üzerinde YZ (yapay zeka) donanım hızlandırıcı bulunmalıdır. YZ hızlandırıcıya sürülecek veriler bu iş için atanmış UART arayüzü üzerinden istenen hızlandırıcıya özel bellek alanına yönlendirilmeli, bellekten AXI arayüzü üzerinden hızlandırıcı üzerine çekilerek bu hızlandırıcı üzerinde işlenmeli ve kodlanmış veriler yine AXI arayüzü üzerinden istenen bellek alanına geri yazılmalıdır. Bu yazma işlemleri de dahil olmak üzere YZ hızlandırıcı ile ilgili detaylar **EK-1 YZ Hızlandırıcı İsterleri** başlığı altından incelenebilir. YZ hızlandırıcılar, ilgili ekteki isterler doğrultusunda yarışmacılar tarafından tasarlanmalıdır. YZ hızlandırıcıların performansları, testler kapsamında veri/saat döngüsü (İng. clock cycle) bazında ve sentezlenmiş frekansta işlenmiş veri/saniye bazında test edilmeli ve değerlendirilmelidir.

Mikrodenetleyicide aşağıdaki çevre birimleri bulunacaktır:

- 1x GPIO (32 pin I/O)
- 1x Timer
- 2x UART (bir adet genel kullanım ve bir adet YZ veri akışı (İng. stream) amaçlı)
- 1x I2C Master
- 1x QSPI Master
- 1x JTAG (Opsiyonel)

Çevre birimleri ile ilgili yazmaç tanımlamaları ve diğer detaylar **EK-2 Çevre Birimi Yazmaçları** başlığında tanımlanmıştır. Çevre birimi tasarımlarını yarışmacılar kendileri tasarlayabilecekleri gibi referans göstererek açık-kaynak projeleri de kullanabilirler.

CV32E40P RISC-V işlemci çekirdeğinin doğrulanmasının bir buyruk kümesi benzetim aracı (ISS) ile (Örn. Spike ISS) yapılması beklenmektedir. Spike ISS GitHub repo linki:

<https://github.com/riscv-software-src/riscv-isa-sim>

Mikrodenetleyici doğrulaması kapsamında, çevre birimlerinin ve YZ hızlandırıcının (AI accelerator) {AXI veya AXI-Lite} arayüzlerinin SystemVerilog HDL ve Universal Verification Methodology (UVM) kullanılarak doğrulanması beklenecektir. Gerçekleştirilen doğrulama çalışmalarında, "regression" ve "coverage" sonuçlarının raporlanması değerlendirme puanını yükseltecektir. UVM'in hangi ortamda (Synopsys, Cadence, Mentor) kullanılacağı, ileri bir tarihte DDK tarafından netleştirilecektir.

Protokol kontrolü dışındaki amaçlar için UVM/SV kullanılması zorunlu değildir. Ancak, bu agent'lar tüm AXI işlemlerini (transaction) herhangi bir amaçla kullanılabilecek anlamlı veri grupları halinde paketlediğinden ötürü bu agent'ların daha üst seviye testbench ortamları için kullanımı önerilmektedir.

Tasarımlar üzerinde değişken sayıda {AXI veya AXI-Lite} bileşeni bulunabilir. Bileşenlerin doğrulaması, UVM dışı yöntemler ve metodolojilerle gerçekleştirilebilir. Ancak, tüm çevre birimlerinin, YZ hızlandırıcının ve MCU üst modülünün (top module) en azından sistem seviyesinde bazı yönlendirilmiş testler (directed testing) ile doğrulanması gerekmektedir. Doğrulama ile ilgili detaylar için **EK-3 Doğrulama Metotları** referans alınabilir.

Çekirdek 8 kB buyruk (İng. instruction) ve 8 kB veri (İng. data) belleği içerecektir; bununla birlikte YZ hızlandırıcı 30 kB bellek barındıracaktır. (Hızlandırıcı belleği, ilk geliştirme aşamaları için bir SRAM makrosu yerine bir simülasyon modeli olabilir. PDK ve makrolarla ilgili detaylar ileri bir tarihte DDK tarafından duyurulacaktır.)

Çevre birimlerinin ve belleklerin adreslemesi (İng. memory map) yarışmacılar tarafından tanımlanacak ve tasarlanacaktır.

Sisteme güç verildiğinde QSPI master arayüzünden non-volatile bir bellekten (QSPI Flash Memory) boot işlemi gerçekleşecektir. Bootloader kodu küçük bir ROM içerisinde (Örn. 512 Byte ya da 1 kB) değiştirilemeyecek bir kod parçası olarak bulunacaktır.

Sisteme güç verildiğinde ilk olarak bootloader kodu çalıştırılacaktır. Bu kod parçası QSPI Master arayüzü üzerinden flash bellekten çalıştırılacak olan programı okuyacak ve buyruk belleğine yazacaktır. Sonrasında yürütmeyi (İng. execution) buyruk belleğine devredecektir.

Sistem üzerindeki farklı çevre birimlerinin veya komponentlerin kullanımları arasında “reset” yapılmadan geçiş yapılabilirmeli; sistem, her bir komponentin kullanımının ardından “bekleme hali”ne (İng. state) geçiş yapabilmelidir.

Opsiyonel olarak JTAG arayüzüne bağlı bir debug modülü tasarlanacaktır. Debug modülü, CV32E40P işlemci çekirdeğinin “debug” portuna bağlanacak ve bu debug modülü aracılığıyla MCU’da çalışan program debug edilebilecektir.

4.2.2.2. Tasarım Akışı

Bu bölümde yarışmacıların takip edebileceği örnek bir tasarım akışı ele alınmıştır. Bu akış, tasarım istekleriyle ilgili olası soruların karşılıklarını netleştirmek ve yarışmacılara izleyebilecekleri bir yol haritası sunmak adına kaleme alınmıştır.

- YZ hızlandırıcının (AI accelerator) konfigürasyon için AXI-Lite kullanması gerektiğinden ötürü, çip üzerinde bir {AXI veya AXI-Lite} ara bağlantı elemanı (İng. interconnect) bulunması beklenmektedir. Bu ara bağlantılar AXI4 uyumlu olmalıdır.
- YZ hızlandırıcı kendi bellek bölgesine sahip olacağı için SoC’de aynı bellek üzerinde birden fazla master bulunmasına gerek yoktur.
- YZ hızlandırıcı, yürütme işlemi tamamlandığında ve sınıflandırma sonucu belirlendiğinde bir CPU kesmesi (İng. interrupt) üretmelidir. CPU kesmeyi aldığı anda, sınıflandırma sonucunu almak için gerekli adımları, yani interrupt service routine’ini (belirli yazmaçların okunması ve bir UART TX işleminin başlatılması gibi) yürütmeli ve normal işleyişe dönmeden önce sonuçları UART arayüzü üzerinden yazdırmalıdır.
- Sistem entegrasyonu yapılırken tasarıma paralel olarak bir sistem düzeyi testbench ortamı yaratılırsa entegrasyon aktiviteleri devam ederken her bir bileşeni doğrulamak mümkün olacaktır. Ayrıca, başarılı bir tasarımı ve/veya entegrasyonu ancak testler doğrulayabileceği için, her bir bileşenin sistem üzerinde belli bir kapsamda test edilmesi beklenmektedir.
- Sağlanan model, kendi başına çalışan yazılım tabanlı bir gerçekleştirilmedir; bu nedenle, entegre edilecek hızlandırıcı IP bloğu için bir referans model olarak kullanılabilir.

- Yarışmacılar, YZ hızlandırıcı bellek haritalandırmasını (memory map) uygulama konusunda serbesttirler.
- Hızlandırıcıların performans değerlendirmesi için, simülasyonlardaki ilk veri okuma anı ile son veri yazma anı arasındaki aralıklar kullanılabilir.
- Yarışmacıların doğrulamanın kapsamını tanımlamak adına doğrulama ve test planlarını hazırlaması, doğrulama gereksinimlerini karşılamak için kullanacakları metotları (test senaryosu, coverage, assertion, vb.) belirlemeleri ve doğrulama tamamlanma durumlarını/ilerlemelerini raporlamaları doğrulama puanlarını yükseltecektir. Doğrulama tamamlanma oranının yanı sıra tanımlanan doğrulama ve test planının kapsamı da değerlendirilecek bir diğer metrik olacaktır.

4.3. Tasarım Çıktıları

Analog Tasarım kategorisi için analog ön-uç ve bant aralığı referans gerilim devrelerinden beklenen tasarım çıktıları aşağıda belirtilmiştir:

- GDSII (.gds) (GDS: Graphic Design System): Tasarımın üretime gönderilmesi için kullanılan endüstri standardı serim dosya formatıdır. Serim değerlendirmesi ve fiziksel doğrulamalar (DRC/LVS) için kullanılacaktır.
- Tasarım ve test ortamı şematikleri: EDA aracı tarafından oluşturulan, içerisinde transistör seviyesinde tasarımları ve bu tasarımlarla ilgili test ortamı barındıran dosyalardır. Tasarımların doğrulanması için projede kullanılan bütün şematik dosyaları çıktılarına dâhil edilmelidir.
- Şematik ve serim sonrası transistör seviyesi netlist (.spice/.scs/.l): Transistör seviyesi netlist, tasarımdaki PDK elemanlarını ve bunların birbirleri ile bağlantılarını gösteren dosyadır. Serim sonrası netlist'te, parazitik elemanlar da bu dosyaya dâhil edilir. Serim öncesi ve sonrası başarımlarında bu dosyadan faydalanılacaktır.
- Layout çıktı dosyaları: EDA serim aracı çıktı dosyasıdır. Serimin kontrolü için istenmektedir. Final tasarım serimi, tel bağ (wirebond) PAD'leri dahil ve chip-evel tüm signoff testleri tamamlanmış halde üretime gönderilecek kalitede hazır olmalıdır. (IP-level veya blok seviyesi serimler yeterli kabul edilmeyecektir.)
- Fiziksel Doğrulama Raporları: Fiziksel doğrulama testleri (DRC/LVS) sonuçlarını içeren raporlardan oluşmaktadır.

Takımların daha sonra belirtilecek bir tarihe kadar çalışmalarını DDK'nın belirleyeceği uzak depo ya da sunucu konumuna yüklemeleri gerekmektedir. Yükleme formatıyla ilgili duyuru takımlarla paylaşılacaktır.

Mikrodenetleyici Tasarım kategorisi için FPGA ve fiziksel tasarım akışları için farklı çıktılar beklenmektedir. Çıktıların, takımların Mikrodenetleyici Tasarım kategorisi düzenleyici firma ile paylaşacağı GitHub hesabında olması beklenmektedir.

FPGA Akışı

- Bütün tasarım RTL Verilog/SystemVerilog/VHDL kodları,
- Bütün testbench Verilog/SystemVerilog/VHDL kodları,
- Başarılı (error free) sentez sonuç raporu,
- Başarılı (error free) durağan zaman analizi (STA) raporu,
- Başarılı (error free) implementasyon (Place & Route) sonuç raporu,
- FPGA'ya yüklenebilecek bitstream.

Fiziksel Tasarım Akışı

- Bütün tasarım RTL Verilog/SystemVerilog/VHDL kodları,

- Bütün testbench Verilog/SystemVerilog/VHDL kodları,
- Fiziksel tasarım akışının başarılı bir şekilde tamamlanmış olması,
- Tasarımın üretime hazır LEF, DEF, GDSII dosya çıktıları,
- Fiziksel tasarım signoff testlerinin (LVS, DRC, ERC, vb.) başarıyla sonuçlanması,
- Akışla ilgili tüm otomasyon kodları.

5. ÖDÜL

Yarışmada değerlendirme neticesinde rapor aşamalarını geçerek kendi kategorisinde finale kalan, ödül kriterlerini sağlayan ve final değerlendirmesinde dereceye giren takımlara **Tablo 5-1** ve **Tablo 5-2**'de belirtildiği şekilde para ödülü verilecektir. **Kategoriler ayrı ayrı değerlendirilip ödüllendirilecektir.** Birincilik, ikincilik ve üçüncülük ödülleri, takım üyeleri (sistemde kayıtlı tüm üyelere) toplam sayısına göre eşit miktarda bölünerek her şahsın belirteceği banka hesabına yatırılacaktır. Yarışma kategorilerinde ödül sıralaması için minimum başarı kriterlerini sağlayamayan takımların mansiyon ödülü alabilmesi veya ne kadar ödül alabilecekleri ilgili kategori düzenleyicisi tarafından belirlenecektir.

Aşağıdaki tabloda belirtilen ödüller, ödül almaya hak kazanan takımlara verilecek toplam tutarı göstermektedir, bireysel ödüllendirme yapılmayacaktır. Birincilik, ikincilik ve üçüncülük ödülleri, takım üyeleri toplam sayısına (danışman hariç) göre eşit miktarda bölünerek her şahsın belirteceği banka hesabına yatırılacaktır. Ödül almaya hak kazanan takım danışmanları aşağıdaki birincilik, ikincilik, üçüncülük ödül tutarlarından faydalanamaz, danışmanlara verilecek ödüller aşağıdaki tabloda ayrıca belirtilmiştir.

Tablo 5-1. Analog Kategorisi Ödül Miktarları

DERECE	ÖDÜL MİKTARI	DANIŞMAN
Birinci	200.000,00 ₺	20.000,00 ₺
İkinci	175.000,00 ₺	15.000,00 ₺
Üçüncü	150.000,00 ₺	12.000,00 ₺

Tablo 5-2. Mikrodenetleyici Kategorisi Ödül Miktarları

DERECE	ÖDÜL MİKTARI	DANIŞMAN
Birinci	200.000,00 ₺	20.000,00 ₺
İkinci	175.000,00 ₺	15.000,00 ₺
Üçüncü	150.000,00 ₺	12.000,00 ₺

Ödül kazanan takım ve yarışmacıların aşağıdaki kurallara uyması beklenmektedir.

- Eksik, yanlış, T.C. kimlik numarasıyla uyuşmayan IBAN numarasına ödül aktarımı yapılmaz.
- Ödül aktarımı için verilen IBAN bilgisi ticari ve dijital (Tosla, Paycell, İninal vb.) olmamalı, bireysel bir vadesiz TL mevduat hesabına ait IBAN bilgisi olmalıdır.

5.1. Analog Kategorisinde Ödül Sıralaması için Minimum Başarı Kriteri

Yarışmacıların ödül sıralamasına girebilmesi için alttaki isterleri serim sonrası sağlamalıdır.

- Analog ön-uç ve bant aralığı referans devreleri fonksiyonel olarak çalışmalı.
- Analog ön-uç devresi çıkış göz açıklığı isterleri serim sonrasında sağlanmalı.
- Bant aralığı referans devresinin sıcaklık katsayısı (temperature coefficient) ve PSRR isterleri serim sonrasında sağlanmalı.

Ayrıca yarışmacı sunum aşamasına geçmiş olmalı ve yarışma günü festival alanında bulunmalıdır.

5.2. Mikrodenetleyici Kategorisinde Ödül Sıralaması için Minimum Başarı Kriteri

Yarışmacıların ödül almaya hak kazanabilmesi için gereken asgari başarı kriterleri aşağıda verilmiştir.

- Mikrodenetleyici'nin FPGA geliştirme kartında, kurul tarafından verilecek olan test senaryolarını başarılı bir şekilde gerçekleştirdiğinin gösterilmesi.
- En azından bir adet self-checking test ile boot akışı, bir çevre birimi programlaması ve çevre birimi çalışmasının doğrulanması.
- Çevre birimleri ve YZ hızlandırıcısının {AXI or AXI-Lite} arayüzlerinin en azından protocol check düzeyinde AXI agent'larıyla doğrulanması.
- YZ hızlandırıcısının en az bir test senaryosuyla doğrulanmış olması.
- Fiziksel tasarım akışını başarılı bir şekilde tamamlayarak üretime hazır halde GDSII çıktıların hazırlanması.

6. GENEL KURALLAR

Yarışma kapsamında geçerli olan [Genel Kurallar kitapçığına ulaşmak için tıklayınız](#).

7. ETİK KURALLARI

Yarışma kapsamında geçerli olan [Etik Kurallar kitapçığına ulaşmak için tıklayınız](#).

8. SORUMLULUK BEYANI

T3 Vakfı ve TEKNOFEST, yarışmacıların teslim etmiş olduğu herhangi bir üründen veya yarışmacıdan kaynaklanan herhangi bir yaralanma veya hasardan hiçbir şekilde sorumlu değildir. Yarışmacıların 3. kişilere verdiği zararlardan T3 Vakfı ve organizasyon yetkilileri sorumlu değildir. T3 Vakfı ve TEKNOFEST, takımların kendi sistemlerini Türkiye Cumhuriyeti yasaları çerçevesinde hazırlamalarını ve uygulamalarını sağlamaktan sorumlu değildir.

Türkiye Teknoloji Takımı Vakfı işbu şartnamede her türlü değişiklik yapma hakkını saklı tutar.

9. EKLER

EK-1 YZ Hızlandırıcı İsterleri


YZ hızlandırıcı, içinde evrişim modeli gerçeklemesi bulunan bir hızlandırıcı mimarisine sahip olmalıdır. YZ hızlandırıcı gereksinimleri aşağıda tanımlanmıştır::

- YZ hızlandırıcısı, TFLite Micro Speech modelini RTL düzeyinde gerçeklemelidir.
 - Micro Speech modeli; bir adet 2-B evrişim (convolution) katmanı, bir adet Tam Bağlantılı (Fully Connected) katman ile giriş ve çıkış katmanlarından oluşan "Tiny Conv" mimarisini kullanır. Model, ön işlemde geçmiş ses girişlerini alır ve bu girişleri "yes", "no", bilinmeyen kelime veya sessizlik olarak sınıflandırır. Model bu bölümde açıklanacaktır, ancak daha fazla bilgi ve uygulamalı denemeler için resmi GitHub projesine başvurulabilir:

[https://github.com/tensorflow/tflite-](https://github.com/tensorflow/tflite-micro/tree/main/tensorflow/lite/micro/examples/micro_speech)

[micro/tree/main/tensorflow/lite/micro/examples/micro_speech](https://github.com/tensorflow/tflite-micro/tree/main/tensorflow/lite/micro/examples/micro_speech)

- Model görselleştirmesi ve mimari katmanlarının kısa açıklaması aşağıda verilmiştir.



- Model, spektrogram haline getirilmiş (ön işlemden geçirilmiş) bir saniyelik ses klibini temsil eden 1960 değerden oluşan düz bir giriş vektörünü kabul ederek başlar. İlk işlem, bu düz vektörü 49 zaman adımı, 40 frekans bölmesi ve 1 kanal (49x40x1) olacak şekilde 3B bir tensör olarak yeniden düzenleyen "Reshape" katmanıdır. Bu yeniden oluşturma işlemi önemlidir çünkü ses verisinin uzamsal yapısını geri kazandırarak onu tek kanallı gri tonlamalı bir görüntü gibi ele alır; bu da takip eden evrişim katmanının zaman içindeki ses frekanslarındaki iki boyutlu örüntüleri algılamasına olanak tanır.
- Temel öznitelik çıkarımı bir "DepthwiseConv2D" katmanı tarafından gerçekleştirilir. Bu katman, giriş dizisi üzerinde her biri 10x8 boyutunda olan 8 farklı filtre (çekirdek/kernel) uygular. Bu çekirdekler sabit değildir; ağırlık değerleri eğitim sürecinde güncellenir. Katman, 8'lik bir derinlik çarpanı kullanarak öznitelik uzayını genişletir ve sekiz belirli ses karakteristiğini tanımayı öğrenir. Katman ayrıca hem yükseklik hem de genişlikte 2'lik adımlar (stride) kullanır, bu da veriyi etkili bir şekilde alt örnekleyerek (down-sampling) uzamsal boyutları 49x40'tan 25x20'ye düşürür. Evrişimden hemen sonra, modelin negatif değerleri sıfırlayarak karmaşık sınırları öğrenebilmesini sağlamak ve doğrusalsızlık (non-linearity) katmak amacıyla birleştirilmiş bir Doğrultulmuş Doğrusal Birim (Rectified Linear Unit, ReLU) aktivasyon fonksiyonu uygulanır.
- Evrişimin ardından, ortaya çıkan 25x20x8 boyutundaki öznitelik haritası 4000 elemanlı bir vektör haline getirilir (flatten) ve bir Tam Bağlantılı (FullyConnected/dense) katmana iletilir. Bu katman, çıkarılan öznitelikleri her sınıf için modelin güvenini temsil eden 4 ham puana sıkıştırmak için eğitilmiş ağırlıklar ve sapmalar (bias) kullanarak matris çarpımı gerçekleştirir.
- Son olarak, bir "Softmax" katmanı bu ham puanları toplamı 1 olan olasılıklara normalize eder. Sonuç, ses klibinin hedeflenen dört kategoriden (Sessizlik, Bilinmeyen, Evet veya Hayır) hangisine ait olma olasılığını gösteren bir nihai çıkış vektörüdür.
- Model orijinal olarak <https://github.com/tensorflow/tflite-micro/tree/main/tensorflow/lite/micro/kernels> adresindeki temel fonksiyonlar kullanılarak örnek bir TFLite projesi olarak yazılımda gerçekleştirilmiştir. Bu gerçekleştirme RISC-V mikrodenetleyici uyumludur; yani kod RISC-V derleyicisi ile derlenebilir ve bellek alanı gereksinimlerinin bir kaynak sıkıntısı yaratmaması beklenmektedir.
- YZ hızlandırıcısı modeli gerçeklemeli ve RISC-V çekirdeği üzerinde çalışan yazılım gerçeklemesine kıyasla hızlanma elde etmelidir.

- Yarışmacılar, YZ hızlandırıcısını kullanarak, yazılım ile gerçekleştirilen modelin doğruluğunu (accuracy) %10'luk bir pencere dahilinde yakalamalıdır.
- Yarışmacıların öncelikle modeli ve yazılım gerçekleştirilmesini analiz etmeleri, isteğe bağlı olaraksa modelin sıfırdan eğitilip test edildiği demoyu takip etmeleri beklenmektedir. Ardından, ağın RTL düzeyinde özel olarak tasarlanmış bir devre üzerinde gerçekleştirildiği bir uygulama planlanmalıdır.

YZ hızlandırıcı iş akışı aşağıdaki gibi olmalıdır:

- SoC çekirdeği, veri akışı için kullanılacak UART çevresel biriminin ve YZ hızlandırıcısının Kontrol/Durum Yazmaçlarına (CSR) konfigürasyonları yazmak için talimatları getirip yürütmelidir.
- Konfigürasyondan sonra, UART-stream çevresel birimi çıkarım (inference) yapılacak veriyi iletecek ve bu veri istenilen hızlandırıcı bellek adresine yazılacaktır.
- Modelin veri girişi, YZ hızlandırıcısı tarafından kendi UART-stream arayüzü üzerinden alınacaktır.
- Çıkarım işlemi tamamlandıktan sonra, SoC çekirdeği bir kesme (interrupt) sinyali ile bilgilendirilecektir. Ardından çekirdek, bunun için önceden tanımlanmış bir kesme işleme rutinini yürütecektir.
- Son olarak çekirdek, kendi UART arayüzü üzerinden çıkarım sonucunu yazacaktır.

EK-2 Çevre Birimi Yazmaçları

Mikrodenetleyici için tanımlanan çevre birimler ve yazmaç tanımlamaları bu ekte verilmiştir. Çevre birimlerin bağlantıları için bus mimarisi ve protokolü AXI-uyumlu (konfigürasyon için AXI4-Lite, veri için AXI4/AXI4-Lite) bir arayüz olmalıdır. Çevre birimlerinin base adreslerinin tanımı yarışmacılara bırakılmıştır.

GPIO

Toplam 32 adet giriş ve çıkış pinlerinin değerlerinin okunup yazılmasından sorumlu çevre birimidir. 16 adet pin giriş, 16 adet pin çıkış olarak sabitlenmiştir.

Offset	İsim	Açıklama	R/W
0x00	GPIO_IDR	Giriş veri yazmacı. GPIO_IDR[15:0] bitlerinde 16-bit giriş sinyalinin değerini tutar. GPIO_IDR[31:16] bitlerinde her zaman '0' değeri mevcuttur.	RO
0x04	GPIO_ODR	Çıkış veri yazmacı. GPIO_ODR[15:0] bitlerine yazılan 16-bit değeri çıkış bitlerine iletir. GPIO_ODR[31:16] bitlerine yazılan değer etkisizdir.	RW

Timer

32-bit sayaç değeri ile ilgili çevre birimidir. Sistem saat frekansına göre değeri artıp azalmaktadır.

Offset	İsim	Açıklama	R/W
0x00	TIM_PRE	Prescaler registeri. TIM_PRE registerına yazan değer kadar saat frekansı bölünerek sayaç registerının değeri	RW

		değişecektir. Örneğin TIM_PRE ‘0’ olduğu zaman sayaç (TIM_CNT) sistem saat hızında artacak/azalacaktır. Yani sistem saatinin 1 periyodunda 1 değişecektir. TIM_PRE ‘1’ olduğu zaman sayaç sistem saatinin 2 periyodunda 1 değişecektir. TIM_PRE “0xFFFFFFFF” olduğunda sayaç (TIM_CNT) saniyede 1 değişecektir.	
0x04	TIM_ARE	Auto-relaod registerı. Sayaç registerı (TIM_CNT), TIM_AR değerine geldiğinde 0 değerini alacaktır ve sonraki periyotta normal çalışmasına devam edecektir. Örnek olarak TIM_AR registerı 0x36 ise, TIM_CNT 0x36 değerine ulaştıktan sonraki periyotta 0 değerini alacaktır.	RW
0x08	TIM_CLR	Clear registerı. TIM_CLR[0] biti ‘1’ ise sayaç registerı (TIM_CNT) değeri 0 yapılacaktır. Diğer bitler etkisizdir.	RW
0x0C	TIM_ENA	Enable registerı. TIM_EN[0] biti ‘1’ ise sayaç normal çalışmasına devam edecektir. TIM_EN[0] biti ‘0’ ise sayaç son değerini koruyacaktır. TIM_EN ‘0’ iken TIM_CLR ‘1’ ise sayaç registerı sıfırlanacaktır. Diğer bitler etkisizdir.	RW
0x10	TIM_MOD	Mode registerı. TIM_MOD[0] biti ‘1’ ise yukarı doğru, ‘0’ ise aşağı doğru sayacaktır.	RW
0x14	TIM_CNT	Timer counter registerı. Sayacın tutulduğu register.	RO
0x18	TIM_EVN	Event registerı. TIM_CNT registerı, TIM_ARE değerine her ulaştığında 1 artacaktır	RO
0x1C	TIM_EVC	Event clear registerı. TIM_EVC[0] biti ‘1’ ise event registerı (TIM_EVN) değeri 0 yapılacaktır. Diğer bitler etkisizdir.	RW

UART

Aşağıdaki yazmaç listesi temel UART için geçerli olsa da, UART-stream çevresel birimi, yarışmacıların tasarım tercihlerine bağlı olarak ek yazmaçlar içerebilir. UART modülünün programlanabilir baud hızı 1 Mbps veri aktarım hızını desteklemeli ve en az iki farklı baud hızını desteklemelidir.

Offset	İsim	Açıklama	R/W
0x00	UART_CPB	Clock-per-bit registerı. UART paketinde her bir bit için kaç saat vuruşu ile örnekleme yapılacağını bildirir. Baud rate ayarlamak için kullanılır. Örneğin 48 MHz frekansında bir sistem saati mevcutsa, 9600 bps baud rate ile haberleşme yapmak için UART_CPB registerına $48000/9600 = 5000$ yazılmalıdır. UART baud rate, (sistem saat frekansı)/UART_CPB şeklinde hesaplanacaktır. Tasarlanacak olan UART çevrebirimi bu şekilde çalışmalıdır.	RW
0x04	UART_STP	Stop-bit registerı. UART_STP[1:0] değerine göre stop bit genişliği aşağıdaki şekilde belirlenir:	RW

		“00” ? Stop-bit 1 “01” ? Stop-bit 1.5 “1X” ? Stop-bit 2 Diğer bitler etkisizdir.	
0x08	UART_RDR	Read data register. UART receiver tarafından 1 bayt veriyi UART_RDR[7:0] bitlerine kaydeder. Diğer bitler etkisizdir. Veri alımı tamamlandığında UART_CFG[1] bitini ‘1’e çeker.	RO
0x0C	UART_TDR	Transmit data register. UART_TDR[7:0] bitlerindeki veriyi UART_CFG[0] biti ‘1’ oldukça karşı tarafa gönderir. Veri gönderimi tamamlandığında UART_CFG[2] bitini ‘1’ yapar.	RW
0x10	UART_CFG	Configuration registeri. Özellikleri aşağıdaki şekildedir: -UART_CFG[0]: Transmit enable bit. ‘1’ olduğu sürece UART_TDR registerında bulunan veriyi gönderir. -UART_CFG[1]: Data received bit. Veri geldiğinde HW tarafından ‘1’ yapılır. SW tarafından ‘0’a çekilmesi gerekmektedir. -UART_CFG[2]: Transmit completed bit. UART_TDR’de bulunan verinin gönderimi tamamlandığında HW tarafından ‘1’ yapılır. SW tarafından ‘0’a çekilmesi gerekmektedir.	RW

I2C Master

I2C Master çevre biriminin slave cihaz ile haberleşmek için SCL saat frekansı 400 kHz sabit hızında olacaktır. I2C Master çalışma prensibi hakkında aşağıdaki GitHub reposunda bulunan dokümantasyonlardan istifade edilebilir:

https://github.com/mbaykenar/apis_anatolia/tree/main/VHDL_ile_FPGA_PROGRAMLA_MA/ders27

Offset	İsim	Açıklama	R/W
0x00	I2C_NBY	Number of bytes register. I2C master çevre birimi tarafından slave cihaza yazılacak ya da cihazdan okunacak bayt sayısını ifade eder. 1-4 arasında bir değer alabilmektedir. 1,2,3,4 değerleri dışında bir değer yazılırsa en yakın sayıya yuvarlanır. Örneğin 0 yazılması durumunda 1, 25 yazılması durumunda 4 değerini alır.	RW

0x04	I2C_ADR	Slave address registeri. 7-bit mod desteklenmektedir. I2C_ADR[6:0] bitleri slave adresi tanımlar. Diğer bitler etkisizdir.	RW
0x08	I2C_RDR	Read data register. I2C master tarafından slave cihazından okunacak olan verileri barındırır. I2C_NBY register değerine göre 1 ila 4 arasında bayt kaydedebilir. I2C_CFG[2] biti '1' olduğunda receive işlemini başlatır. Receive işlemi tamamlandığında I2C_CFG[3] bitini '1'e çeker. İlk gelen veriler düşük anlamlı baytlara yazılır. Örneğin I2C_NBY 2 ise, ilk okunan bayt I2C_RDR[7:0] bitlerine, ikinci okunan bayt ise I2C_RDR[15:8] bitlerine yazılır.	RO
0x0C	I2C_TDR	Transmit data register. I2C master tarafından slave cihazına yazılacak olan verileri barındırır. I2C_NBY register değerine göre 1 ila 4 arasında bayt iletebilir. I2C_CFG[0] biti '1' olduğunda transfer gerçekleştirir. Transfer bitiminde I2C_CFG[1] bitini '1' yapar. Düşük anlamlı bayttan itibaren gönderim gerçekleşir. Örneğin I2C_NBY 2 ise, önce I2C_TDR[7:0], sonra I2C_TDR[15:8] bitlerindeki verileri iletilir.	RW
0x10	I2C_CFG	Configuration registeri. I2C master'da transmit ve receive transferi aynı anda yapılamayacağı için çevre birimi tasarımı yapılırken receive ve transmit aynı anda enable edilirse buna donanımsal olarak önlem alınması gerekmektedir. Örneğin I2C_CFG[0] ve I2C_CFG[2] aynı anda '1' olursa transmit yapılır veya başka türlü önlemler alınabilir. Özellikleri aşağıdaki şekildedir: - I2C_CFG[0]: Transmit enable bit. '1' olduğu sürece I2C_TDR registerında bulunan veriyi I2C_NBY bayt kadar gönderir. - I2C_CFG[1]: Transmit completed bit. Veri gönderimi tamamlandığında HW tarafından '1' yapılır. SW tarafından '0'a çekilmesi gerekmektedir. - I2C_CFG[2]: Receive enable bit. '1' olduğu sürece slave cihazından I2C_NBY registerında bulunan sayı kadar bayt okumak için transferi başlatır. - I2C_CFG[3]: Receive completed bit. Slave cihazdan veri okuma tamamlandığında HW tarafından '1' yapılır. SW tarafından '0'a çekilmesi gerekmektedir.	RW

QSPI Master

QSPI Master çevresel birimi, mikrodenetleyici program belleği için kullanılacak olan non-volatile bellek ile haberleşecektir. QSPI Master çevresel biriminin haberleşeceği örnek bir NOR Flash (MT25QL256ABA8E12) veri sayfasına (datasheet) aşağıdaki bağlantılardan erişilebilir:

Datasheet'e [bu bağlantıdan](#) erişilebilir.

Verilog Simülasyon Modeline (erişim için öğrenci e-posta adresi ile kayıt olunabilir) [bu bağlantıdan](#) erişilebilir.

QSPI Master çevresel birimi x1, x2 ve x4 veri genişliklerini desteklemelidir. Veri işlemleri, 256 baytlık sayfa yazma ve sayfa okumayı destekleyecektir. Tüm flash alanını kapsamak için 4-bayt adresleme modu desteği bulunacaktır. SPI mod 0 desteklenecektir (SCLK pini BOŞTA/IDLE durumunda '0'da duracak; CS pini '0'a düştükten sonra yükselen kenar ile örneklemeye başlayacaktır). Çift flash (Dual-flash) modu desteklenmeyecektir. Sistem SDR (tek veri hızı) olarak çalışacak; DDR (çift veri hızı) desteklenmeyecektir. QSPI Flash bellekte aşağıdaki komutlar desteklenecektir:

- READ
- DOR (Read Dual Out)
- QOR (Read Quad Out)
- PP (Page Program)
- QPP (Quad Page Program)
- SE (Sector Erase)
- READ_ID (Read Electronic Manufacturer Signature)
- RDID (Read ID – JEDEC Manufacturer ID and JEDEC CFI)
- RES (Read Electronic Signature)
- RDSR1 (Read Status Register-1)
- RDSR2 (Read Status Register-2)
- RDCR (Read Configuration Register)
- WRR (Write Register – Status-1, Configuration-1)
- WRDI (Write Disable)
- WREN (Write Enable)
- CLSR (Clear Status Register-1)
- RESET (Software Reset)

Bu komutları flash belleğe göndermek için uygun komut değeri QSPI_CCR yazmacındaki "Instruction" (Komut) bitlerine yazılacaktır. Komut değerleri yazılım için ayarlanabilir olmalıdır. Eğer yarışan bir ekibin belirtilen bellek parçasına erişimi yoksa, bu bölümdeki tüm özellikleri desteklediği sürece herhangi bir NOR flash bellek kullanmakta özgürdür. Düşünülen alternatif flash belleğin bu özellikleri karşılamadığı hallerde, açıklama için yarışma grubu üzerinden DDK'ye danışılmalıdır. Yukarıda belirtilen parçanın kullanılmadığı her türlü senaryo, raporlarda ve sunumda açıkça belirtilmelidir.

Veri işlemlerini gerçekleştirmek için tasarımda, arkasında RX ve TX FIFO bulunan tek bir 32-bitlik veri yazmacı bulunur. FIFO özellikleri yarışmacıların takdirine bırakılmıştır ve

tasarımlarındaki tek kısıtlama yazmaç tanımlarında belirtilenlerdir. Hatalı durumlarda (örneğin FIFO boşken veri okuma veya FIFO doluyken veri yazma vb.) QSPI Master'ın davranışı yarışmacılar tarafından tanımlanacaktır.

Offset	İsim	Açıklama	R/W
0x00	QSPI_CCR	Communication configuration register. Flash belleğe yazma ya da okuma için bir transfer gerçekleşeceği zaman bu registra bir değer yazılır. QSPI çevre birimi kontrolcüsü, bu registra bir yazma yapıldığında flash bellek ile okuma/yazma işlemi için transaction'ı başlatır. - QSPI_CCR[7:0]: Instruction value. Flash belleğe gönderilecek olan instruction değerini içerir. - QSPI_CCR[9:8]: Veri modu: “00” Veri gönderme “01” x1 “10” x2 “11” x4 - QSPI_CCR[10]: - ‘0’ Flash bellekten okuma - ‘1’ Flash belleğe yazma - QSPI_CCR[15:11]: Dummy cycle sayısı. READ, DOR, QOR veya başka komutlarda flash bellek dummy cycle isteyebilir (datasheet incelenip karar verilmeli). Bu durumda bu alandaki değer kadar dummy cycle uygulanır. - QSPI_CCR[23:16]: Flash belleğe yazılacak ya da okunacak veri boyutu. Bu alana yazılan değer 1 fazlası kadar bayt veri yazılır ya da okunur. Örnek olarak WRR komutu için sadece Flash bellekte Status Register-1’e yazılacaksa bu alana 0 yazılır, Configuration Register’a da yazılacaksa 1 girilir. PP komutu için 255 girilir. Okuma da benzer şekildedir. - QSPI_CCR[24]: REZERVE - QSPI_CCR[30:25]: Prescaler değeri. Bu alana yazan değer 1 fazlası kadar saat frekansı bölünerek sayaç registerının değeri değişecektir. Örneğin bu alana ‘0’ yazılırsa SCLK sistem saat hızında olacaktır. Bu alan ‘1’ olduğu zaman SCLK sistem saat hızının yarısında olacaktır. - QSPI_CCR[31]: Clear status register - UART ‘0’ Etkisiz	RW

		- UART '1' Clear status register QSPI_STA.	
0x04	QSPI_ADR	Adres register. Flash memory'de okunacak ya da yazılacak olan adres bilgisini içerir. READ, DOR, QOR ve PP komutunda 3-bayt olarak kullanılır. Yani QSPI_ADR[23:0] bitleri adres olarak gönderilir.	RW
0x08	QSPI_DR	Data register. Flash bellek üzerinden yapılacak bir sayfa okuma veya yazma işlemi bu yazmaca yazılmalıdır. Bu yazmaca bağlı 64x32-bit genişliğinde bir adet TX ve bir adet RX FIFO bulunmalıdır. Bu FIFO'lar, page program komutlarını yönetebilmek içindir. Buraya yazılacak verinin bit öneliklendirmesi (MSB-first veya LSB-first) yarışmacıların inisiyatifine bırakılmıştır.	RW
0x0C	QSPI_STA	Status register. - 'QSPI_STA[0]: '1' olduğu zaman okuma ya da yazma transaction tamamlanmıştır. QSPI_CCR[31] bitine '1' yazıldığında sıfırlanır. - 'QSPI_STA[1]: - '0' Meşgul değil - '1' Meşgul. Yani flash bellekle bir transaction devam ettiği sürece '1' olacaktır. - QSPI_STA[4]: RX FIFO full. Otomatik olarak arkasındaki FIFO tamamen dolu olduğunda 1, aksi durumlarda 0'a güncellenmelidir. - QSPI_STA[5]: RX FIFO empty. Otomatik olarak arkasındaki FIFO tamamen boş olduğunda 1, aksi durumlarda 0'a güncellenmelidir. - QSPI_STA[6]: TX FIFO full. Otomatik olarak arkasındaki FIFO tamamen dolu olduğunda 1, aksi durumlarda 0'a güncellenmelidir. - QSPI_STA[7]: TX FIFO empty. Otomatik olarak arkasındaki FIFO tamamen boş olduğunda 1, aksi durumlarda 0'a güncellenmelidir. - QSPI_STA[11:8]: FIFO error. Hata durumlarını ifade etmek için aşağıdaki değerleri alabilir: - '0000' Hata yok, - '0001' RX FIFO boşken okunmaya çalışıldı (1 yazmak temizler), - '0010' TX FIFO doluyken yazılmaya çalışıldı (1 yazmak temizler), - '{diğer değerler}' Yarışmacı Tanımlı / Rezerve. - Tanımlanmamış tüm bit konumları Yarışmacı Tanımlı / Rezerve'dir.	RO

0x10	QSPI_FCR	FIFO control register. - QSPI_FCR[0]: RX FIFO flush. Üzerine 1 yazıldığında tüm RX FIFO'yu boşaltır ve otomatik olarak 0'a çekilir. - QSPI_FCR[1]: TX FIFO flush. Üzerine 1 yazıldığında tüm TX FIFO'yu boşaltır ve otomatik olarak 0'a çekilir. - Tanımlanmamış tüm bit konumları Yarışmacı Tanımlı / Rezerve'dir.	
------	----------	--	--

JTAG (Opsiyonel)

JTAG portu mikrodenetleyicinin RISC-V tabanlı işlemci çekirdeği olan CV32E40P işlemci çekirdeğini debug edebilmek amacıyla şartnameye eklenmiştir ve opsiyoneldir. CV32E40P işlemcisi “debug” portuna sahiptir ve bu port aracılığıyla işlemci debug edilebilir. İşlemcinin debug portuna mikrodenetleyici içerisindeki bir JTAG TAP kontrolcüsü üzerinden erişilebilir. Aşağıdaki linklerde detaylar mevcuttur. **(Bu arayüzü başarıyla ekleyen yarışmacılar +3 bonus puan ile ödüllendirilir)**

CV32E40P işlemci çekirdeği Debug & Trigger dokümantasyon sayfası:

<https://docs.openhwgroup.org/projects/cv32e40p-user-manual/en/latest/debug.html#debug-support>

JTAG TAP implementasyonu ile işlemci debug erişimi gerçekleştirilmesine yönelik açık-kaynak GitHub deposu:

<https://github.com/pulp-platform/riscv-dbg/tree/master>

EK-3 Doğrulama Metotları

Bu bölüm, doğrulama yönlerine dair bir temel bilgi sağlamak amacıyla farklı doğrulama seviyelerini ve metodolojilerini tanıtır. Bu yarışma kapsamında, zaman kısıtlamaları göz önüne alındığında, yarışmacıların kapsamlı planlara veya mükemmele yakın coverage oranlarına sahip kusursuz doğrulama akışlarına sahip olmaları beklenmemektedir. Ancak bu yöntemler ne kadar çok kullanılırsa doğrulama faaliyetleri o kadar sağlam olacak, dolayısıyla puanlama da buna göre olumlu etkilenecektir.

Tam teşekküllü bir UVM tabanlı sistem doğrulama ortamına sahip olunması beklenmemektedir. Ancak protokol kontrolü amacıyla tüm AXI arayüzlerine entegre edilmiş agent'lar halihazırda bütün veri akışını paketlere böleceğinden ötürü (transaction) yarışmacıların, isterlerse UVM-tabanlı olası scoreboarding faaliyetleri gerçekleştirmeleri çok daha kolay olacaktır.

UVM, SVA ve coverage'ın etkili kullanımı için; resmi ticari lisanslar sağlanana kadar ticari olmayan bir lisansa sahip **Metrics DSim** simülatörü önerilmektedir. Ayrıca **Verilator** yakın zamanda UVM'i tam kapsamlı olarak desteklediğini duyurduğundan ötürü açık kaynaklı bir seçenek olarak değerlendirilebilir.

İsim	Öncelik	Açıklama
Doğrulama Planı	Elden Gelenin En İyisi**	Yürütülecek doğrulama faaliyetlerinin ana hatları ve doğrulama faaliyetlerinin tamamlanmış sayılması için gereken hedefler.
Blok Seviyesi Testler	Opsiyonel***	İlgili IP bloklarının işlevsel doğruluğunu test etmek amacıyla tasarlanan veya açık kaynak olarak elde edilen IP blokları için tekil testler. Bunlar yönlendirilmiş (directed) veya rastgele (randomized) olabilir.
Protokol Kontrolleri (Protocok Checks)	Zorunlu*	Protokol kontrolü, herhangi bir protokole uyumsuz davranışı (örneğin, geçerli bir el sıkışma varken X verisi görülmesi bir protokol ihlalidir) yakalamak için simülasyon koşumları boyunca belirli protokollerin aktif olarak kontrol edilmesidir. Bunlar çoğunlukla SystemVerilog assertion'ları (SVA) olarak entegre edilir ve ticari protokol VIP'lerinin içinde yerleşik olarak gelir. Bu nedenle, bir AXI arayüzüne bağlı bir AXI VIP ajanı varsa (örneğin, passive monitor olarak), bağlı ajan, simülasyon çalışma zamanı sırasında herhangi bir uyumsuz davranışı "error" veya "fatal" şeklinde raporlayacaktır.
Çekirdek Testleri	Elden Gelenin En İyisi**	Çekirdeğin doğruluğunu sağlamak için komut izlerinin (instruction trace) tür ve sıra bakımından eşleşip eşleşmediğini görmek adına Spike ISS ve yazılım testleri (C / assembly) kullanılarak yapılan CV32E40P çekirdeğinin bireysel testleri. Bu testler kendi kendini kontrol eden (self-checking) yapıda olmalı ve çevrimiçi (simülasyon sırasında çekirdek iz arayüzlerini kullanarak) veya çevrimdışı (simülasyon sonrası düz metin veri işleme kullanarak) şekilde çalışabilir.
YZ Hızlandırıcı Testleri	Zorunlu**	Referans ses verilerini (örnekler TFLite Micro deposunda bulunabilir ve 1000 milisaniyelik mono kanallı WAV dosyaları da test verisine dönüştürülebilir) bellekten hızlandırıcı çekirdeğine süren ve çıkışları kontrol eden YZ hızlandırıcı bloğu için tekil testler. Bu testler yönlendirilmiş veya rastgele olabilir, ancak manuel inceleme gerektirmeden kendi kendini kontrol eden (self-checking) yapıda olmalıdırlar.
Sistem Seviyesi Testler	Zorunlu*	SoC düzeyinde blok entegrasyon bütünlüğünü kontrol etmek için, SoC'ye entegre edilmiş bir veya birden fazla çevresel birimi başlatmak ve kullanmak üzere özel C kodlarının yazıldığı, sistem düzeyinde gerçekleştirilen testlerdir. Bu testler yönlendirilmiş veya rastgele olabilir, ancak manuel inceleme gerektirmeden kendi kendini kontrol eden (self-checking) yapıda olmalıdırlar.

Code Coverage	Opsiyonel***	Bu metrikler simülatörler aracılığıyla otomatik olarak oluşturulur ve RTL kodunun ne kadarının farklı metriklerde (satırlar, toggling aktivitesi, girilen branch'ler) çalıştırıldığını gösterir. Bu coverage'lar birden fazla simülasyon boyunca birleştirilebilir. Düşük kod coverage'ı, tasarımın yeterince test edilmediğini veya tasarımda kullanılmayan kod bulunduğunu gösterir.
Functional Coverage	Opsiyonel***	Bu metrikler kullanıcı tanımlıdır ve simülatörler tarafından simülasyonlar yoluyla elde edilir. Bunlar assertion (SVA) veya coverage (SystemVerilog coverage) biçiminde olabilir. Bu coverage'lar birden fazla simülasyon boyunca birleştirilebilir. Bu metrikler tasarımın amacını nicel hale getirir ve doğrulama, tanımlanan işlevsel coverage noktalarıyla her zaman %100'ü hedeflemelidir.

***Zorunlu:**

Ödül kazanımı için gereken unsurlar.

****Elden Gelenin En İyisi:**

Tasarım & Doğrulama kategorisinde kendi değerlendirme başlıkları olan unsurlar.

*****Opsiyonel:**

Doğrulama aktivitelerinden tam puan alımını sağlayacak unsurlar.

