Cuprins

Introducere	3
Capitolul 1: Arhitectura unui sistem de calcul	5
1.1. Organizarea de bază	5
1.2. Structura generală a mașinilor de calcul	7
1.3. Micro-controllere	12
1.4. Ce înseamnă "Arhitectura unui calculator"	13
Capitolul 2: Reprezentarea numerelor în calculator	15
2.1. Coduri de reprezentare a datelor	15
2.1.1. Coduri ponderate și neponderate	16
2.1.2. Reprezentarea zecimal codificat binar	17
2.1.3. Codul ASCII	18
2.2. Reprezentarea numerelor în sistemele de calcul	20
2.2.1. Reprezentarea numerelor întregi	20
2.2.2. Operații cu numere întregi	21
2.2.3. Reprezentarea numerelor reale în virgulă mobilă	23
2.2.4. Operații în virgulă mobilă	26
2.3. Exerciţii	28
Capitolul 3: Algebre și funcții booleene	29
3.1. Definirea algebrelor booleene	29
3.2. Proprietăți ale algebrelor booleene	30
3.3. Alte operații booleene	31
3.4. Funcții booleene	33
3.5. Forme canonice	36
3.6. Inele booleene	38
3.7. Exerciţii	39
Capitolul 4: Sisteme digitale	41
4.1. Circuite combinaţionale	41
4.1.1. Porţi	41
4.1.2. Circuite	45
4.2. Extensii	46

4.3. Cicluri	50
4.4. Exerciţii	52
Capitolul 5: Sisteme $0 - DS$	55
5.1. Decodificatori	55
5.2. Codificatori	59
5.3. Demultiplexori	62
5.4. Multiplexori	64
5.5. Codificatori cu prioritate	69
5.6. Sumatori	75
5.6.1. Circuit digital pentru incrementare	79
5.6.2. Circuit digital pentru scădere	80
5.7. Circuite de comparare	83
5.8. Circuite de deplasare	86
5.9. Multiplicatori	88
5.10. Circuit logic programabil	90
5.11. Unitatea aritmetică și logică	94
5.12. Exerciţii	96
Capitolul 6: Sisteme $1 - DS$ (Memorii)	99
6.1. Caracteristicile sistemelor cu un ciclu	99
6.2. Cicluri stabile şi instabile	100
6.3. Zăvoare elementare	102
6.3.1. Zăvoare elementare cu ceas	104
6.3.2. Zăvorul de date	105
6.4. Structura master-slave	106
6.4.1. Flip-flop cu întârziere	107
6.5. Memoria RAM	109
6.6. Regiştri	110
6.6.1. Registrul serial	110
6.6.2. Registrul paralel şi registrul serial - paralel	111
6.7. Exerciţii	112
Capitolul 7: Sisteme $2 - DS$ (Automate)	113
7.1. Definiții de bază	113
7.2. Flip-Flopuri	117
7.2.1. Automatul T Flip-Flop	117
7.2.2. Automatul JK Flip-Flop	118
7.3. Numărători (counteri)	120
7.4. Stive	124

7.5. Circuite aritmetice	125
7.5.1. Sumator serial	125
7.5.2. Circuit aritmetic serial-paralel	126
7.5.3. Sumatoare prefix	127
7.5.4. Multiplicator	129
7.5.5. Circuit pentru produsul scalar (MAC)	133
7.6. Reprezentarea automatelor finite	136
7.6.1. Automat pentru MAC	137
7.6.2. Automat pentru recunoașterea unei secvențe binare	141
7.7. Automate de control	143
7.8. Transformarea automatelor în circuite combinaționale	147
7.9. Exerciţii	148
Capitolul 8: Sisteme $3 - DS$ (Procesori)	151
8.1. Automate JK -regiştri	151
8.2. Regiştri numărători	156
8.3. Automat aritmetic şi logic	158
8.4. Automate stivă	160
8.5. Procesorul elementare	163
Capitolul 9: Sisteme $4 - DS$	167
9.1. Tipuri de sisteme de ordin 4	167
9.2. Stive organizate ca $n - DS$	170
Capitolul 10: Structura unui computer la nivel de performanță	171
10.1. Structuri standard	172
10.2. Măsurarea performanțelor unui sistem	174
10.3. Modele bazate pe cozi	175
Soluții și indicații la problemele propuse	179
Bibliografie	203
Cupring	204

Capitolul 1

Arhitectura unui sistem de calcul

Pentru început să trecem în revistă organizarea generală a unui sistem actual de calcul.

1.1 Organizarea de bază

Structura și compunerea logică a programelor care pot fi prelucrate de o mașină de calcul au fost elaborate anterior definirii structurii hard; ele se bazează pe teza lui Church¹, enunțată în prima parte a anilor '30. Ulterior ea a fost completată de Turing.

Definiția 1.1 O metodă (procedură) M – asociată rezolvării unei probleme – se numește "efectivă" (sau "mecanică") dacă:

- M se poate exprima printr-un număr finit de comenzi (instrucțiuni), fiecare comandă putând fi definită pe baza unui alfabet finit de simboluri.
 - M poate produce rezultatul dorit într-un număr finit de paşi;
 - M poate fi descrisă în mod logic, fără a folosi mijloace externe.


În 1933 Barwise stabilește criteriile pe care trebuie să le satisfacă un computer:

- Nu va stoca răspunsurile la toate problemele posibile.
- Va rezolva numai probleme pentru care i s-a dat o procedură de rezolvare.
- Timpul necesar rezolvării unei probleme este finit.

Turing, la rândul lui, aduce în anii '40 o serie de precizări de ordin formal asupra posibilităților de calcul pe care le poate avea un computer.

Maşina definită de el (*Maşină Turing*) este modelul matematic al calculatoarelor de mai târziu.

¹Pe scurt enunțul acesteia este: O funcție $f: \mathcal{N} \longrightarrow \mathcal{N}$ este efectiv calculabilă dacă și numai dacă este recursivă.



O maşină se compune dintr-un procesor (generator de instrucțiuni), o bandă de memorie care se poate mişca în ambele sensuri, și un cap de citire/scriere fix.

La fiecare tact, banda se mişcă cu o poziție spre stânga sau dreapta, permiţând executarea unei comenzi.

O astfel de comandă (sau *instrucțiune*) este reprezentată în procesor sub forma unui quadruplu (S_h, T_i, O_i, S_k) , cu următoarea semnificație:

Dacă starea procesorului este S_h şi simbolul citit pe bandă este T_i , atunci maşina efectuează operația O_i şi trece procesorul în starea S_k .

sau - ca o variantă formalizată:

if
$$stare = S_h$$
 and $input = T_i$ then $output := O_j$ and $stare := S_k$

Operațiile permise pe o mașină Turing sunt:

- 1. $O_j = T_j$: simbolul T_j este scris pe bandă în locul lui T_i ;
- 2. $O_j = R$: banda se deplasează spre dreapta cu o locație;
- 3. $O_j = L$: banda se deplasează spre stânga cu o locație;
- 4. $O_j = H$: calculul se oprește.

Se demonstrează că orice calculator este echivalent din punct de vedere al posibilităților de calcul cu o mașină Turing, iar aceasta – conform Tezei lui Church – poate aborda orice problemă ce admite o rezolvare algoritmică.


Nu vom prezenta detalii ale acestor aserțiuni, ele constituind subiectul altor domenii de cercetare, mult mai generale și fără multă legătură cu ceea ce vrem să prezentăm în această carte.

1.2 Structura generală a maşinilor de calcul

Structura funcțională a unei mașini de calcul (sau *Computer*) în forma actuală a fost definită în 1947 de von Neumann (1903 - 1957), modificările ulterioare fiind nesemnificative.

În principal ea conține trei componente de bază:

- 1. O unitate centrală de prelucrare (CPU) compusă din: o unitate de calcul (aritmetică și logică) și o unitate de control.
 - Rolul ei principal este de a localiza și executa comenzi.
- 2. Una sau mai multe unități de stocare a datelor (memorii); aici sunt păstrate datele și programele calculatorului (programe care formează componenta de software sau programe utilizator).
- 3. Periferice (intrare/ieșire): unități de transfer a informației spre și dinspre utilizator.




Aceste componente hard comunică între ele printr-un sistem de magistrale. Principalul soft inclus este *sistemul de operare*, care asigură majoritatea funcțiilor de prelucrare ale sistemului.

Sunt trei tipuri majore de instrucţiuni folosite de un calculator: de transfer de date, de prelucrare date și de control al programelor.

Definirea setului de instrucțiuni și modul lor de prelucrare caracterizează în general puterea unui calculator.

Pe baza acestei structuri au fost construite calculatoarele din prima generație (anii '40-'50).


Structura unui astfel de calculator (cum au fost ENIAC, EDVAC, IAS, UNIVAC) este



Impactul cel mai mare asupra dezvoltării sistemelor de calcul l-au avut însă calculatoarele din generația a treia, reprezentantul specific fiind IBM/360 (existent şi în dotarea Universității București, începând cu anul 1967).

Schema generală a structurii unui astfel de calculator este prezentată pe pagina următoare. Notațiile folosite (devenite standard odată cu generația a treia de calculatoare):

- \bullet DPU Unitatea de prelucrare a datelor
- CPU Unitatea de control a programului
- ALU Unitatea aritmetică și logică
- *IO* Intrare / ieșire
- $\bullet \ SR$ Registru de stări
- IR Registru de instrucțiuni
- \bullet AR Registru de calcul pentru instrucțiuni aritmetice
- PC Registru de control al programului




Caracteristici ale calculatoarelor din generația 3 (IBM/360 - IBM/390)

- Introduc ideea de standardizare a construcției, pentru a accepta limbaje de programare universale.
- Constituie baza arhitecturii calculatoarelor actuale.
- Introduc unitățile de informație: octet (byte), cuvânt (word), cuvânt dublu, registru.
- Introduc ideea de micro programare.

Sistemul actual uzual de calcul este computerul, tratat ca unitate independentă (PC sau stație de lucru) dedicată unui singur utilizator.

Structura lui este:



Principalul element hard este un *microprocesor* realizat pe un chip, care conţine o versiune a arhitecturii definite de von Neumann.

El asigură un CPU și este responsabil cu aducerea, decodificarea și executarea instrucțiunilor.

Datele și instrucțiunile au un format standard de grupuri formate din 32 biți (*cuvinte*); acestea sunt unitățile de bază prelucrate de computer.

CPU este caracterizat printr-un set de circa 200 instrucțiuni care realizează transferul și prelucrarea datelor precum și operații de control al programelor (cu o structură rămasă în general aceeași în timp).

CPU poate fi suplimentată cu alt chip (interior sau exterior) numit *co-procesor*, care implementează funcții specializate, cum ar fi prelucrarea de interfețe grafice.

Rolul memoriei principale M este de a stoca programe și date prelucrate de CPU.

Ea este o memorie cu acces aleator (RAM - random access memory), formată din o secvență liniară de componente (de obicei grupuri de 8 biți, numite bytes sau octeți).

Fiecare byte are asociat o adresă unică, care permite CPU să citească sau să schimbe (scrie) conținutul (pe baza unor instrucțiuni de încărcare sau memorare).

Memoria principală M este completată de o memorie secundară, mai mare dar mai lentă (din punct de vedere al accesului), de obicei situată pe hardiscuri (HDD).

Harddiscurile formează o componentă a sistemului de intrare/ieşire (IO).

De asemenea, o memorie intermediară, numită cache poate fi inserată între CPU și M.

Deci un calculator conține mai multe tipuri de memorie, care pot fi ierarhizate în registrele *CPU*: memoria cache, memoria principală și memoria secundară.

Această structură complexă rezultă din faptul că cele mai rapide componente de memorie sunt şi cele mai scumpe; deci ierarhizarea asigură CPU cu un acces rapid la un număr mare de date, la un preţ relativ scăzut.

Scopul unui sistem IO este de a permite utilizatorului să comunice cu calculatorul.

Componentele IO sunt atașate la calculatorul gazdă prin intermediul unor porturi IO, a căror funcție este de a controla transferul de date între componenta de intrare/ieșire și memoria principală.

O astfel de componentă are asignată un set de adrese tip memorie care permit utilizarea de instrucțiuni de intrare/ieşire ce pot fi implementate aproape identic cu instrucțiunile de încărcare respectiv stocare.

Dar deoarece operațiile de intrare/ieşire sunt foarte lente, CPU are nevoie de un timp mult mai lung pentru a accesa un cuvânt aflat în sistemul IO decât unul din memoria M.

Componentele tradiționale de intrare/ieşire sunt tastatura respectiv ecranul de monitor, adaptate în special pentru procesarea informației de tip text.

Adăugarea unei componente punctuale, tip *mouse* permite introducerea ecranului în lista componentelor de intrare; el asigură comunicarea utilizator - computer via imagini grafice. Interfețe audio pentru generarea și recunoașterea sunetelor extind aria de lucru a calculatorului în sistemele multimedia.

1.3 Micro-controllere

Reducerea impresionantă a dimensiunilor şi scăderea costurilor componentelor principale ale unui calculator a permis construirea unor computere specializate pentru anumite probleme, numite *micro-controllere*.


Ele au circuite de control specifice, sau sunt lipsite total de componenta logică (cum ar fi de exemplu circuitul de control al unei mașini de spălat automate).

Programele sunt stocate în memoria ROM ("read only memory"), care formează o parte a memoriei principale folosite de micro-controller.

Acesta este construit direct în obiectul controlat, într-o zona adesea invizibilă și inaccesibilă utilizatorului.

Un micro-controller programat să efectueze operațiile unei aplicații poate înlocui circuitele de control specifice acelei aplicații, adesea cu o reducere de cost apreciabilă.

Majoritatea calculatoarelor actual operabile sunt micro-controllere construite în diverse aparate utilizate în cele mai variate medii.



Schema de mai sus descrie una din primele aplicații ale unui micro-controller: un punct de vânzare terminal care înlocuiește casa într-un supermarket.

Micro-controllerul folosit are structura unui computer convențional.

El este construit în jurul unei magistrale de sistem de care sunt atașate un microprocesor (cu rol de CPU), cel puţin un chip ROM pentru stocarea programului şi cel puţin un chip RAM pentru lucru şi stocarea datelor.

Toate perifericele IO sunt conectate la sistem folosind porturi IO cu interfete standard.

Perifericele tipice unei astfel de aplicații sunt: tastatura, o imprimantă pentru eliberarea chitanțelor, un monitor, un scaner pentru codurile de bare ale produselor și un cititor de card (credit sau debit).

Acest ultim periferic necesită o conectare la o rețea telefonică pentru autorizarea cardului.

Ultima componentă este o legătură la un calculator central, folosit pentru informații de preț, controlul stocului de produse etc.

1.4 Ce înseamnă "Arhitectura unui Calculator"

Termenul de "Arhitectură a calculatorului" a fost folosit prima oară de firma IBM în 1964.

Necesitatea lui a apărut deoarece în acea perioadă tehnologia hardware permitea o avansare rapidă a proceselor de calcul, înlocuind frecvent o structură cu alta; tehnologia software nu avea posibilitatea de a ține pasul, orice nouă structură hard necesitând programe noi.

Pentru a avea posibilitatea de a folosi la noile componente hard coduri program deja scrise, ceva trebuia menținut stabil.

Corpul de cercetători ai firmei IBM (leaderul necontestat în domeniul tehnicii de calcul din acea perioadă) a decis stabilizarea setului de operații elementare necesare programatorului.

Definiția 1.2 Arhitectura unui calculator este imaginea logică și funcțională a unui computer cu care lucrează un programator.

Odată această arhitectură stabilită, cele două componente ale unui computer: hardware (mulţimea pieselor care formează calculatorul) şi software (mulţimea programelor rulate de calculator) se pot dezvolta independent una de alta.

O bună perioadă de timp arhitectura putea fi doar îmbunătățită, fiind adăugate noi facilități, dar nefiind eliminată nici o funcție.

Deci un program scris pentru o primă versiune a arhitecturii va funcționa pe orice versiune ulterioară.

Rezumând, architectura calculatorului este o interfață între hardul și softul unui computer și presupune:

- o maşină capabilă să realizeze o mulțime finită de operații elementare,
- o memorie, conţinând o descriere a modului cum pot fi folosite funcţiile elementare pentru a realiza procese de calcul,
- un mecanism de control care permite utilizarea descrierii pentru a pune maşina să lucreze, în două variante:
 - executînd descrierea
 - interpretînd descrierea.

unde, prin **execuție** se înțelege o acțiune de un "pas" asociată fiecărui "element" al descrierii, iar prin **interpretare** se înțelege o secvență de acțiuni asociate fiecărui "element" al descrierii.

Evident, în ambele variante, acțiunile vor depinde direct de modul de definire al descrierii.

Lucrarea de față abordează elementele fundamentale necesare construirii arhitecturii unui calculator. Sunt schițate noțiunile teoretice și structurile celor mai simple circuite care formează unitatea logico-aritmetică, unitatea centrală de prelucrare precum și componentele de memorie.

Celor care vor să aprofundeze domeniul le recomand referințele bibliografice precum și numeroase site-uri de Internet dedicate sistemelor de calcul.

Capitolul 2

Reprezentarea numerelor în calculator

2.1 Coduri de reprezentare a datelor

Utilizarea codurilor a apărut pentru a asigura o comunicare între un utilizator și un sistem de calcul (specific unui calculator); principalul obstacol – care este depășit printr-un cod de reprezentare a datelor – constă în corelarea dintre modul în care sunt prelucrate datele de către o persoană fizică (care gândește în sistemul zecimal) și un computer (unde sistemul de bază este cel binar).

Definiția 2.1 Fiind date două mulțimi finite și nevide A (alfabet sursă) și B (alfabet cod), o codificare este o aplicație injectivă¹ $\phi: A \longrightarrow B^+$.

Observația 2.1 S-a notat cu B^+ mulțimea secvențelor nevide de caractere formate cu elemente din B. De exemplu, dacă $B = \{0,1\}$ atunci $B^+ = \{0,1,00,01,10,11,000,\ldots\}$.

Multimea $C = \phi(A)$ se numește cod, iar elementele sale sunt cuvinte - cod.

Dacă B are numai două simboluri, codificarea ϕ se numește binară, iar $\phi(A)$ este un cod binar.

Deşi simple, codurile binare sunt de obicei lungi şi deci greu de manipulat.

Adesea este mai convenabil să grupăm simbolurile binare formând alfabete mai complexe.

Astfel, formând grupuri de câte patru simboluri binare, se obține codul hexazecimal:

O aplicație f este injectivă dacă din egalitatea f(x) = f(y) rezultă x = y și nimic alteeva.

0	0000	4	0100	8	1000	C	1100
1	0001	5	0101	9	1001	D	1101
2	0010	6	0110	A	1010	E	1110
3	0011	7	0111	B	1011	F	1111

Reprezentarea în această bază (care folosește simbolurile auxiliare A, B, C, D, E, F pentru numerele 10, 11, 12, 13, 14 și respectiv 15) se indică adesea prin indicele 16 așezat la sfârșit. De exemplu,

$$(61)_{16} = (0110\ 0001)_2$$

Dacă nu există nici o confuzie, atunci indicii care semnalează baza se ignoră.

Utilizarea acestui cod este aproape universal acceptată.

Astfel, memoria calculatorului lucrează cu biți grupați în bytes (sau octeți).

Un octet se reprezintă de obicei nu ca o secvență de 8 cifre binare, ci ca o pereche de cifre hexazecimale.

Astfel, de exemplu $(00101101)_2$ se scrie $(2D)_{16}$, $(01100000)_2$ se reprezintă prin $(60)_{16}$ etc.

2.1.1 Coduri ponderate și neponderate

Codurile binare sau hexazecimale nu sunt singurele modalități de codificare a numerelor în calculator.

Practic, plecând de la reprezentarea binară, se poate construi o paletă largă de coduri. Ele sunt clasificate în

- coduri ponderate;
- coduri neponderate.

Codurile ponderate asociază unei cifre zecimale un grup de patru cifre binare, fiecărei cifre binare fiindu-i asociată o "pondere" corespunzătoare puterii lui 2 din cadrul codului.

Codul hexazecimal - binar prezentat mai sus este un exemplu de cod ponderat. El mai este numit adesea și *codul* 8421.

Codurile neponderate asociază unei cifre zecimale un grup de patru cifre binare, fără a avea semnificația unei ponderi.

Cele mai cunoscute astfel de coduri sunt codurile Exces 3 și Gray.

Codul Exces 3 este rezultat din codul hexazecimal prin adunarea numărului 3 (scris în binar) la fiecare cifră.

În acest fel, prin complementarea cifrelor binare care formează codul cifrei i se obține codul cifrei 9-i.

Pentru codul Gray, caracteristic este faptul că orice codificare a unui număr diferă de codificarea succesorului său prin exact o cifră binară.

Cele două coduri sunt reprezentate în tabelul următor:

Cifra	0	1	2	3	4	5	6	7	8	9
Exces 3	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100
Gray	0000	0001	0011	0010	0110	0111	0101	0100	1100	1101

2.1.2 Reprezentarea zecimal codificat binar

Aproape toate calculatoarele folosesc pentru memorarea cifrelor zecimale reprezentarea în cod 8421.

Însă, deoarece sistemele de calcul lucrează cu octeți, deși sunt suficiente 4 biți pentru o cifră zecimală, se folosesc două modalități de codificare:

- Forma condensată (împachetată), în care, pe cele 8 poziții ale unui octet sunt reprezentate două cifre zecimale exprimate în binar;
- Forma dilatată (despachetată), în care pe fiecare octet se reţine o singură cifră zecimală pe ultimii patru poziţii binare.

Primele patru poziții ale fiecărui octet sunt ocupate de o marcă M.

Exemplul 2.1 Numărul 342 este memorat pe doi octeți în forma împachetată

și pe trei octeți în forma despachetată:

	3		4		2
M	0 0 1 1	M	0 1 0 0	M	0010

2.1.3 Codul ASCII

Char	Cod	Char	Cod	Char	Cod
	$(20)_{16}$	@	$(40)_{16}$	($(60)_{16}$
!	$(21)_{16}$	A	$(41)_{16}$	a	$(61)_{16}$
,,	$(22)_{16}$	В	$(42)_{16}$	b	$(62)_{16}$
#	$(23)_{16}$	С	$(43)_{16}$	c	$(63)_{16}$
\$	$(24)_{16}$	D	$(44)_{16}$	d	$(64)_{16}$
%	$(25)_{16}$	\mathbf{E}	$(45)_{16}$	е	$(65)_{16}$
&	$(26)_{16}$	F	$(46)_{16}$	f	$(66)_{16}$
′	$(27)_{16}$	G	$(47)_{16}$	g	$(67)_{16}$
()	$(28)_{16}$	H	$(48)_{16}$	h	$(68)_{16}$
)	$(29)_{16}$	I	$(49)_{16}$	i	$(69)_{16}$
*	$(2A)_{16}$	J	$(4A)_{16}$	j	$(6A)_{16}$
+ ,	$(2B)_{16}$	K	$(4B)_{16}$	k	$(6B)_{16}$
($(2C)_{16}$	L	$(4C)_{16}$	1	$(6C)_{16}$
_	$(2D)_{16}$	M	$(4D)_{16}$	m	$(6D)_{16}$
	$(2E)_{16}$	N	$(4E)_{16}$	n	$(6E)_{16}$
/	$(2F)_{16}$	О	$(4F)_{16}$	О	$(6F)_{16}$
0	$(30)_{16}$	P	$(50)_{16}$	p	$(70)_{16}$
1	$(31)_{16}$	Q	$(51)_{16}$	q	$(71)_{16}$
2	$(32)_{16}$	R	$(52)_{16}$	r	$(72)_{16}$
3	$(33)_{16}$	S	$(53)_{16}$	S	$(73)_{16}$
4	$(34)_{16}$	Т	$(54)_{16}$	t	$(74)_{16}$
5	$(35)_{16}$	U	$(55)_{16}$	u	$(75)_{16}$
6	$(36)_{16}$	V	$(56)_{16}$	V	$(76)_{16}$
7	$(37)_{16}$	\mathbf{W}	$(57)_{16}$	W	$(77)_{16}$
8	$(38)_{16}$	X	$(58)_{16}$	X	$(78)_{16}$
9	$(39)_{16}$	Y	$(59)_{16}$	У	$(79)_{16}$
:	$(3A)_{16}$	\mathbf{Z}	$(5A)_{16}$	\mathbf{z}	$(7A)_{16}$
;	$(3B)_{16}$	[$(5B)_{16}$	{	$(7B)_{16}$
<	$(3C)_{16}$	\	$(5C)_{16}$		$(7C)_{16}$
=	$(3D)_{16}$]	$(5D)_{16}$	}	$(7D)_{16}$
>	$(3E)_{16}$	^	$(5E)_{16}$		$(7E)_{16}$
?	$(3F)_{16}$	-	$(5F)_{16}$	DEL	$(7F)_{16}$

Un cod foarte important folosit în reprezentarea standard a simbolurilor alfabetice şi numerice este codul ASCII (American Standard Code for Information Interchange).

El are $2^8 = 256$ simboluri sursă, codificate în secvențe binare de lungime 8; tabelul de mai sus cuprinde simbolurile printabile având codurile ASCII în intervalul [32, 127] (în

domeniul [0, 31] nu sunt simboluri printabile, iar în zona [128, 255] se definesc simboluri auxiliare, care nu sunt pe tastatură).

De exemplu, litera A, va avea codul hexazecimal - binar

$$(41)_{16} = (01000001)_2$$

căruia în zecimal îi corespunde numărul 65.

De remarcat modalitatea diferită de codificare a cifrelor zecimale.

În codul ASCII se codifică *caracterele*; deci – în această codificare, cifrele $0, 1, \ldots, 9$ sunt considerate caractere și prelucrate ca atare.

De exemplu, nu se pot face operații aritmetice obișnuite cu ele, ci doar cu codurile ASCII asociate.

Codul ASCII nu este singurul cod construit pentru caractere.

Cel mai cuprinzător cod folosit – care cuprinde caracterele şi semnele tuturor alfabetelor utilizate pe tastaturi este *Unicode*.

Folosind o notare numerică pe 32 sau 16 biţi, el oferă un cod unic pentru fiecare caracter, indiferent de platforma folosită, de program sau limbaj.

Unicode este solicitat drept standard de XML, Java, ECMAScript (JavaScript), LDAP, CORBA 3.0, WML etc.

Pentru orice detaliu privind versiunile Unicode, se poate folosi site-ul http://www.unicode.org.

2.2 Reprezentarea numerelor în sistemele de calcul

În calculatoare, sistemul de numerație utilizat este cel binar.

Reprezentarea numerelor în acest sistem se face în mai multe forme, în funcție de tipul lor; pentru fiecare tip, operațiile aritmetice elementare sunt efectuate de către dispozitive speciale înglobate în arhitectura calculatorului (ceea ce asigură o viteză sporită de calcul).

2.2.1 Reprezentarea numerelor întregi

Reprezentarea în memoria calculatorului a numerelor întregi (numită și reprezentare algebrică) se realizează pe un număr fix de n poziții binare (de regulă n = 8, 16, 32, 64 sau 128).

Această reprezentare poate fi schematizată în modul următor:



Prima poziție din stânga (a *n*-a poziție binară) este numită *bit de semn*; ea este ocupată de un bit care are valoarea '0' dacă numărul este nenegativ, '1' dacă numărul este negativ.

A i-a cifră binară este coeficientul lui 2^{i-1} în reprezentarea numărului în baza 2.

Deci cel mai mare număr întreg care se poate reprezenta pe n biți este

$$1 \cdot 2^{n-2} + 1 \cdot 2^{n-3} + \ldots + 1 \cdot 2^1 + 1 \cdot 2^0 = 2^{n-1} - 1$$

De exemplu, pentru n = 16, acesta este $2^{15} - 1 = 32.767$.

În schimb, cel mai mic număr care poate fi memorat este -2^{n-1} ; el are reprezentarea

În cazul n = 16, acesta este $-2^{15} = -32.768$.

Deci pe 16 poziții binare pot fi reprezentate toate numerele întregi din intervalul [-32.768, 32.767].

2.2.2 Operații cu numere întregi

Adunarea a două numere întregi se efectuează în binar, poziție cu poziție, de la dreapta spre stânga; dispozitivul aritmetic al sistemelor de calcul care efectuează adunarea se numește *sumator*.

Exemplul 2.2 Să efectuăm adunarea 23+15 folosind reprezentarea pe 8 cifre binare (un octet). Efectuarea acestei operații este redată de figura următoare:

) 1 1	0	1	0	0	0
1 1	1	0	0	0	0
$) \mid 1 \mid 1$	0	0	1	0	0

Pentru scădere se folosește același dispozitiv aritmetic care realizează adunarea.

Motivația constă în faptul că orice scădere se poate scrie sub forma unei adunări x - y = x + (-y).

Pentru aceasta este necesară o reprezentare a numerelor negative astfel încât să permită aplicarea relației de mai sus.

Sunt cunoscute trei astfel de reprezentări:

- 1. Cod direct, care coincide cu reprezentarea algebrică (folosind bitul de semn);
- 2. Cod invers (sau cod complementar la 1): se obţine prin înlocuirea fiecărei cifre binare a cu 1-a;
- 3. Cod complementar (la 2): se obține din codul invers, la care în faza a doua se adună numărul 1.

Exemplul 2.3 Să reprezentăm în fiecare din cele trei forme, pe 16 biţi (doi octeţi), numărul -320.

(1) Deoarece $320 = (101000000)_2$, reprezentarea lui -320 în cod direct este:

_																
									l							
1 -	1	\cap	\cap	\cap	\cap	\cap	\cap	1 1	\cap	1	\cap	\cap	\cap	\cap	\cap	\cap
					0									0	()	
	_	0				0	0		0						U	0
1				l	l	l .			I	l .		l	l			l

(2) Codul invers se obține din reprezentarea numărului 320, prin complementarea tuturor cifrelor binare:

1	1	1	1	1	1	1	0	1	0	1	1	1	1	1	1
_	_	_	_	-	_	_	~	_		_	_	_	_	_	_

(3) Pentru codul complementar, se adună 1 la codul invers:

		1	1	1	1	1	1	1	0	1	1	0	0	0	0	0	0
--	--	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

Scăderea se transformă în adunare prin reprezentarea scăzătorului în cod invers sau cod complementar.

Deoarece marea majoritate a implementărilor folosesc codul complementar, ne referim la această manieră de operare.

Motivarea matematică este foarte simplă.

Să presupunem că avem un număr întreg, reprezentat în binar (pe n biţi) sub forma $a_n a_{n-1} \dots a_2 a_1$, unde

$$a = \sum_{i=1}^{n-1} a_i 2^{i-1}$$

iar a_n este bitul de semn.

Atunci reprezentarea lui a în cod complementar este

$$\overline{a} = \sum_{i=1}^{n-1} (1 - a_i) 2^{i-1} + 1 = \sum_{i=1}^{n-1} 2^{i-1} - \sum_{i=1}^{n-1} a_i 2^{i-1} + 1 = 2^{n-1} - 1 - a + 1 = 2^{n-1} - a$$

Deci

$$a = 2^{n-1} - \overline{a}$$

și diferența b-a se poate scrie

$$b - a = b + \overline{a} - 2^{n-1}$$

De remarcat că numărul 2^{n-1} nu afectează pozițiile binare ale numărului, ci numai bitul de semn.


Revenind la algoritm, pentru scăderea b-a se efectuează următorii paşi:

- 1. Se trece a în cod complementar;
- 2. Se face adunarea dintre b şi a scris în noua reprezentare;
- 3. Dacă rezultatul este negativ, acesta este reprezentat tot în cod complementar;
- 4. Dacă apare transport la poziția alocată semnului, acesta se ignoră.

Exemplul 2.4 Să se efectueze 32 – 41 cu reprezentare în cod complementar a scăzătorului, pe 8 cifre binare.

$$32 = (100000)_2, 41 = (101001)_2.$$

Efectuarea operației de scădere este redată prin schema următoare:



2.2.3 Reprezentarea numerelor reale în virgulă mobilă

Numerele reale se reprezintă în interiorul unui sistem de calcul sub formă fracționară, într-o codificare numită virgulă mobilă (floating point).

In prima fază, orice număr este adus la forma

$$N = \pm 1, f \times 2^{\pm e}$$

unde:

- N este numărul care trebuie reprezentat în virgulă mobilă,
- f partea fracționară a lui N,
- $\pm 1, f$ se numește mantisă și trebuie să respecte relația de normalizare

$$1 \le |1, f| < 2;$$

- 2 este baza sistemului de numerație (sistemul binar),
- $\pm e$ este exponentul bazei sistemului de numerație.

Exemplul 2.5 Numărul N = 25 se scrie în virgulă mobilă sub forma $25 = (11001)_2 = 1,1001 \times 2^4$.

Exemplul 2.6 Numărul $\frac{31}{32}$ se va scrie sub forma unui număr în virgulă mobilă astfel: $\frac{31}{32} = \frac{2^4 + 2^3 + 2^2 + 2^1 + 2^0}{2^5} = 2^{-1} + 2^{-2} + 2^{-3} + 2^{-4} + 2^{-5} = (0, 11111)_2 = 1, 1111 \times 2^{-1}.$

$$\frac{31}{32} = \frac{2^4 + 2^3 + 2^2 + 2^{1} + 2^0}{2^5} = 2^{-1} + 2^{-2} + 2^{-3} + 2^{-4} + 2^{-5} = (0, 11111)_2 = 1, 1111 \times 2^{-1}.$$

Exemplul 2.7 Pentru $N = -\frac{1}{8}$ reprezntarea în virgulă mobilă este: $-\frac{1}{8} = -2^{-3} = (-0,001)_2 = -1,0 \times 2^{-3}$.

De observat că – practic – inegalitatea de normalizare coincide cu poziționarea virgulei în cadrul numărului binar după prima cifră 1, concomitent cu modificarea corespunzătoare a exponentului bazei.

Reprezentarea numerelor în virgulă mobilă are două forme standard:

- 1. reprezentarea în virgulă mobilă simplă precizie;
- 2. reprezentarea în virgulă mobilă dublă precizie.

Reprezentarea în simplă precizie se face pe un cuvânt (32 poziții binare) sub forma:

Prima poziție (S) reprezintă semnul numărului N; el este codificat cu 0 dacă N > 0 și 1 dacă N < 0. Pentru cazul N = 0, S este nedeterminat.

Următoarele opt poziții binare sunt ocupate de o constantă numită caracteristică (C), construită în așa fel încât să codifice exponentul împreună cu semnul său.

Caracteristica este calculată după formula

$$C = e + 127$$

Dacă $C \ge 127$, atunci $e \ge 0$, iar pentru C < 127, exponentul va fi negativ.

Valoarea maximă a caracteristicii este $2^8 - 1 = 255$, ceea ce înseamnă că cel mai mare exponent admis de reprezentarea în simplă precizie este e = 255 - 127 = 128.

Ultimele 23 poziții binare sunt alocate reprezentării fracției aliniată la stânga și completată (eventual) cu zerouri (nesemnificative).

Exemplul 2.8 Pentru reprezentarea în virgulă mobilă simplă precizie a numărului din Exemplul 2.5, deoarece $25 = 1,1001 \times 2^4$, vom avea S = 0, f = 1001 și $C = e + 127 = 4 + 127 = 131 = (10000011)_2$.

Deci

Exemplul 2.9 Pentru
$$\frac{31}{32} = 1,1111 \times 2^{-1}$$
 (Exemplul 2.6) avem $S = 0$, $f = 1111$, $C = -1 + 127 = 126 = (01111110)_2$, $deci$

$$\frac{32\ 31}{0\ 0\ 1\ 1\ 1\ 1\ 1\ 0\ 0\ 1\ 1\ 1\ 1\ 1\ 0\ 0\ 0\ 0\ \dots\dots\dots 0\ 0}$$

Reprezentarea în virgulă mobilă dublă precizie se realizează pe 64 poziții binare (cuvânt dublu), a cărui structură este

În acest caz, caracteristica este reprezentată pe 11 cifre binare, având posibilitatea de a înmagazina o valoare maximă $2^{11} - 1 = 2047$, ceea ce corespunde unui exponent e = 2047 - 1023 = 1024.

Partea fracționară ocupă 52 poziții binare.

Exemplul 2.11 Să reprezentăm în virgulă mobilă dublă precizie numărul -124,0625. Vom avea $124,0625 = (1111100,0001)_2 = 1,1111000001 \times 2^6$, deci S = 1, f = 1111000001, $C = e + 1023 = 6 + 1023 = 1029 = (10000000101)_2$.

Reprezentarea este

La ambele forme de reprezentare în virgulă mobilă, cifra 1 dinaintea virgulei nu se reprezintă; observația este utilă atunci când se dorește obținerea numărului real din una din formele de reprezentare în virgulă mobilă.

Exemplul 2.12 Un număr în virgulă mobilă are forma:

11000010 11001111 00001111 00100001

Urmărind forma de reprezentare, se constată că:

- Prima cifră S = 1 indică un număr negativ;
- Următoarele 8 cifre binare specifică valoarea caracteristicii

C = 10000101 = 133, $deci\ e = 133 - 127 = 6$;

- Partea fracționară ocupă ultimele 23 cifre binare f = 10011110000111100100001. Deci numărul este

 $N = -1,10011110000111100100001 \times 2^6 = -1100111,10000111100100001 = -103,5296.$

2.2.4 Operații în virgulă mobilă

Adunarea și scăderea a două numere în virgulă mobilă se efectuează astfel:

- 1. Se compară cei doi exponenți pentru a-l determina pe cel mai mare;
- 2. Se aliniază mantisa numărului cu exponent mai mic, prin deplasarea virgulei corespunzătoare exponentului mai mare;
- 3. Se adună (scad) mantisele aliniate, păstrând exponentul comun;
- 4. Eventual se normalizează mantisa, concomitent cu modificarea rezultatului.

Exemplul 2.13 Să se efectueze adunarea în virgulă mobilă $\frac{3}{4} + 7$.

$$x = \frac{3}{4} = \frac{2^1 + 2^0}{2^2} = 2^{-1} + 2^{-2} = (0, 11)_2 = 1, 1 \times 2^{-1},$$

$$y = 7 = (111)_2 = 1, 11 \times 2^2.$$

Deoarece y are exponentul mai mare, x se va alinia corespunzător:

$$x = 1,11 \times 2^{-1} = 0,0011 \times 2^{2}$$

Acum

$$x + y = (0,0011 + 1,11) \times 2^2 = 1,1111 \times 2^2.$$

Nu este necesară normalizarea mantisei.

Exemplul 2.14 $S\ddot{a}$ calculăm în virgulă mobilă 34 - 9:

$$\begin{array}{l} x=34=(100010)_2=1,001\times 2^5,\\ y=9=(1001)_2=1,001\times 2^3=0,01001\times 2^5.\\ Deci\ x-y=(1,00010-0,01001)\times 2^5=0,11001\times 2^5.\\ Normaliz\hat{a}nd,\ se\ obtine \end{array}$$

$$x - y = 1,1001 \times 2^4 = (11001)_2 = 25$$

Operațiile de înmulțire și împărțire presupun:

- 1. Adunarea (scăderea) exponenților;
- 2. Înmulțirea (împărțirea) mantiselor;
- 3. Eventuala normalizare a mantisei.

Exemplul 2.15 $S\ddot{a}$ se efectueze în virgulă mobilă $5 \cdot 9$:

$$x = 5 = (101)_2 = 1,01 \times 2^2, \quad y = 9 = (1001)_2 = 1,001 \times 2^3.$$

 $x \cdot y = (1,01 \cdot 1,001) \times 2^{2+3} = 1,01101 \times 2^5 = (101101)_2 = 45.$

Exemplul 2.16 Să se efectueze în virgulă mobilă 5 : 10.

$$x = 5 = (101)_2 = 1,01 \times 2^2, \quad 10 = (1010)_2 = 1,01 \times 2^3.$$

 $x; y = (1,01:1,01) \times 2^{2-3} = 1,0 \times 2^{-1} = (0,1)_2 = 0,5.$

Exerciții 2.3

1. Să se treacă din baza 10 în baza 2 numerele

$$18926; -7772; 7863, 15; -0, 7.$$

2. Să se treacă din baza 2 în baza 10 numerele

3. Să se efectueze calculele

$$11 + 32600$$
, $599 - 10692$, $9862 + 20043 - 18552$.

- 4. Să se definească scăderea a două numere întregi folosind ca reprezentare codul invers.
- 5. Să se scrie în virgulă mobilă numerele

6489;
$$-0,1; \frac{85}{256}$$
.

- 6. Să se reprezinte numerele scrise în virgulă mobilă în exercițiul anterior, pe
 - (1) 32 poziții binare (simplă precizie);
 - (2) 64 poziții binare (dublă precizie).
- 7. Ce număr real are reprezentarea în simplă precizie 000010010011010110100011010101011.
- 8. Aceeași problemă pentru numărul a cărui reprezentare în dublă precizie este:

9. Să se efectueze în virgulă mobilă calculele
$$8+\frac{7}{32};\quad \frac{25}{36}-799;\quad 361\times 12,495;\quad 38398/73.$$

10. Să se detalieze operațiile de adunare și scădere cu numere reprezentate în forma condensată.

Capitolul 3

Algebre și funcții boolene

3.1 Definirea algebrelor booleene

Elementul teoretic fundamental necesar pentru analiza și sinteza circuitelor care formează arhitectura unui calculator este cel de $Algebră~Boole^1$.

Definiția 3.1 O algebră Boole este un sistem $\mathcal{B} = (B, \vee, \wedge, 0, 1)$ cu proprietățile:

- 1. $\forall a, b, c \in B \quad (a \lor b) \lor c = a \lor (b \lor c); (asociativitatea lui \lor)$
- 2. $\forall a, b, c \in B \quad (a \land b) \land c = a \land (b \land c); (asociativitatea lui \land)$
- 3. $\forall a, b \in B \quad a \vee b = b \vee a$; (comutativitatea lui \vee)
- 4. $\forall a, b \in B$ $a \land b = b \land a$; (comutativitatea lui \land)
- 5. $\exists 0 \in B \text{ unic astfel } \hat{n} c \hat{a} t \ \forall a \in B \quad a \lor 0 = 0 \lor a = a; \text{ (element unitate pentru } \lor \text{)}$
- 6. $\exists 1 \in B \text{ unic astfel } \hat{n} c \hat{a} t \ \forall a \in B \quad a \land 1 = 1 \land a = a; \text{ (element unitate pentru } \land)$
- 7. $\forall a, b, c \in B$ $a \vee (b \wedge c) = (a \vee b) \wedge (a \vee c)$; (distributivitatea lui \vee față de \wedge)
- 8. $\forall a, b, c \in B$ $a \land (b \lor c) = (a \land b) \lor (a \land c)$; (distributivitatea lui \land față de \lor)
- 9. $\forall a \in B, \exists \overline{a} \in B \quad a \wedge \overline{a} = 0, \quad a \vee \overline{a} = 1.$ (complement)

O primă observație este că o algebră booleană are cel puțin două elemente 0 și 1, iar $0 \neq 1$.

¹George Boole (1815 - 1864): matematician și filosof englez, considerat − prin prisma algebrelor care îi poartă numele − unul din fondatorii informaticii teoretice.

Exemplul 3.1 Fie Q o mulțime. Mulțimea $Q = \{P | P \subseteq Q\} = 2^Q$ formează o algebră Boole cu operațiile de reuniune și intersecție.

Elementul 0 este mulțimea vidă \emptyset , iar elementul 1 este mulțimea Q.

Axiomele din Definiția 3.1 se verifică imediat.

Exemplul 3.2 Multimea $B = \{0, 1\}$ cu operațiile

formează de asemenea o algebră booleană $\mathcal{B}=(B,\vee,\wedge,0,1)$.

3.2 Proprietăți ale algebrelor booleene

În acest paragraf vom face o trecere în revistă a principalelor proprietăți îndeplinite de o algebră Boole.

Teorema 3.1 Într-o algebră booleană sunt verificate legile de idempotență:

$$a \lor a = a, \quad a \land a = a.$$

Demonstrație: Vom avea

$$a \vee a = (a \vee a) \wedge 1 = (a \vee a) \wedge (a \vee \overline{a}) = a \vee (a \wedge \overline{a}) = a \vee 0 = a.$$

Pentru a doua relație vom proceda similar (prin dualitate):

$$a \wedge a = (a \wedge a) \vee 0 = (a \wedge a) \vee (a \wedge \overline{a}) = a \wedge (a \vee \overline{a}) = a \wedge 1 = a.$$

Teorema 3.2
$$a \lor 1 = 1, \quad a \land 0 = 0.$$

Demonstrație:

$$a \vee 1 = (a \vee 1) \wedge 1 = (a \vee 1) \wedge (a \vee \overline{a}) = a \vee (1 \wedge \overline{a}) = a \vee \overline{a} = 1,$$

$$a \wedge 0 = (a \wedge 0) \vee 0 = (a \wedge 0) \vee (a \wedge \overline{a}) = a \wedge (0 \vee \overline{a}) = a \wedge \overline{a} = 0.$$

Teorema 3.3
$$a \lor (a \land b) = a, \quad a \land (a \lor b) = a. \ (absorbtie)$$

Demonstrație:

$$a \vee (a \wedge b) = (a \wedge 1) \vee (a \wedge b) = a \wedge (1 \vee b) = a \wedge (b \vee 1) = a \wedge 1 = a,$$

$$a \wedge (a \vee b) = (a \wedge a) \vee (a \wedge b) = a \vee (a \wedge b) = a.$$

31

Teorema 3.4 Pentru orice $a \in B$, \overline{a} este unic.

Demonstrație: Presupunem prin absurd că există două complemente $\overline{a},\overline{a}_1$ ale lui a.

Conform Definiției 3.1, avem

$$a \vee \overline{a} = a \vee \overline{a}_1 = 1, \quad a \wedge \overline{a} = a \wedge \overline{a}_1 = 0.$$

Atunci

$$\overline{a}_1 = 1 \wedge \overline{a}_1 = (a \vee \overline{a}) \wedge \overline{a}_1 = \overline{a}_1 \wedge (a \vee \overline{a}) = (\overline{a}_1 \wedge a) \vee (\overline{a}_1 \wedge \overline{a}) = 0 \vee (\overline{a}_1 \wedge \overline{a}) = (a \wedge \overline{a}) \vee (\overline{a}_1 \wedge \overline{a}) = (a \vee \overline{a}_1) \wedge \overline{a} = 1 \wedge \overline{a} = \overline{a}.$$

Teorema 3.5 $\overline{\overline{a}} = a$.

Demonstrație: \overline{a} este complementul lui \overline{a} . Dar și a este complementul lui \overline{a} .

Deoarece complementul este unic (Teorema 3.4), rezultă $\overline{a} = a$.

Deci, putem considera complementara ca o aplicație bijectivă

$$-: B \longrightarrow B.$$

Teorema 3.6
$$\overline{a \lor b} = \overline{a} \land \overline{b}, \quad \overline{a \land b} = \overline{a} \lor \overline{b}. \ (regulile \ De \ Morgan)$$

Demonstrație: Vom demonstra că $(a \lor b) \lor (\overline{a} \land \overline{b}) = 1$ și $(a \lor b) \land (\overline{a} \land \overline{b}) = 0$; deci $a \lor b$ și $\overline{a} \land \overline{b}$ sunt complementare.

Din Teorema 3.4 rezultă atunci $\overline{a \vee b} = \overline{a} \wedge \overline{b}$.

Vom avea

$$(a\vee b)\vee(\overline{a}\wedge\overline{b})=[(a\vee b)\vee\overline{a}]\wedge[(a\vee b)\vee\overline{b}]=[(b\vee a)\vee\overline{a}]\wedge[a\vee(b\vee\overline{b})]=[b\vee(a\vee\overline{a})]\wedge(a\vee 1)=(b\vee 1)\wedge 1=1\quad\text{ si}$$

$$(a \vee b) \wedge (\overline{a} \wedge \overline{b}) = [a \wedge (\overline{a} \wedge \overline{b})] \vee [b \wedge (\overline{a} \wedge \overline{b})] = [(a \wedge \overline{a}) \wedge \overline{b}] \vee [b \wedge (\overline{b} \wedge \overline{a})] = 0 \vee [(b \wedge \overline{b}) \wedge \overline{a}] = 0.$$
 Pentru a doua relație se procedează similar.

3.3 Alte operații booleene

Înafara celor trei operații folosite până acum de o algebră booleană $(\vee, \wedge, -)$, mai sunt cunoscute și alte operații.

Astfel, putem enumera:

- 1. Diferența simetrică: $a \oplus b = (a \wedge \overline{b}) \vee (\overline{a} \wedge b);$
- 2. Operatorul Sheffer: $a|b = \overline{a \wedge b}$;
- 3. Echivalenţa: $a \sim b = (a \vee \overline{b}) \wedge (\overline{a} \vee b)$;
- 4. Implicația: $a \to b = b \lor \overline{a}$.

Observația 3.1 În arhitectura calculatorului, implementarea operatorului \oplus este notată cu XOR, iar | cu NAND.

Cei patru operatori au o serie de proprietăți specifice ale căror demonstrații le lăsăm ca exercițiu.

Propoziția 3.1

- 1. $0 \oplus 0 = 1 \oplus 1 = 0$, $0 \oplus 1 = 1 \oplus 0 = 1$;
- 2. \oplus este asociativă și comutativă;
- 3. $a \oplus 0 = a$, $a \oplus 1 = \overline{a}$;
- 4. $a \oplus a = 0$, $a \oplus \overline{a} = 1$;
- 5. $a \oplus b = c \implies a \oplus c = b$;
- 6. $a \oplus b = c \implies a \oplus b \oplus c = 0$;
- 7. $a \wedge (b \oplus c) = (a \wedge b) \oplus (a \wedge c)$.

Propoziția 3.2

- 1. $a \sim b = \overline{a \oplus b}$:
- 2. $a \sim b = \overline{a} \sim \overline{b}$;
- 3. $a \sim b = (a \rightarrow b) \wedge (b \rightarrow a);$

Propoziția 3.3 Afirmațiile

- 1. $a \oplus b = 0$;
- 2. $a \sim b = 1$;
- 3. a = b;

sunt echivalente.

33

Funcții booleene 3.4

In continuare vom considera o algebră booleană particulară (vezi și Exemplul 3.2) $\mathcal{A} = (\{0,1\}, +, \cdot, 0, 1)$ unde

$$\begin{array}{c|ccccc} + & 0 & 1 & & & \cdot & 0 & 1 \\ \hline 0 & 0 & 1 & & & \overline{0} & 0 & 0 \\ 1 & 1 & 1 & & 1 & 0 & 1 \end{array}$$

Mai avem $\overline{0} = 1$, $\overline{1} = 0$. Axiomele unei algebre booleene se verifică imediat.

În mod uzual, operatorul \cdot se omite (similar cu operatorul de înmulțire din matematică).

Vom nota de asemenea
$$\{0,1\}^n = \underbrace{\{0,1\} \times \{0,1\} \times \ldots \times \{0,1\}}_{n \text{ ori}}$$
.

Definiția 3.2 O funcție booleană $f(x_1, x_2, ..., x_n)$ este o aplicație $f: \{0,1\}^n \longrightarrow \{0,1\}.$

Exemplul 3.3 Pentru n = 2 se pot construi 16 funcții booleene de două variabile:

x_1	x_2	f_0	f_1	f_2	f_3	f_4	f_5	f_6	f_7	f_8	f_9	f_{10}	f_{11}	f_{12}	f_{13}	f_{14}	f_{15}
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1

 $\ddot{\text{In}}$ general – pentru n oarecare – vom avea:

Propoziția 3.4 Pentru orice $n \ge 1$ se pot defini 2^{2^n} funcții booleene de n variabile.

Demonstrație: Este imediată, deoarece $\{0,1\}^n$ are 2^n elemente, iar $\{0,1\}$ – numai două.

Definiția 3.3 Fie $f, g : \{0, 1\}^n \longrightarrow \{0, 1\}$. Definim

- $f + g = h \ prin \ h(x_1, x_2, \dots, x_n) = f(x_1, x_2, \dots, x_n) + g(x_1, x_2, \dots, x_n);$
- $fg = h \ prin \ h(x_1, x_2, \dots, x_n) = f(x_1, x_2, \dots, x_n) \cdot g(x_1, x_2, \dots, x_n);$
- $\overline{f} = g \ prin \ g(x_1, x_2, \dots, x_n) = \overline{f(x_1, x_2, \dots, x_n)}.$

$$\begin{array}{c|ccccc} f & 0 & 1 & & g & 0 & 1 \\ \hline 0 & 0 & 1 & & 0 & 0 & 0 \\ 1 & 0 & 1 & & 1 & 0 & 1 \end{array}$$

Atunci funcțiile f + g, fg, \overline{f} și \overline{g} sunt definite conform următorului tablou:

x_1	x_2	f	g	f+g	fg	\overline{f}	\overline{g}
0	0	0	0	0	0	1	1
0	1	1	0	1	0	0	1
1	0	0	0	0	0	1	1
1	1	1	1	1	1	0	0

Deci operațiile cu funcții sunt definite punct cu punct; reprezentarea lor sub formă tabelară constituie o modalitate convenabilă de calcul deoarece folosesc în mod direct formulele din tabelele de operații ale algebrei booleene \mathcal{A} .

Teorema 3.7 Fie F_n mulțimea funcțiilor booleene de n $(n \ge 1)$ variabile. Sistemul $\mathcal{F}_n = (F_n, +, \cdot, \mathbf{0}, \mathbf{1})$ formează o algebră booleană (algebra Boole a funcțiilor booleene de n variabile).

Demonstrație: Axiomele algebrei boolene se verifică ușor, folosind Definiția 3.3. Funcția **0** este definită

$$\mathbf{0}(x_1, x_2, \dots, x_n) = 0, \ \forall x_i \in \{0, 1\} \ (1 \le i \le n),$$

iar funcția 1 prin

$$\mathbf{1}(x_1, x_2, \dots, x_n) = 1, \ \forall x_i \in \{0, 1\} \ (1 \le i \le n).$$

Definiția 3.4 Fie \mathcal{F}_n algebra Boole a funcțiilor booleene de n variabile. Se numește "pondere" o aplicație $w: F_n \longrightarrow \mathcal{N}$ definită $w(f) = card(f^{-1}(1))$ (numărul de elemente din $\{0,1\}^n$ care au imaginea 1 prin f).

Exemplul 3.5 În Exemplul 3.3 sunt listate elementele algebrei \mathcal{F}_2 . Ponderile acestor elemente sunt listate în tabelul următor:

	f_0	f_1	f_2	f_3	f_4	f_5	f_6	f_7	f_8	f_9	f_{10}	f_{11}	f_{12}	f_{13}	f_{14}	f_{15}
w	0	1	1	2	1	2	2	3	1	2	2	3	2	3	3	4

Următorul rezultat este imediat.

Teorema 3.8

1.
$$w(f) + w(\overline{f}) = 2^n$$
;

2.
$$w(f+q) + w(fq) = w(f) + w(q)$$
.

Vom încerca în continuare să definim o reprezentare a funcțiilor booleene, utilă în construirea circuitelor liniare.

Această reprezentare se bazează pe noțiunea de minterm.

35

Definiția 3.5 Fie $n \ (n \ge 1)$ un număr întreg și $i \in [0, 2^n - 1]$. Considerăm $(i_1, i_2, \dots, i_n)_2$ reprezentarea binară a lui i:

$$i = \sum_{k=1}^{n} i_k 2^{n-k}$$
 $i_k \in \{0, 1\}.$

Atunci funcția minterm
$$m_i(x_1, x_2, \dots, x_n) \in F_n$$
 este definită prin
$$m_i(x_1, x_2, \dots, x_n) = \begin{cases} 1 & dacă & x_1 = i_1, \ x_2 = i_2, \dots, x_n = i_n \\ 0 & altfel \end{cases}$$

Vom nota în continuare $i=(i_1,i_2,\ldots,i_n)_2$ reprezentarea binară a numărului întreg $i\in$ $[0, 2^n - 1].$

Propoziția 3.5

- 1. $m_i m_j = 0 \ dac \ i \neq j$.
- $2. \quad m_i m_i = m_i.$

Demonstrație: Imediat.

Teorema 3.9 Orice funcție booleană poate fi reprezentată în mod unic ca sumă de mintermi.

Demonstrație: Prin inducție după k = w(f).

k = 0: trivial;

k=1: orice astfel de funcție este un minterm.

 $k \to k+1$: Să presupunem că f este o funcție de pondere k+1. Deci există un întreg $i = (i_1, i_2, \dots, i_n)_2$ astfel ca $f(i_1, i_2, \dots, i_n) = 1$.

Atunci – conform Teoremei 3.8 – $f(x_1, x_2, ..., x_n) = m_i(x_1, x_2, ..., x_n) + g(x_1, x_2, ..., x_n)$ unde $w(g) \leq k$.

Unicitatea este și ea imediată.

Corolarul 3.1 Orice funcție booleană $f \in F_n$ este de forma

$$f(x_1, x_2, \dots, x_n) = \sum_{i \in I} m_i(x_1, x_2, \dots, x_n)$$

unde $I \subseteq \{0, 1, \dots, 2^n - 1\}$.

Corolarul 3.2 Dacă

$$f(x_1, x_2, \dots, x_n) = \sum_{i \in I} m_i(x_1, x_2, \dots, x_n), \quad g(x_1, x_2, \dots, x_n) = \sum_{i \in J} m_i(x_1, x_2, \dots, x_n)$$

$$atunci$$

$$f(x_1, x_2, \dots, x_n) + g(x_1, x_2, \dots, x_n) = \sum_{i \in I \cup J} m_i(x_1, x_2, \dots, x_n),$$

$$f(x_1, x_2, \dots, x_n)g(x_1, x_2, \dots, x_n) = \sum_{i \in I \cap J} m_i(x_1, x_2, \dots, x_n),$$

$$f'(x_1, x_2, \dots, x_n) = \sum_{i \notin I} m_i(x_1, x_2, \dots, x_n).$$

Exemplul 3.6 Fie n = 2 şi funcţia booleană:

$$f(x_1, x_2) = m_0(x_1, x_2) + m_2(x_1, x_2) + m_3(x_1, x_2)$$

Un tabel cu valorile tuturor funcțiilor minterm de două variabile și cu valorile funcției f este:

x_1	x_2	$m_0(x_1, x_2)$	$m_1(x_1, x_2)$	$m_2(x_1, x_2)$	$m_3(x_1, x_2)$	f
0	0	1	0	0	0	1
0	1	0	1	0	0	0
1	0	0	0	1	0	1
1	1	0	0	0	1	1

3.5 Forme canonice

Scopul acestui paragraf este de a asocia fiecărei funcții booleene f o expresie booleană scrisă sub o formă unică. Aceasta se va numi formă canonică a lui f sau forma normal disjunctivă a lui f.

O consecință importantă a acestei reprezentări va fi aceea că putem verifica echivalența a două expresii cercetând dacă acestea pot fi reduse la aceeași formă canonică (deci nu vom mai face apel la construcția tabelelor de valori a funcției asociate, destul de costisitoare din punct de vedere al complexității).

Definiția 3.6 Un "literal" este o variabilă sau complementul ei.

Definiția 3.7 Fie $B_n = \{x_1, x_2, \dots, x_n\}$. O expresie α este un "minterm" sau un "produs fundamental" în algebra Boole $\mathcal{B}_n = (B_n, +, \cdot, 0, 1)$ dacă și numai dacă este concatenarea a n literali distincți.

Exemplul 3.7 Cei opt mintermi din \mathcal{B}_3 sunt

Mintermii vor fi notați în felul următor: fie $(i_1, i_2, \dots, i_n) \in \{0, 1\}^n$. Atunci un minterm standard este

$$x_1^{i_1}x_2^{i_2}\dots x_n^{i_n}$$

unde

$$x_j^{i_j} = \begin{cases} \overline{x}_j & \text{pentru } i_j = 0 \\ x_j & \text{pentru } i_j = 1 \end{cases}$$
 $(1 \le j \le n).$

Exemplul 3.8 $x_1^0 x_2^1 x_3^1 = \overline{x}_1 x_2 x_3$, $x_1^1 x_2^0 x_3^0 = x_1 \overline{x}_2 \overline{x}_3$ etc.

37

Observația 3.2 Fiecare minterm $x_1^{i_1} x_2^{i_2} \dots x_n^{i_n}$ corespunde funcției booleene $m_i(x_1, x_2, \dots, x_n)$ unde $i = (i_1, i_2, \dots, i_n)_2$.

Teorema 3.10 Dacă f este o funcție booleană de o variabilă $(f \in F_1)$ atunci

$$f(x) = xf(1) + \overline{x}f(0).$$

Demonstrație: Să considerăm cele două valori posibile pe care le poate lua variabila booleană x.

Pentru x = 1 vom avea

$$f(1) = 1 \cdot f(1) + 0 \cdot f(0) = f(1).$$

Similar pentru asignarea x = 0.

Deci egalitatea se verifică pentru toate asignările posibile ale variabilei.

Următoarea teoremă dă forma canonică pentru orice funcție booleană de n variabile.

Teorema 3.11 Dacă f este o funcție booleană de n variabile $(f \in F_n)$ atunci

$$f(x_1, x_2, \dots, x_n) = \sum_{i_1=0}^{1} \sum_{i_2=0}^{1} \dots \sum_{i_n=0}^{1} f(i_1, i_2, \dots, i_n) x_1^{i_1} x_2^{i_2} \dots x_n^{i_n}.$$
Aceasta este forma normal disjunctivă a funcției f .

Demonstrație: Prin inducție după numărul n de variabile.

Pentru n = 1 avem rezultatul dat de Teorema 3.10.

Să presupunem Teorema 3.11 adevărată pentru n-1 variabile, adică

$$f(x_1, x_2, \dots, x_n) = \sum_{i_2=0}^{1} \dots \sum_{i_n=0}^{1} f(x_1, i_2, \dots, i_n) x_2^{i_2} \dots x_n^{i_n}.$$
 Pe de altă parte, $f(x_1, i_2, \dots, i_n) = x_1^0 f(0, i_2, \dots, i_n) + x_1^1 f(1, i_2, \dots, i_n)$ și, după înlo-

$$f(x_1, x_2, \dots, x_n) = \sum_{i_2=0}^{1} \dots \sum_{i_n=0}^{1} (x_1^0 f(0, i_2, \dots, i_n) + x_1^1 f(1, i_2, \dots, i_n)) x_2^{i_2} \dots x_n^{i_n} =$$

$$\sum_{i_1=0}^{1} \dots \sum_{i_n=0}^{1} f(i_1, i_2, \dots, i_n) x_1^{i_1} x_2^{i_2} \dots x_n^{i_n}.$$

Corolarul 3.3 Forma normal disjunctivă a unei funcții booleene este unică.

Demonstrație: Să presupunem că există două forme normale diferite corespunzătoare lui

Deci există cel puțin un $(i_1,i_2,\ldots,i_n)\in\{0,1\}^n$ pentru care coeficienții din cele două expresii sunt diferiți.

Considerăm asignarea definită prin $x_1 = i_1, \ldots, x_n = i_n$.

Evaluând prima expresie obţinem $f(i_1, i_2, ..., i_n) = 1(0)$, iar pentru a doua expresie $f(i_1, i_2, ..., i_n) = 0(1)$, ceea ce contrazice faptul că ambele expresii reprezintă f.

Fiind dată o funcție booleană f, să vedem cum se poate scrie forma sa normal disjunctivă.

Cel mai sugestiv este să arătăm aceasta printr-un exemplu.

Exemplul 3.9 Fie $f \in F_3$ definită de următorul tabel:

Pe linia lui f, primul element este 0.

Deci termenul corespunzător este $f(0,0,0)x_1^0x_2^0x_3^0=0\cdot \overline{x}_1\overline{x}_2\overline{x}_3=0$.

Deoarece a+0=a, contribuția oricărei coloane unde valoarea lui f este 0 poate fi ignorată.

Dacă valoarea lui f este 1, termenul respectiv va fi păstrat.

Deci

$$f(x_1, x_2, x_3) = x_1^0 x_2^0 x_3^1 + x_1^0 x_2^1 x_3^1 + x_1^1 x_2^0 x_3^1 + x_1^1 x_2^1 x_3^1 = \overline{x}_1 \overline{x}_2 x_3 + \overline{x}_1 x_2 x_3 + x_1 \overline{x}_2 x_3 + x_1 x_2 x_3.$$

3.6 Inele booleene

Definiția 3.8 Un inel boolean este un inel unitar în care orice element este idempotent.

Fie $\mathcal{B} = (B, \vee, \wedge, 0, 1)$ o algebră Boole, în care definim operațiile (pentru orice $x, y \in B$):

$$x \oplus y = (x \wedge \overline{y}) \vee (\overline{x} \wedge y), \qquad x \odot y = x \wedge y.$$

Structura (B, \oplus, \odot) formează o structură de inel boolean.

Regulile de comutativitate și asociativitate față de \odot se deduc din postulatele algebrei booleene \mathcal{B} .

Din relația $x \odot 1 = 1 \odot x = x$ rezultă că 1 este element neutru.

In plus, orice element este idempotent, pentru că $x \odot x = x$.

Pentru ⊕: comutativitatea rezultă în mod banal.

Pentru asociativitate:

 $(x \oplus y) \oplus z = ((x \oplus y) \wedge \overline{z}) \vee (\overline{x} \oplus \overline{y} \wedge z) = [((x \wedge \overline{y}) \vee (\overline{x} \wedge y)) \wedge \overline{z}] \vee [(x \wedge \overline{y}) \vee (\overline{x} \wedge y) \wedge z] = [(x \wedge \overline{y} \wedge \overline{z}) \vee (\overline{x} \wedge y \wedge \overline{z})] \vee [(\overline{x} \vee y) \wedge (x \vee \overline{y}) \wedge z] = (x \wedge \overline{y} \wedge \overline{z}) \vee (\overline{x} \wedge y \wedge \overline{z}) \vee (\overline{x} \wedge \overline{y} \wedge z) \vee (x \wedge y \wedge z),$ relaţie simetrică în x, y, z. Deci $(x \oplus y) \oplus z = x \oplus (y \oplus z)$.

Elementul nul este 0 pentru că $x \oplus 0 = (x \wedge \overline{0}) \vee (\overline{x} \wedge 0) = (x \wedge 1) \vee 0 = x$.

Fiecare element este propriul său invers, deoarece

3.7. EXERCIŢII

$$x \oplus x = (x \wedge \overline{x}) \vee (\overline{x} \wedge x) = 0 \vee 0 = 0.$$

Această relație se poate scrie 2x = 0, ceea ce înseamnă că avem un inel de caracteristică 2 (proprietate care se poate demonstra pentru orice inel boolean).

Distributivitatea se verifică similar:

$$x \odot y \oplus x \odot z = ((x \odot y) \wedge \overline{x \odot z})) \vee (\overline{x \odot y} \wedge (x \odot z)) = (x \wedge y \wedge (\overline{x} \vee \overline{z})) \vee ((\overline{x} \vee \overline{y}) \wedge x \wedge z) = (x \wedge y \wedge \overline{z}) \vee (x \wedge \overline{y} \wedge z) = x \wedge [(y \wedge \overline{z}) \vee (\overline{y} \wedge z)] = x \odot (y \oplus z).$$

Teorema 3.12 Orice inel boolean $(B, +, \cdot)$ se poate structura ca o algebră Boole, cu operațiile

$$x \lor y = x + y + x \cdot y, \qquad x \land y = x \cdot y.$$

Demonstrație: Se verifică axiomele Definiției 3.1, unde complementara este definită prin $\overline{x} = 1 + x$. În particular, vom avea:

$$x \vee \overline{x} = x + \overline{x} + x \cdot \overline{x} = x + (1+x) + x \cdot (1+x) = 1 + 4x = 1,$$

$$x \wedge \overline{x} = x \cdot \overline{x} = x \cdot (1+x) = x + x = 0.$$

Se poate stabili deci o corespondență biunivocă între inelele booleene și algebrele booleene.

Aceasta conduce la o serie de aplicații interesante, în special prin inducerea proprietăților structurilor algebrice în domeniul algebrelor Boole.

3.7 Exerciții

1. Să se arate că într-o algebră booleană au loc relațiile:

$$a \vee (\overline{a} \wedge b) = a \vee b, \quad a \wedge (\overline{a} \vee b) = a \wedge b.$$

2. Într-o algebră Boole se definește o relație de ordine prin

$$a < b \iff b = a \lor b$$

Să se arate că $a \le b \iff \overline{b} \le \overline{a}$.

3.
$$a < b \iff a \land \overline{b} = 0 \iff \overline{a} \lor b = 1$$
.

- 4. $a \wedge b = 0 \iff b \leq \overline{a}$.
- 5. Demonstrați afirmațiile din Propozițiile 3.1, 3.2 și 3.3.
- 6. Să se arate că pe \mathcal{F}_n se poate defini o distanță prin relația $\delta(f,g) = w(f+g) w(fg)$.

Să se construiască un tabel cu distanțele elementelor lui \mathcal{F}_2 .

- 7. Demonstrați Teorema 3.8, Propoziția 3.5 și Corolarul 3.2.
- 8. Fie A o mulțime finită nevidă. Structurați 2^A sub formă de inel boolean.
- 9. Dacă $f \in \mathcal{F}_n$, atunci $f(x_1, \dots, x_n) = f(x_1, \dots, x_{n-1}, 0) + [f(x_1, \dots, x_{n-1}, 0) + f(x_1, \dots, x_{n-1}, 1)]x_n$.
- 10. Construiți un algoritm de generare a formei normal conjunctive asociată unei funcții booleene.
- 11. Să se arate echivalența expresiilor booleene

$$[b \wedge (\overline{a \wedge c}) \wedge (a \vee \overline{c})] \vee (\overline{b \vee c}), \qquad (\overline{a} \vee \overline{b} \vee \overline{c}) \wedge (\overline{a} \vee b \vee \overline{c}) \wedge (a \vee \overline{b} \vee \overline{c}) \wedge (a \vee b \vee \overline{c}).$$

12. Să se arate că expresiile booleene

$$a \vee (\overline{a} \wedge b) \vee (b \wedge c), \quad b \vee (a \wedge \overline{b})$$

sunt echivalente. Să se scrie forma normal disjunctivă și normal conjunctivă a funcției asociate.

Capitolul 4

Sisteme digitale

4.1 Circuite combinaționale

Odată cu acest capitol vom începe un studiu sistematic al elementelor fundamentale de construcție a circuitelor.

Definiția 4.1 Un "circuit" este un graf orientat cu cel puțin o intrare și cel puțin o ieșire, care are două tipuri de noduri: "conectori" și "porți".

Intrările unui circuit primesc "semnale", sub forma unor seturi de valori din mulţimea $\{0,1\}^n$ (n fiind numărul de intrări ale circuitului).

Definiția 4.2 Un circuit combinațional (CLC^1) este o rețea arborescentă în care ieșirea la momentul (tactul) t depinde numai de intrările la momentul (tactul) t.

Un circuit este activ dacă ieșirea sa este '1'; în caz contrar, circuitul este inactiv.

4.1.1 Porți

Cele mai simple circuite sunt circuitele constante '0' şi '1'; de obicei primul este marcat printr-un punct ., iar al doilea printr-o linie ——.

O variabilă booleană (logică) a poate controla un circuit, activându-l (dacă ia valoarea '1') sau dezactivându-l (la valoarea '0').

Indiferent dacă modul de activare/dezactivare este de tip mecanic, electric, electromagnetic, integrat, imprimat, neural, ideea de bază este aceeași: pentru înțelegere, vom considera circuitul sub forma unei linii legată la o sursă permanentă de curent, linie întreruptă de o "poartă" al cărei rol este de a închide sau deschide circuitul:

¹Denumirea completă este Circuit Logic Combinațional.



Poarta poate fi deschisă (dezactivată) prin intermediul unui arc, care în poziție de repaos (a = 0) este destins.

Dacă a=1, acest arc este comprimat și închide poarta, activând astfel circuitul, prin care trece (de fapt) valoarea lui a.


Vom nota un astfel de circuit prin a ————

Să definim modul de combinare al circuitelor elementare, folosind operațiile booleene (disjuncție, conjuncție, negație).

Implementarea acestor operații se realizează prin circuite numite porți.

• Poarta AND:

Fie a, b două variabile booleene. Pentru ab (sau – în funcție de notație – $a \wedge b$) se poate construi circuitul



(1) este structura funcțională a circuitului, (2) este notația logică, iar (3) - tabela de operație a operatorului AND – operatorul \land dintr-o algebră Boole.


Se observă că valoarea de ieșire este 1 dacă și numai dacă a=b=1.

Simbolul porții AND (Figura (2)) poate fi generalizat la n intrări a_1, \ldots, a_n , obținându-se o poartă AND_n .

• Poarta OR:

Pentru poarta care realizează circuitul a + b ($a \lor b$ în notație booleană), structura funcțională este reprezentată în Figura (1), simbolul logic – de Figura (2), iar tabela de operații - de Figura (3):

4.1. CIRCUITE COMBINAŢIONALE




43

Evident, și această poartă poate fi extinsă la n intrări: OR_n .

• Poarta NOT:

O poartă pentru realizarea operației de complementare (negație) a variabilei booleene a este Figura (1):



Se observă că circuitul este închis prin poziția relaxată a arcului (a = 0); la comprimarea acestuia (a = 1) circuitul se dezactivează (deschide).

Simbolul logic este (2), iar uneori chiar (3).

Înafara acestor operații, în construcția circuitelor se mai folosesc trei tipuri suplimentare de porți: NAND, NOR și XOR.

• Poarta *NAND*:

Este un circuit care implementează expresia booleană $\overline{a \wedge b}$. Figura (2) reprezintă o altă implementare, obținută în urma relației De Morgan: $\overline{a \wedge b} = \overline{a} \vee \overline{b}$.

Simbolul logic al porții NAND este Figura (3).




Tabela de operații a operatorului NAND (similar operatorului Sheffer din algebra Boole) este

$$\begin{array}{c|cccc} || & 0 & 1 \\ \hline 0 & 1 & 1 \\ 1 & 1 & 0 \\ \end{array}$$

• Poarta *NOR*:

Este un operator mai puţin folosit în teoria algebrelor Boole (nu corespunde unui operator logic consacrat).

Reprezintă operația $\overline{a \vee b} = \overline{a} \wedge \overline{b}$.




Tabela de operații este:


$$\begin{array}{c|cccc}
NOR & 0 & 1 \\
\hline
0 & 1 & 0 \\
1 & 0 & 0
\end{array}$$

De fapt acești operatori (NAND și NOR) se obțin prin legarea în serie a două porți: o poartă AND (respectiv OR) și o poartă NOT.

Teoretic ei se pot generaliza la $NAND_n$ (respectiv NOR_n).

• Poarta XOR:

Este implementarea operației "sau logic" $a\bar{b}\vee b\overline{a}$ (operatorul \oplus dintr-o algebră Boole):



45


4.1.2 Circuite

În linii mari, arhitectura unui calculator se bazează pe construirea de circuite care formează diverse componente ale unui computer (în special unitatea logico-aritmetică, unitățile de memorie, magistralele de sincronizare, structuri de control).

Cele mai simple circuite sunt cele combinaționale.

Conform Definiției 4.2, un circuit combinațional este o structură arborescentă construită folosind un număr finit de porți.

De exemplu, circuitul următor nu este combinațional:




În general vom considera circuitele combinaționale cu un număr de intrări (noduri de intrare) egal cu numărul de variabile și având o singură ieșire (nod final).

Definiția 4.3 Fie X un circuit combinațional de intrări a_1, \ldots, a_n . Se numește funcție de transmisie a lui X funcția booleană $f_X(a_1, \ldots, a_n)$ cu proprietatea că $f_X = 1$ dacă și numai dacă există un drum activ de la nodurile de intrare la nodul final.

Teorema 4.1 Două circuite combinaționale X, Y sunt echivalente dacă $f_X = f_Y$.

Exemplul 4.1 Să considerăm funcția booleană $f(a,b,c) = bc(\overline{a \lor b})$. Un circuit combinațional care o implementează este



Cum această expresie este însă egală cu $bc\overline{a}\overline{b} = 0$, pentru ea se poate construi un circuit echivalent redus la un simplu punct.

Evident, acesta este mult mai simplu (nu are nici o poartă, în comparație cu circuitul inițial – cu două porți).

Definiția 4.4 Complexitatea unui circuit combinațional este dat de numărul de porți.

Nu vom face o prezentare a noţiunilor de complexitate (spaţiu sau timp), acestea fiind identice cu cele folosite în algoritmică.

4.2 Extensii

Putem construi întreaga arhitectură a unui calculator plecând de la un element teoretic de bază numit sistem digital.

Definiția 4.5 Fie V un alfabet finit nevid și m, n două numere naturale. Se numește "sistem digital" structura S = (X, Y, f) unde $X = V^n, Y = V^m, f : X \longrightarrow Y$.


Un exemplu simplu de sistem digital este *circuitul combinațional*, exprimabil printr-o funcție booleană.

În această carte vom considera numai sistemele digitale binare, unde $V = \{0, 1\}$. De acea nu va fi nici o ambiguitate dacă vom desemna sistemele digitale binare cu termenul general de sisteme digitale.

Funcția f se numește funcție de transfer.

De asemenea, cazurile n=0 sau m=0 corespund unor sisteme digitale speciale (de *ieşire* respectiv *intrare*) care vor fi studiate separat. În continuare considerăm numai $m*n\neq 0$.

Sistemele digitale date prin Definiția 4.5 se pot reprezenta grafic sub forma următoare:



unde – prin convenție – un flux de n date se reprezentă printr-o singură săgeată marcată cu valoarea lui n:

$$A = (a_1, a_2, \dots, a_n) \qquad a_1 a_2 \qquad a_n$$

$$\uparrow n \qquad \Longleftrightarrow \qquad \downarrow \downarrow \dots \downarrow$$

4.2. EXTENSII 47


Operațiile de bază care se pot defini pentru sistemele digitale sunt cele de legare în serie și în paralel, operații numite *extensii*.

Definiția 4.6 Fie sistemele digitale $S_i = (X_i, Y_i, f_i), i = 1, 2$ unde

$$X_1 = \{0, 1\}^n, Y_1 = X_2 = \{0, 1\}^m, Y_2 = \{0, 1\}^p$$

Se numește "extensie serială" sistemul digital S=(X,Y,f) unde $X=X_1,\ Y=Y_2,\ iar$ funcția de transfer $f:X\longrightarrow Y$ este definită prin $f=f_2\circ f_1.$

Grafic, are loc următoarea operație:




Definiția 4.7 Fie $S_i=(X_i,Y_i,f_i),\ (i=1,2)$ două sisteme digitale. Extensia paralelă $S_1\times S_2$ este sistemul

$$S = (X_1 \times X_2, Y_1 \times Y_2, f_{12})$$


unde $f_{12}: X_1 \times X_2 \longrightarrow Y_1 \times Y_2$ este definită $f_{12}(x,y) = (f_1(x), f_2(y)).$

Grafic, are loc operația de combinare:




De remarcat că într-o extensie paralelă cele două sisteme digitale nu interacționează.


Exemplul 4.2 Să considerăm sistemele digitale $S_1 = (\{x_1^1, x_2^1\}, \{y_1^1\}, f_1)$ şi $S_2 = (\{x_1^2, x_2^2, x_3^2\}, \{y_1^2, y_2^2\}, f_2)$ date de figura



Extensia paralelă $S_1 \times S_2$ este



iar extensia serială a lui S_2 cu S_1 :




Definiția 4.8 Fie sistemele digitale $S_i = (X_i, Y_i, f_i)$, $(1 \le i \le 4)$ cu $X_i = \{0, 1\}^{n_i}$, $Y_i = \{0, 1\}^{m_i}$ și $m_1 + m_2 = n_3 + n_4$. O extensie "serial-paralelă" este sistemul

$$S = (X_1 \times X_2, Y_3 \times Y_4, f)$$


unde $f: X_1 \times X_2 \longrightarrow Y_3 \times Y_4$ este definită $f = f_{34} \circ f_{12}$ (f_{12} şi f_{34} sunt funcțiile de transfer ale extensiilor paralele $S_1 \times S_2$ respectiv $S_3 \times S_4$).

Grafic, o extensie serial - paralelă are forma

4.2. EXTENSII 49



Exemplul 4.3 Un circuit combinațional care incrementează (s = 0) sau decrementează (s = 1) un număr x_1x_0 format din doi biți, poate fi definit astfel:



INCR (incrementare), DECR (decrementare), MUX (selecție) sunt circuite combinaționale (care vor fi definite mai târziu), iar circuitul final rezultat prin extensia serial paralelă este – evident – tot combinațional.


4.3 Cicluri

Pentru creșterea gradului de complexitate al circuitelor digitale se definește o nouă operatie numită ciclu.

Definiția 4.9 Fie sistemul digital $S_1 = (X \times X_1, Y \times Y_1, h)$ unde $X_1 = Y_1$. Notăm $h = (f, f_1)$ unde $f : X \times X_1 \longrightarrow Y$, $f_1 : X \times X_1 \longrightarrow Y_1$.

Prin identificarea (conectarea serială) a lui Y_1 cu X_1 se obține o ciclu și noul sistem are forma S = (X, Y, g), unde $g : X \longrightarrow Y$ este definită $g(x) = f(x, f_1(x, y))$; f_1 se numește "funcție de tranziție" și verifică definiția recursivă $y = f_1(x, f_1(x, y))$.

Vom avea deci următoarea situație:



După cum se observă în Definiția 4.5, apare o nouă variabilă "ascunsă" care ia valori în mulțimea $Q = X_1 = Y_1$; atunci $f : X \times Q \longrightarrow Y$, $f_1 : X \times Q \longrightarrow Q$.

Mulțimea Q caracterizează comportarea internă a sistemului digital; această comportare se mai numește stare internă sau pe scurt stare.

Efectul fundamental al comportării interne constă în evoluția sistemului pe spațiul de valori Q, fără modificări ale intrării X.

Pentru un $a \in X$ aplicat constant la intrare, ieșirea poate prezenta diverse variații. De aceea, spunem că autonomia unui sistem crește ca urmare a introducerii acestuia într-o ciclu.

De obicei noile elemente legate de stare sunt introduse în definiția sistemului; astfel, el se va scrie $S=(X,Y,Q,f_1,g)$.


Exemplul 4.4 Să considerăm sistemul $S_1 = (X \times X_1, Y, f)$ unde $X = \{0, 1\}$, $X_1 = Y = \{0, 1\}^2$, iar f este definit de tabelul

	$\times X_1$			$\langle X_1 \rangle$	
0	00	01	1	00	01
0	01	00	1	01	10
0	10	00	1	10	11
0	00 01 10 11	10	1	00 01 10 11	00

4.3. CICLURI 51

Prin identificarea (legarea serială a) lui Y cu X_1 se obține un nou sistem S.

Tranziţiile sale sunt ilustrate mai jos (se face abstracţie de timpul real cât este aplicat un semnal la intrare).



Ieşirea sistemului S_1 este aceeaşi cu cea a sistemului S.

După închiderea ciclului $(X_1 = Y)$, sistemul S_1 capătă – în funcție de tranziție – un comportament al ieșirii autonom de intrare.

De exemplu, intrarea (constantă) 11111... în sistemul S va determine ieșirea ciclică 01 10 11 00 01...


Definiția 4.10 Comportarea unui sistem digital S este autonomă dacă și numai dacă pentru o intrare constantă, ieșirea are un comportament dinamic.

Să introducem acum noțiunea de subciclu.

Definiția 4.11 Un ciclu A este inclus în alt ciclu B dacă A aparține unui sistem care face parte dintr-o extensie serială închisă prin ciclul B.

Spunem că A este subciclu al lui B.

De exemplu, în figura următoare, (1) este subciclu al lui (2).



Se poate da acum o definiție a sistemelor digitale de ordin n.

Definiția 4.12 Un sistem de ordin $n (n \ge 0)$ n - DS se definește recursiv astfel:


- 1. Orice circuit combinațional (fără cicluri) este un 0 DS.
- 2. Un(n+1) DS sistem se obține dintr-un n DS adăugând un ciclu care include toate cele n cicluri anterioare.
- 3. Orice n DS se obtine prin aplicarea regulilor anterioare.

De-a lungul acestei cărți se va arăta următoarea corespondență ierarhică pentru n-DS, care corespunde arhitecturii unui calculator:

- 0 DS: sunt circuite combinaționale (fără autonomie);
- 1 DS: circuite de memorie (cu autonomie pe spațiul stărilor);
- 2 DS: automate finite (cu autonomie pe tipul de comportare);
- 3 DS: procesoare (cu autonomie pe interpretarea stărilor interne);
- 4 DS: calculatoare

4.4 Exerciții

- 1. Construiți circuite care realizează porțile AND, OR, NOT, NOR și XOR folosind numai porți NAND.
- 2. Construiți circuite care realizează porțile AND, OR, NOT, NAND şi XOR folosind numai porti NOR.
- 3. Se dă circuitul:



Construiți tabela sa de adevăr.

4.4. EXERCIŢII 53

4. Se dă funcția booleană definită prin tabelul

a	0	0	0	0	1	1	1	1
b	0	0	1	1	0	0	1	1
c	0	1	0	1	1 0 0	1	0	1
f(a,b,c)	0	1	1	1	0	0	1	1

Să se construiască un circuit care implementează această funcție.

5. Construiți un circuit care implementează funcția booleană

$$f(a,b,c) = \overline{a}bc + \overline{a}\overline{b}\overline{c} + ab\overline{c}$$


6. Aceeași problemă pentru funcția booleană

$$g(a, b, c, d, e) = a(bc \oplus \overline{b}\overline{c}) + b(cd \oplus e)$$

7. Sunt echivalente următoarele două funcții booleene?

$$f(a,b,c) = abc + \overline{a}b\overline{c}$$
 $g(a,b,c) = (\overline{a \oplus c})b$

8. Scrieți o funcție booleană descrisă de circuitul următor:



Aranjaţi răspunsul în forma normal disjunctivă, apoi forma normal conjunctivă.

9. Să se construiască un circuit cu două porți pentru implementarea funcției booleene

$$f(a,b) = ab + \overline{a}\overline{b}$$

Capitolul 5

Sisteme 0 - DS

Acestea sunt cele mai simple tipuri de sisteme digitale, caracterizate complet prin funcții booleene.

Astfel, multe funcții digitale pot fi generate plecând de la circuitele elementare care le realizează, la care se adaugă o regulă recursivă (pentru executarea funcției independent de mărimea intrării).

Vom trece în revistă cele mai importante sisteme care pot fi descrise în acest mod.

5.1 Decodificatoare

Un sistem digital are drept mulțime de valori de intrare n-tupluri binare din $\{0,1\}^n$. Semnalul care vine printr-un canal fizic trebuie transferat întâi într-o astfel de valoare, acceptată de intrarea sistemului.


De aceea, prima problemă care trebuie rezolvată este standardizarea și determinarea exactă a semnalului recepționat.

Aceasta este una din principalele funcții ale unui sistem digital. Inainte de a genera un răspuns semnalului primit, trebuie să știm **ce** semnal s-a primit.

Circuitul care îndeplinește acest deziderat se numește decodificator.

Cel mai simplu decodificator este decodificatorul elementar (EDCD), care ca scop determinarea valorii unui bit.

Schema sa de construcție este dată de Figura (a) sau (b), iar reprezentarea simbolică – Figura (c) respectiv (d):



Decodificatorul elementar a fost obținut prin extensia paralelă a circuitelor care realizează cele mai simple funcții $f(x_0) = y_1 = x_0$ (funcția identică) și $g(x_0) = y_0 = \overline{x}_0$ (funcția NOT).

Se observă că permanent una şi numai una din liniile de ieşire are valoarea '1' (este activă): dacă este activă ieşirea y_0 , atunci intrarea a avut valoarea '0', iar dacă este activă ieşirea y_1 , intrarea a avut valoarea '1'.

Determinarea valorii exacte a bitului de intrare x_0 se face deci aflând ce ieşire a decodificatorului este activă.

Pentru a izola ieşirea din canal (sau din alt sistem digital) de intrarea în decodificator (lucru recomandat în practică), între cele două circuite se mai inserează o poartă logică; cum singurul operator unar utilizat este NOT, el se va adăuga printr-o extensie serială, obținându-se un EDCD cu buffer (figura (b)).

În acest fel, comportamentul unui EDCD este protejat de eventuale probleme ale circuitului care asigură intrarea.

Generalizând, obiectivul acestei secțiuni este aceea de a construi un decodificator (DCD) cu n intrări (DCD_n) pentru decodificarea semnalelor formate din n biți.


Ulterior, orice sistem digital va avea intrarea conectată la ieşirea unui decodificator.

Definiția 5.1 Un DCD_n este un circuit combinațional cu intrarea $X = \{0,1\}^n$ formată din n biți $(x_{n-1}, \ldots, x_1, x_0)$ și ieșirea Y reprezentată prin $m = 2^n$ biți y_{m-1}, \ldots, y_0 .

Fiecare ieșire este activă numai pentru o anumită configurație binară de intrare, și – reciproc – fiecare configurație de intrare activează un singur bit de ieșire.

Structura unui DCD_n se definește recursiv. Astfel:

- 1. Un DCD_1 este un EDCD reprezentat în figura (b);
- 2. Un DCD_n $(n \ge 2)$ se obţine combinând un DCD_{n-1} cu un DCD_1 după regula din figura următoare:




Singura dificultate în această construcție constă în adâncimea (numărul mare de nivele ale) structurii.

În plus, sistemul conține pe aceste nivele un total de $2^n + 2^{n-1} + \ldots + 2 = 2^{n+1} - 2$ porți AND (înafara celor 2n porți NOT).


Deci un DCD_n construit pe baza definiției recursive de mai sus, are o complexitate exponențială.


Ea poate fi micşorată substanţial, reducând adâncimea decodificatorului, de la ordinul n până la ordinul 1, pe baza următoarei observaţii: intrarea în fiecare AND este de forma (a); folosind asociativitatea, cele două componente AND pot fi înlocuite cu una singură, având trei intrări, cum este în (b):



Noul DCD va avea numai n-1 nivele.

Procedeul se repetă de încă n-1 ori; în final se obține un DCD_n cu n intrări, 2n invertoare, 2^n ieșiri, dar numai 2^n porți AND, toate situate pe un singur nivel.





Pentru un mesaj de forma 110, intrarea va fi $x_0 := 1$, $x_1 := 1$, $x_0 := 0$. Urmărind circuitul decodificator DCD_3 , se obține $y_3 = 1$ și $y_i = 0$ pentru $i \neq 3$.

Ca o remarcă, ieșirea activă dintr-un DCD_n va fi y_i dacă și numai dacă reprezentarea în binar a lui i este $x_{n-1}x_{n-2}\dots x_0$.

5.2 Codificatori


După cum s-a văzut, un decodificator sistematizează intrarea într-un sistem digital.

În particular, el pune o problemă sub o formă standard. Răspunsul la această problemă este generat de un *codificator*.

Definiția 5.2 Un $(2^n, p)$ - codificator este un circuit cu $m = 2^n$ intrări dintre care la fiecare moment numai una este activă; pentru fiecare intrare el generează o configurație binară de lungime p. Circuitul constă din p porți OR sau din p porți NAND, fiecare poartă având maxim m intrări.

Un codificator nu este definit niciodată independent: intrările lui sunt de fapt n variabile care activează un DCD_n , iar cele $m=2^n$ ieșiri ale acestuia reprezintă intrările în codificator. Vom completa ulterior Definiția 5.2.

Exemplul 5.2 Un sumator complet este un circuit combinațional cu n = 3 intrări:



A, B sunt numerele (de un bit) care se adună, iar C este bitul suplimentar de deplasare (de la însumarea altor doi biți precedenți). Sunt două ieșiri: S - valoarea sumei binare dintre A și B, și C_+ - valoarea noii deplasări.

Pentru construcție vom folosi:

- Un decodificator DCD_3 ale cărui porți de ieșire sunt complementate (în acest exemplu);
 - Un codificator compus din două porți NAND, fiecare cu câte 4 intrări.

Deci avem de-a face cu un (8,2) - codificator. Pentru a vedea cum lucrează, vom ține cont de următoarea tabelă de decodificare:

Să presupunem că avem $A=1,\ B=0,\ C=1;$ aceasta corespunde situației $y_5=1,\ y_i=0\ (i\neq 5).$ Deci din DCD_3 va ieși $\overline{y}_5=0,\ \overline{y}_i=1.$ Rezultatele celor două porți NAND sunt:

$$S = \overline{y}_1 \wedge \overline{y}_2 \wedge \overline{y}_4 \wedge \overline{y}_7 = \overline{1 \wedge 1 \wedge 1 \wedge 1} = \overline{1} = 0$$

$$C_+ = \overline{y}_3 \wedge \overline{y}_5 \wedge \overline{y}_6 \wedge \overline{y}_7 = \overline{0} = 1$$

 $\hat{I}ntr$ -adevăr, suma 1+0+1 este 0, iar transportul 1.

Observația 5.1 În exemplul 5.2, dacă ieșirile decodificatorului nu ar fi complementate, atunci codificatorul ar avea porți OR în loc de NAND; aceasta rezultă din relațiile De Morgan:

$$p \vee q = \overline{\overline{p} \wedge \overline{q}}$$

 $\hat{I}n$ general, operatorul OR corespunde noțiunii de codificare iar AND - celei de decodificare (OR distruge identitatea componentelor, pe când AND prefigurează o anumită configurație binară).

Dacă dorim să reprezentăm toate funcțiile binare cu 3 intrări şi 2 ieşiri, vor fi necesare două porți NAND cu cel mult opt intrări fiecare.

Cele 2^{16} funcții logice posibile vor fi implementate folosind circuitul din Exemplul 5.2 în care se pun punctele (conectorii) conform ieșirilor din tabela care definește funcția logică respectivă.

Circuitul rezultat poate fi interpretat și ca o memorie fixă.

Intr-adevăr, dacă se consideră intrările drept *adrese*, atunci la fiecare adresă există stocată o anumită valoare binară, conform distribuției conectorilor.

Astfel, folosind Exemplul 5.2, la adresa 010 este stocat cuvântul 01, la adresa 110 cuvântul stocat este 10, \S .a.m.d.

Acest tip de memorie este numit read only memory (ROM).

Exemplul 5.3 Să considerăm funcția booleană cu 3 intrări și 3 ieșiri definită prin

$$f(x_0, x_1, x_2) = (x_0 x_1 + \overline{x}_2, (x_0 + x_1) x_2, \overline{x}_0 x_1 + \overline{x}_1 x_2 + \overline{x}_2 x_0).$$

Tabelul ei de valori va fi

	y_0	y_1	y_2	y_3	y_4	y_5	y_6	y_7
$\overline{x_0}$	0	1	0	1	0	1	0	1
x_1	0	0		1		_	1	
x_2	0	0	0	0	1	1	1	1
$f_1(x_0,x_1,x_2)$	1	1	1	1	0	0	0	1
$f_2(x_0, x_1, x_2)$	0	0			0			_
$f_3(x_0, x_1, x_2)$	0	1	1	1	1	1	1	0


 $unde\ s ext{-}a\ notat$

$$f_1(x_0, x_1, x_2) = x_0 x_1 + \overline{x}_2,$$

$$f_2(x_0, x_1, x_2) = (x_0 + x_1) x_2,$$

 $f_3(x_0, x_1, x_2) = \overline{x}_0 x_1 + \overline{x}_1 x_2 + \overline{x}_2 x_0.$

Funcția $f(x_0,x_1,x_2)=(f_1(x_0,x_1,x_2),f_2(x_0,x_1,x_2),f_3(x_0,x_1,x_2))$ este implementată de circuitul codificator:



Folosind deci astfel de circuite, orice funcție booleană $f:V^n\longrightarrow V^p$ poate fi implementată de un $(2^n,p)$ - codificator.

Prin urmare, codificatorul este un circuit universal, capabil să implementeze orice funcție logică.

Cum orice funcție logică se poate defini pe baza unei tabele de adevăr, rezultă că un circuit ROM este universal.


5.3 Demultiplexori

Demultiplexorul elementar (EDMUX) permite transferul unui semnal E spre două destinații distincte $(y_0 \text{ sau } y_1)$, conform unei anumite funcții de selecție x_0 .

Circuitul asociat acestui deziderat este reprezentat în Figura (a).


În practică, pentru securizarea intrărilor la circuitele driver-ului, schema sa se complică prin folosirea unui decodificator elementar (EDCD) pentru selectarea celor două porți și un buffer invertor pentru demultiplexarea intrării; de asemenea, porțile AND se înlocuiesc cu porți NAND.

Se obține astfel circuitul (b), a cărui reprezentare simbolică este (c):



Definiția 5.3 Un demultiplexor cu n intrări (DMUX_n) transferă semnalul de intrare E la una din cele $m=2^n$ ieșiri y_{m-1},\ldots,y_0 , în conformitate cu un codul binar de selecție x_{n-1},\ldots,x_0 .

O primă soluție pentru implementarea unui demultiplexor constă în generalizarea schemei (b): anume, utilizarea unui decodificator cu n intrări și $m = 2^n$ porți NAND, conectate ca în figură:



Observația 5.2 A nu se face confuzie de notație: variabilele y_i din interiorul DCD_n sunt variabile interne ale acestui circuit. Ele diferă calitativ de variabilele $\overline{y_i}$ care formează ieșirea din $DMUX_n$.

De
oarece pe nivelul de ieşire al unui decodificator se află porți
 AND, un procedeu similar cu cel de la decodificatori permite reconstruirea unui
 DMUX cu m porți NAND controlate de n EDCD-uri.


De asemenea, plecând de la definiția recursivă a decodificatorilor, se poate construi o definiție recursivă și pentru demultiplexori.

Exemplul 5.4 $S\ddot{a}$ construim un circuit $DMUX_3$.

Pentru simplificare, vom renunța la complementările de securitate.

De asemenea, vom combina cele opt porți AND_3 de la ieșirea din DCD_3 (varianta pe un singur nivel) cu porțile AND din DMUX, obținând opt porți AND_4 , toate situate pe un singur nivel.

Cu aceste convenții, structura circuitului este:



De exemplu, pentru a trimite semnalul E la adresa y_6 se folosește codul de selecție $x_2 = 1$, $x_1 = 1$, $x_0 = 0$ (deoarece reprezentarea lui 6 în binar este 110).

In acest fel, ieșirea y_6 devine activă și preia semnalul E, iar celelalte ieșiri sunt blocate de valoarea '0' emisă de DCD_3 .


5.4 Multiplexori

Funcția inversă unui DMUX este multiplexarea~(MUX): un circuit care adună într-un singur loc informația venită din mai multe zone.

Ea este de asemenea şi o funcţie de comunicare, asigurând interconectarea dintre blocuri distincte ale unui sistem digital.


Un multiplexor elementar (EMUX) este un selector care transmite semnalul i_1 sau i_0 spre y, în funcție de valoarea codului de selecție x_0 .

Circuitul este prezentat mai jos, unde un EDCD cu intrarea x_0 deschide numai una din cele două porți AND, "însumate" apoi în y printr-o poartă OR:



Definiția generală a acestui circuit este:

Definiția 5.4 Un multiplexor (MUX_n) este un circuit combinațional cu n biți de control (x_{n-1},\ldots,x_0) , care selectează la ieșirea y numai o intrare din cele $m=2^n$ posibilități i_{m-1},\ldots,i_1,i_0 .



5.4. MULTIPLEXORI 65


O implementare posibilă folosește un DCD_n legat serial cu o structură AND - OR, ca în figura anterioară.

Ieşirea din decodificator activează numai o poartă AND, care transferă la ieşire intrarea selectată.

Acestui circuit i se poate aplica proprietatea de asociativitate între porțile AND ale ieșirilor din decodificator și porțile AND suplimentare (ca la DCD-uri).

Se poate da și o definiție recursivă a unui multiplexor, de complexitate mult redusă:

Definiția 5.5 MUX_n poate fi construit printr-o conectare serială a unui EMUX cu două MUX_{n-1} conectate paralel; în plus, $MUX_1 = EMUX$.



Deşi un multiplexor este (prin definiție) un circuit de selecție, el poate fi utilizat și pentru realizarea unor funcții booleene.

Astfel, să considerăm $x_{n-1}...,x_0$ ca variabile booleene de intrare ale unei funcții care ia valorile $i_{m-1},...,i_0$.


Pentru codul de selecție (considerat intrare) 00...0 se alege valoarea lui i_0 ş.a.m.d., până la intrarea 11...1 care selectează valoarea i_{m-1} .

Deci MUX_n "execută" tabela de adevăr a unei funcții booleene $f: V^n \longrightarrow V$.


Exemplul 5.5 Să considerăm funcția de transport C_+ a sumatorului construit în Exemplul 5.2. Tabela sa de adevăr este dată de secvența

$$y_3 + y_5 + y_6 + y_7 = 00010000 + 00000100 + 00000010 + 0000001 = 00010111$$

Dacă această secvență este aplicată ieșirilor din DCD_3 cu variabilele de intrare (selecție) A, B, C, se obține $y = C_+$:



sau, mai succint,




De exemplu, dacă avem intrarea 101, aceasta corespunde lui $y_5 = 1$ şi $y_i = 0$ pentru $i \neq 5$. Cum $i_5 = 1$, pe a şasea poartă AND se obține '1' care - prin poarta OR - conduce la ieșirea y = 1.

La fel, pentru intrarea 001 avem $y_4 = 1$ și toate ieșirile din porțile AND au valoarea '0', ceea ce duce în final la y = 0.


Soluția prezentată este însă prea generală și risipitoare de resurse.

Ea poate fi minimizată la un MUX_2 (Figura (a) de pe pagina următoare) folosind una din variabile pe poziție de selector.

Ideea poate fi îmbunătățită în continuare, ajungându-se în final la un EMUX care selectează cu C două funcții de două variabile A și B (Figura (b)):




Pentru clarificare, vom detalia cazul (a); acesta este o notație simplificată a circuitului:



Construcția tabelei de codificare conduce la un comportament identic cu circuitul dat inițial, deși acesta are numai 4 porți AND în loc de 8.

Mai mult, deoarece prima și ultima poartă sunt controlate de constante, acestea pot fi eliminate și se ajunge la circuitul:



Exemplul 5.5 sugerează ideea că un multiplexor poate fi o soluție pentru implementarea funcțiilor booleene.

Teorema 5.1 Orice funcție booleeană $f: V^n \longrightarrow V \quad (n \ge 0)$ poate fi implementată cu un circuit combinațional logic (CLC).


Demonstrație: Pentru n=0 afirmația este banală.

Pentru $n \ge 1$, orice funcție booleană de n variabile se poate pune sub forma normală

$$f(x_{n-1},\ldots,x_0) = \overline{x}_{n-1}g(x_{n-2},\ldots,x_0) + x_{n-1}h(x_{n-2},\ldots,x_0)$$

Pentru g și h se poate aplica inductiv același procedeu.

Din aceste două circuite, legate serial cu un EMUX, se obține circuitul solicitat.



Exemplul 5.6 Să considerăm funcția $f(a,b,c) = a\overline{b} + b\overline{c} + c\overline{a}$. În prima etapă o reprezentăm sub formă normal disjunctivă:


 $f(a,b,c) = a\overline{b}(c+\overline{c}) + (a+\overline{a})b\overline{c} + \overline{a}(b+\overline{b})c = a\overline{b}c + a\overline{b}\overline{c} + ab\overline{c} + \overline{a}b\overline{c} + \overline{a}bc + \overline{a}\overline{b}c = (a\overline{b} + \overline{a}b + \overline{a}\overline{b})c + (a\overline{b} + ab + \overline{a}b)\overline{c}.$

Fie functiile

$$h(a,b) = a\overline{b} + \overline{a}b + \overline{a}\overline{b} = \overline{a}b + (a+\overline{a})\overline{b} = \overline{a}b + \overline{b} \ \varsigma i$$

$$g(a,b) = a\overline{b} + ab + \overline{a}b = (a+\overline{a})b + a\overline{b} = b + a\overline{b}.$$

Pe baza Teoremei 5.1 se poate construi circuitul combinațional logic al lui f:



5.5 Codificatori cu prioritate

Este posibil ca unele circuite de codificare să solicite

- Un număr de intrări care să nu fie multiplu de 2;
- Mai multe configurații active printre aceste intrări.

Din aceste motive apare necesitatea de a extinde ideea de codificator, astfel ca să se permită un număr arbitrar de intrări și să se asigure un proces de selecție care să aleagă bitul activ aflat pe cea mai semnificativă poziție (bitul de prioritate maximă între biții activi).


În aceste condiții, *codificatorul cu prioritate* folosește o ordonare a biților de intrare (ca o condiție suplimentară, necesară selecției).

Pe baza acesteia, dacă sunt activi mai mulți biți, numai cel mai semnificativ dintre ei va fi selectat la codificare.


Definiția 5.6 Un codificator cu prioritate (PE) este un circuit cu m intrări i_{m-1}, \ldots, i_0 (în ordinea descrescătoare a priorităților) și două zone de ieșire: o zonă Z de un bit care indică dacă intrarea conține (Z=0) sau nu (Z=1) biți activi, și o zonă formată din $n = \lceil log_2m \rceil$ biți y_{n-1}, \ldots, y_0 care indică poziția celui mai semnificativ bit activ din intrare (dacă există) (altfel generează eventual $00\ldots 0$).

Interpretarea numerică a funcției PE este: circuitul calculează partea întreagă a logaritmului (în baza 2) dintr-un număr întreg, indicând eventual o eroare (funcția nu este definită) pe bitul Z.

Cel mai simplu astfel de circuit - codificatorul cu prioritate elementar (EPE) (m=2) este definit prin ecuațiile booleene $Z=\bar{i}_1\bar{i}_0,\ y_0=i_1$ pentru circuitul de bază



sau $Z = \bar{i}_1 \bar{i}_0 E$, $y_0 = i_1 E$ în cazul versiunii cu acces (EEPE); pentru facilitarea implementării, intrarea E și ieșirea Z sunt complementate.



Rolul lui E este de a activa/dezactiva circuitul EEPE. Când E=1, cele două structuri sunt echivalente.

Pentru $E=0,\ EEPE$ scoate valoarea $\overline{Z}=1$ indiferent de intrare (circuitul este decuplat).

Interpretarea comportamentului circuitului EPE (respectiv EEPE) este următoarea:

- $\overline{Z}=0$: nu sunt biţi activi, iar y_0 este ignorat (sau se consideră $y_0=0$).
- $\overline{Z} = 1$: există biţi activi: cel mai semnificativ se află pe poziţia y_0 .


Comportamentul unui EPE (sau EEPE în cazul E=1) poate fi sumarizat în tabelul:

i_1	i_0	\overline{Z}	y_0	Comentarii
0	0	0	0	Nu sunt biţi activi
0	1	1	0	i_0 este bit activ
1	0	1	1	i_1 este bit activ
1	1	1	1	i_1 este cel mai semnificativ bit activ

Observația 5.3 Dacă există cel puțin un bit activ, atunci $y_0 = [log_2 n]$ unde $(n)_2 = i_1 i_0$.

Extinzând sunt două variante recursive de construcție a codificatorilor cu prioritate cu n ieșiri PE_n , bazate pe extensii seriale respectiv extensii paralele.

În prima variantă, se alege $PE_1 = EEPE$; în continuare, un PE_n (n > 1) cu acces este definit prin conectarea serială a două PE_{n-1} cu acces, ca în figură:



Observația 5.4 $Dacă\ 2^{n-1} < m < 2^n$, atunci intrărilor $i_m, i_{m+1}, \ldots, i_{2^n-1}$ li se asignează valoarea constantă '0'.


Cea mai semnificativă ieşire este $y_{n-1} = \overline{Z}$; celelalte ieşiri se obțin ca rezultante prin porți OR ale ieşirilor corespunzătoare pentru cele două PE_{n-1} .

Într-adevăr, dacă toți biții din prima jumătate a intrării sunt inactivi, atunci cel mai semnificativ bit de ieșire este 0, ieșirile din PE_{n-1} corespunzătoare sunt 0, iar restul biților sunt dați de al doilea PE_{n-1} (cu biți mai puțin semnificativi).

Altfel, $y_{n-1} = \overline{Z} = 1$, ieşirea celui de-al doilea PE_{n-1} este dezafectată (deoarece E = Z = 0) și tot restul ieşirii este dat de primul (cel mai semnificativ) PE_{n-1} .

Observația 5.5 Accesul la un EP_n se realizează totdeauna cu E=1 (deci $\overline{E}=0$).

Exemplul 5.7 Să construim un codificator cu prioritate pentru m = 3. Atunci $n = \lceil log_2 3 \rceil = 2$ şi – conform schemei de mai sus – vom avea:



Deoarece m=3, se asignează la intrarea de prioritate maximă (corespunzătoare lui i_m) valoarea '0'.

Să presupunem că se solicită acest PE_2 (activat prin $E \leftarrow 1$) cu intrările i_2 și i_0 ; deci $i_2i_1i_0 = 101$.

Atunci, din primul $EEPE = PE_1$ se obține (atenție: $i_1 \leftarrow '0', i_0 \leftarrow i_2$)

$$Z = \bar{i}_1 \bar{i}_0 E = 1 \land 0 \land 1 = 0$$
 si $y_0 = i_1 E = 0 \land 1 = 0$

Cum $\overline{Z} = 1$, această valoare merge la ieșire în y_1 ($y_1 = 1$) și constituie intrarea în al doilea $EEPE = PE_1$. Cum $\overline{E} = 1$ (deci E = 0), acesta este dezafectat.

Ieșirea va fi deci formată din $y_1y_0 = 10$, care reprezintă – în binar – poziția bitului 2: acesta (i_2) este bitul activ care este selectat ca prioritar.

Dacă intrarea în PE_2 este $i_2i_1i_0 = 001$, primul EEPE scoate $y_0 = 0$ și Z = 1.

Cum $\overline{Z} = 0$, aceasta va fi – simultan – valoarea finală a lui y_1 ($y_1 = 0$) cât şi filtrul care permite accesul la al doilea EEPE (cu E = Z = 1).


Acesta are asignările $i_1 \leftarrow 0$, $i_0 \leftarrow 1$ și va scoate $Z = \bar{i}_1 \bar{i}_0 E = 1 \land 0 \land 1 = 0$ – semnal că există biți activi.

Se calculează $y_0 = i_1 E = 0$ care – prin poarta OR – merge în valoarea finală a lui y_0 . Deci $y_1 y_0 = 00$, adică primul bit i_0 este cel selectat ca activ.

Implementarea acestui circuit este însă prea lentă pentru aplicații (numărul de nivele crește exponențial); de aceea se folosește o altă construcție, bazată pe extensia paralelă.

Aici PE_n este construit prin extensia paralelă a două PE_{n-1} ; ieșirea \overline{Z} și cel mai semnificativ bit y_{n-1} sunt calculate cu un EPE din cele două \overline{Z} ; restul biţilor de ieșire sunt selectaţi cu n-1 multiplexori elementari din ieșirile celor două PE_{n-1} .

EPE indică unde este cel mai semnficativ bit care are valoarea 1 (la intrarea primului sau celui de-al doilea PE_{n-1}), iar y_{n-1} selectează restul codului.



Adâncimea acestei variante este comparabilă cu n, deci mult mai simplă şi rapidă.


De reţinut că – în general – o extensie paralelă generează circuite rapide.

Dezavantajul constă în mărimea lor, care crește exponențial.

Exemplul 5.8 Să considerăm m = 5. Atunci $n = \lceil log_2 5 \rceil = 3$, deci vom avea un PE_3 . De remarcat că din cele opt intrări, primele 3 (cele mai semnificative) sunt setate pe '0'. Sunt posibile două situații:

1. $i_4 = 1$. Atunci $\overline{Z}_1 = 1$, deci $\overline{Z} = 1$ și $y_2 = 1$, indiferent de valorile biților i_3, \ldots, i_0 . Din primul PE_2 iese $y_1y_0 = 00$, combinație selectată de cele două EMUX-uri (datorită valorii $y_2 = 1$ luate de funcția de selecție).

Deci bitul cel mai activ este pe poziția $(y_2y_1y_0)_2 = (100)_2 = 4$.



2. $i_4 = 0$. Atunci $\overline{Z}_1 = 0$ şi – indiferent de valoarea lui Z_2 – din EPE iese $y_2 = 0$.


 $Dac\ \ i_3i_2i_1i_0=0000$, se obține $\overline{Z}_2=0$, $deci\ \overline{Z}=0$ și nu avem biți activi.

Dacă printre acești patru biți există cel puțin unul activ, atunci $\overline{Z}_2 = 1$.

EPE anunță existența unui bit activ $(\overline{Z} = 1)$ pe poziția $y_2 = 0$.

Cum y_2 joacă rol de selector pentru cele două EMUX-uri, acestea vor transfera la ieșire valorile y_1, y_0 obținute de al doilea PE_2 , deci adresa celui mai semnificativ bit activ din secvența $i_3i_2i_1i_0$.

Cum primele trei intrări sunt tot deauna 0, primul PE_2 poate fi eliminat, obținân du-se circuitul



De fapt întotdeauna va fi posibil să eliminăm intrările i_m, \ldots, i_{2^n-1} , simplificând corespunzător codificatorii cu prioritate.

5.6. SUMATORI 75


5.6 Sumatori

Una din cele mai importante funcții digitale este operația aritmetică de adunare.

Această funcție se definește de obicei plecând de la circuite simple (suma a două numere de 1 bit), capabile să se extindă recursiv pentru a asigura sumatori pe n biţi, pentru n arbitrar de mare.


După cum se știe, interpetarea numerică a funcției XOR (figura (a)) este suma modulo 2. Pentru extensia ei la suma modulo 2^n este necesar să calculăm și funcția de transport CR.

Atunci, un semi-sumator HA va fi format dintr-un XOR şi un AND (care ia valoarea 1 numai când ambii operanzi sunt 1); Figura (b) dă reprezentarea simbolică a unui semi-sumator, iar Figura (c) - structura sa internă.



După cum am văzut în Capitolul 2, două numere întregi de n biţi (n > 1) se adună bit-cu-bit, incepând de pe cea mai puţin semnificativă poziţie.

Fiecare sumă de doi biţi este influenţată – prin funcţia de transport – de suma binară anterioară; de aceea, pentru a ţine cont şi de acest transport, se va adăuga o intrare suplimentară C de transport, obţinându-se un sumator complet FA (full adder), a cărui reprezentare simbolică este dată de Figura (d) şi conţinut - de Figura (e):



Primul HA însumează cei doi biţi (corespunzători operanzilor A şi B), iar al doilea adună la suma astfel calculată valoarea deplasării; transportul de ieşire este dat de primul sau al doilea HA.

Observația 5.6 Sumatorul complet poate fi construit și pe baza unui codificator (acesta fiind un circuit universal); într-adevăr, funcția sum : $\{0,1\}^3 \longrightarrow \{0,1\}^2$ de adunare a trei cifre binare poate fi definită prin tabela de valori


A	0	0	0	0	1	1	1	1
B	0	0	1	1	0	0	1	1
$A \\ B \\ C$	0	1	0	1	0	1	0	1
S	0	0	0	1	0	1	1	1
$S C_+$	0	1	1	0	1	0	0	1

De aici putem genera forma canonică celor două componente care formează funcția sum:

$$S = xyz + \overline{x}y\overline{z} + \overline{x}\overline{y}z + x\overline{y}\overline{z}$$

$$C_{+} = \overline{x}yz + x\overline{y}z + xy\overline{z} + xyz = xy(z + \overline{z}) + xz(y + \overline{y}) + yz(x + \overline{x}) = xy + yz + xz$$

Deci, un circuit combinațional echivalent cu un FA poate fi construit imediat:



Dacă definim adâncimea unui circuit ca fiind numărul maxim de porți situate pe un drum, circuitul de mai sus este un circuit combinațional de adâncime 3.


Dacă toate porțile permit aceeași viteză de traversare, atunci acesta este mai rapid decât definiția unui FA.

Dezavantajul său major este numărul mare de porți, deci un cost hard mai ridicat.


O problemă de bază în arhitectura calculatorului constă în realizarea de circuite care să ofere avantaje atât din punctul de vedere al vitezei de lucru, cât și al costului echipamentului hard.

5.6. SUMATORI 77

Un sumator de n biţi ADD_n $\hat{i}n$ $cascad\check{a}$, se poate defini recursiv prin extensia serială a unui ADD_{n-1} cu un FA. Iniţial, ADD_1 este un FA.



Exemplul 5.9 Un sumator ADD₃ construit în cascadă are forma



Din păcate, în această construcție serială a circuitului, calculul transportului la fiecare însumare de doi biți conduce la un proces de calcul lent.

Pentru a obține o viteză de calcul mare, se folosește altă construcție a sumatorului ADD_n , prin însumarea separată a transportului fiecărei sume binare.


Pentru calculul transportului fiecărei sume binare se introduce un circuit suplimentar de control al transportului CL (carry lookahead). Ecuațiile care descriu CL se bazează pe relația

$$c_{i+1} = a_i b_i \oplus (a_i \oplus b_i) c_i = G_i \oplus P_i c_i$$
.


(reamintim, \oplus este notația matematică pentru operația XOR).

Ieşirile fiecărui HA generează – prin porțile AND şi XOR – ieşirile G_i respectiv P_i . Aplicând această regulă de i $(0 \le i \le n)$ ori, se obține:

$$c_{i+1} = G_i \oplus P_i G_{i-1} \oplus P_i P_{i-1} G_{i-2} \oplus \ldots \oplus P_i P_{i-1} \ldots P_0 c_0$$



Exemplul 5.10 Reluând exemplul unui sumator pe 3 biţi, vom avea circuitul



Un tabel cu valorile scoase de CL (a cărui structură o lăsăm ca exercițiu) este:

a_i	0	0	0	0	1	1	1	1
b_i	0	0	1	1	0	0	1	1
a_i b_i c_i	0	1	0	1	0	1	0	1
$\frac{c}{c_{i+1}}$	0	0	0	1	0	1	1	1

5.6. SUMATORI 79

5.6.1 Circuit digital pentru incrementare


Un caz particular de sumator este cel de incrementare, când al doilea operand este egal cu '1'.

Se poate folosi un circuit de adunare obișnuit, din cele prezentate anterior, unde valoarea '1' se extinde pe un număr de biți egal cu lungimea primului operand; operația devine însă costisitoare (ca timp și spațiu) în condițiile în care incrementarea este folosită mult mai frecvent decât adunarea obișnuită.


De aceea, ţinându-se cont de valoarea fixă a celui de-al doilea operand, se pot face reduceri substanţiale.

Observația 5.7

- Un FA în care B = 0, se reduce la un HA care face suma dintre A și C.
- Un FA în care B = 1, C = 0, se reduce la un HA care face suma dintre A şi '1'.
 Mai mult, deoarece s = A ⊕ 1 = A, c = A ∧ 1 = A, acesta poate fi construit folosind
 numai un invertor:




Simbolul pentru circuitul de incrementare al unui număr A – reprezntat pe n biți – este:




Similar sumatoarelor, și aici sunt două tipuri de construire a lui INC_n .

O prima variantă – în cascadă – se definește recursiv astfel:

- INC_1 este circuitul din Observația 5.7.
- INC_n se obține prin extensia serială a unui HA cu INC_{n-1} sub forma



Exemplul 5.11 Un circuit de incrementare pe 4 biți (INC_4) este



Cel mai din dreapta HA poate fi inlocuit cu invertorul din Observația 5.7.

Dezavantajul acestei construcții este un consum mai mare de timp.

De aceea se poate construi și o extensie paralelă, bazată pe următoarele observații:

Dacă în definiția ecuațiilor de transport din construirea CL se iau $c_0 = 1$ şi $b_i = 0$, atunci $G_i = 0$, $P_i = a_i \ (0 \le i \le n - 1)$ şi deci

$$c_i = a_{i-1}a_{i-2}\dots a_0, \quad (i>0)$$

Pe baza acestei relații, INC_n poate fi generat astfel:

$$\begin{array}{cccc}
a_{i-1} & a_0 \\
a_i & & & \\
& \downarrow & & \downarrow \\
& \downarrow & & \downarrow \\
& \downarrow & & \downarrow & & \downarrow \\
& \downarrow & \downarrow & & \downarrow \\
& \downarrow & \downarrow & & \downarrow \\
& \downarrow & & \downarrow & \downarrow \\
& \downarrow & \downarrow &$$

unde cele n-1 semi-sumatoare (pentru $i=1,2,\ldots,n-1$) lucrează în paralel.

Circuitul este extrem de rapid; dezavantajul lui sunt porțile AND_i , a căror complexitate crește odată cu valoarea lui i.

5.6.2 Circuit digital pentru scădere

După cum știm (Capitolul 2), operația de scădere a două numere întregi poate fi redusă la operația de adunare.

Dacă B este un număr pe n biţi, iar \overline{B} se obţine din B prin complementarea tuturor biţilor, atunci $B + \overline{B} = 2^n - 1$ şi deci

$$A - B = A + \overline{B} + 1 - 2^n$$


Numărul $\overline{B}+1$ este reprezentarea lui B în cod complementar, iar operarea cu 2^n inversează bitul final de transport.

5.6. SUMATORI 81

Fie funcția $sub: \{0,1\}^3 \longrightarrow \{0,1\}^2$ definită sub(x,y,z) = x-y-z. Tabela sa de valori este

Deoarece $x-y-z=x+(\overline{y}+1-2^1)+(\overline{z}+1-2^1)=x+\overline{y}+\overline{z}+2^1-2^2$, rezultă că diferența d(x,y,z) este rezultatul adunării $x+\overline{y}+\overline{z}$, iar t(x,y,z) este valoarea de transport complementată (datorită adunării cu 2^1) a acestei sume.


Deci un circuit digital – numit FS (full substract) – pentru scădere este:



Pentru un circuit care să realizeze scăderea a două numere de câte n biţi se va face o extensie serială (în cascadă) formată din n astfel de circuite, similar construcţiei de la ADD_n sau INC_n .


La identificarea transportului t de la un FS cu variabila z de la FS-ul anterior se pot elimina cele două complementări (care se anulează reciproc).

Exemplul 5.12 Să construim un circuit pentru scăderea a două numere de 4 biţi (FS_4) . Schema sa este (pentru simplificare, porţile NOT au fost subînţelese):




Fie de exemplu numerele $A=12,\ B=9;\ deci\ a_3a_2a_1a_0=1100,\ b_3b_2b_1b_0=1001.$ Introducând în circuitul FS_4 aceste valori (unde $\bar{b}_3\bar{b}_2\bar{b}_1\bar{b}_0=0110$) se obține imediat $d_3d_2d_1d_0=0011$, ceea ce verifică operația 12-9=3.

Un circuit mai compact pentru scădere – care să folosească elementele deja construite – este



unde am reprezentat printr-o singură complementare grupul de n invertori care inversează biții scăzătorului:



Avantajul acestui circuit este acela că se poate opera și cu rezultate negative.

Semnul diferenței este dat de \bar{c} (deci c=0 semnifică un rezultat negativ, iar c=1 – unul pozitiv).

Exemplul 5.13 Să presupunem că circuitul de scădere este construit pentru n=4 şi avem din nou $A=12,\ B=9.$


- Pentru A − B, sumatorul ADD₄ va determina A + B = 1100 + 0110 care dă suma 0110 şi transportul c = 1. Aceasta semnifică un rezultat pozitiv, şi variabila c − pe post de selector − va alege din EMUX valoarea 0010 incrementată, adică 0011. Deci rezultatul este 12 − 9 = 3.
- Pentru B-A, sumatorul va calcula $B+\overline{A}=1001+0011$, cu rezultatul 1100 şi c=0. deci rezultatul este negativ, iar selectorul c=0 va alege $\overline{1100}=0011$; în final se obține 9-12=-3.

83

5.7 Circuite de comparare

Să construim un bloc de comparare între două numere pe n biţi.

O reprezentare simbolică este ușor de dat:




Dar, ce se ascunde în spatele ei?

Pentru n=1, problema este simplă: este suficient să construim un codificator (de exemplu) bazat pe funcția $f:\{0,1\}^2 \longrightarrow \{0,1\}^3$ definită prin tabela de valori

Dacă $f(a,b)=(z_1,z_2,z_3)$, atunci $z_1=\overline{a}b$ anunță dacă $a< b,\ z_2=\overline{a}\overline{b}+ab=\overline{a\oplus b}$ ia valoarea 1 dacă și numai dacă a=b, iar $z_3=a\overline{b}$ semnalizează dacă a>b.

Un circuit se poate construi imediat:



Problema se complică pentru cazul general (n > 1).

Atunci un comparator CA_n va avea 2n intrări binare, deci o tabelă de adevăr ar conține 2^{2n} linii, lucru extrem de dificil de realizat la nivel de codificator (din cauza numărului mare de porți necesare).

Pentru construcția unui comparator eficient pe n biți, să observăm că X > Y este echivalent cu X - Y > 0. Cum $Y = (2^n - 1) - \overline{Y}$, relația se rescrie

$$X - Y = X + \overline{Y} > 2^n - 1 = 11 \dots 1$$

unde secvența binară de 1 are lungime n.


Dacă această inegalitate este satisfăcută, atunci bitul de transport al sumei $c_{out} = 1$, deoarece suma $X + \overline{Y}$ depășește n biți.

Exemplul 5.14 Pentru n=4, $dac \ X=1100$, Y=1001, $vom\ avea\ \overline{Y}=0110$ şi $deci\ X+\overline{Y}=1100+0110=10010$, pentru care bitul de transport este 1. Concluzia este X>Y.

Testarea comparației X > Y poate fi realizată deci în doi pași:

- 1. Se află \overline{Y} prin aplicarea unui invertor pe n biţi lui Y;
- 2. Se efectuează $X + \overline{Y}$ cu un n sumator și se folosește ca ieșire doar bitul de transport c_{out} . Dacă $c_{out} = 1$ atunci X > Y; altfel, $X \leq Y$.

Implementarea acestei scheme arată astfel:



Algoritmul de sus este implementat pentru z_3 (X > Y) pe n biţi. Dacă se permută X cu Y, se generează z_1 (X < Y).

Suma rezultată nu este utilizată, deci ieșirile corespunzătoare se suspendă.

Mai trebuie determinată ieșirea z_2 , necesară pentru cazul X = Y.


Pentru aceasta trebuie făcută compararea tuturor biților x_i din X cu biții y_i corespunzători din Y.

Dezideratul se atinge cu n porți XOR - NOT care produc $\overline{x_i \oplus y_i}$.

Vom avea $z_2 = 1$ dacă $\overline{x_i \oplus y_i} = 1$, $(1 \le i \le n)$; adică

$$z_2 = (\overline{x_{n-1} \oplus y_{n-1}}) \wedge (\overline{x_{n-2} \oplus y_{n-2}}) \wedge \ldots \wedge (\overline{x_0 \oplus y_0})$$

O altă variantă mai simplă pentru CA_n – cu un singur sumator – este următoarea:




5.8 Circuite de deplasare

O altă funcție aritmetică de bază este înmulțirea/împărțirea cu o putere a lui 2.

Circuitul care realizează această funcție se numește circuit de deplasare (shift).

El constă din mai mulți multiplexori conectați în paralel la aceeași intrare și aceeași funcție de selecție.

Principiul este descris de figura următoare (pentru cazul deplasării spre dreapta cu cel mult trei poziții).



O valoare de selecție $(s_1s_0)_2 = x$ implică $b_j = a_{j+x}$ (la deplasarea spre dreapta) sau $b_j = a_{j-x}$ (la deplasarea spre stânga) pentru x = 0, 1, 2, 3 reprezentat în binar.

Dacă j-x<0, atunci $b_j=0$ (prin deplasarea spre stânga, biţii cei mai puţin semnificativi se completează cu '0')

Exemplul 5.15 Dacă în figura anterioară valoarea de selecție este $(s_1s_0)_2 = (10)_2 = 2$, atunci fiecare multiplexor conectează ieșirea la intrarea i_2 .

Rezultatul va fi

$$b_{i+3}b_{i+2}b_{i+1}b_i \longleftarrow a_{i+5}a_{i+4}a_{i+3}a_{i+2}$$

În general, pentru operația de deplasare cu 0 până la m-1 poziții sunt necesare mai multe MUX_n unde $n = \lceil log_2 m \rceil$, legate în mod similar cu cele din figură.


Numărul multiplexoarelor este egal cu numărul de biți ai numărului asupra căruia se aplică operația de deplasare.

Observația 5.8 Deplasarea spre stânga cu x biți corespunde înmulțirii unui număr cu 2^x .

 $\hat{I}n$ acest caz, cei mai semnificativi x biţi din reprezentarea binară a numărului se pierd, iar cei mai puţin semnificativi x biţi primesc valoarea 0.

In mod similar, deplasarea spre dreapta cu x biţi corespunde împărţirii cu 2^x . Aici se pierd cei mai puţin semnificativi x biţi.

Exemplul 5.16 Să construim un circuit de deplasare spre stânga cu cel mult 3 poziții, pentru numere formate din 6 biți. Se va obține:



De exemplu, pentru numărul 9, cu reprezentarea 001001 pe şase biți, vom avea:

Codul $s_1s_0 = 00$ conduce la ieșirea 001001 (adică tot numărul 9);

Codul $s_1s_0 = 01$ conduce la ieșirea 010010 (adică numărul $18 = 9 \times 2$);

Codul $s_1 s_0 = 10$ conduce la iesirea 100100 (adică numărul $26 = 9 \times 2^2$);

Codul $s_1s_0 = 11$ conduce la ieșirea 001000 (depășire, datorată pierderii unui bit semnificativ de valoare '1').


5.9 Multiplicatori

Altă operație aritmetică importantă este înmulțirea.

O variantă combinațională poate fi construită pe baza unui circuit elementar, bazat pe cele două funcții simple implicate de înmulțirea binară:

- înmulțirea pe un bit (cu ajutorul unei porți AND);
- un FA pentru completarea operației;


Circuitul de înmulțire completă a biților A și B este descris de Figura (a); Figura (b) definește reprezentarea simbolică a înmulțirii biților a_i cu b_j .



Exemplul 5.17 Să construim un multiplicator pentru a înmulți două numere de doi biți: $a_1a_0 \times b_1b_0$. Rezultatul are patru biți $x_3x_2x_1x_0$, care verifică relațiile:

$$x_0 = a_0 \cdot b_0;$$
 $x_1 = a_1 \cdot b_0 + a_0 \cdot b_1 + c_{x_0};$ $x_2 = a_1 \cdot b_1 + c_{x_1};$ $x_3 = c_{x_2}.$


(s-a notat c_{x_i} transportul obținut la suma din care a rezultat x_i). Circuitul este:



Comentarii:

- i) x_0 se obține din înmulțirea biților a_0 cu b_0 .
- ii) Pentru x_1 se adună $a_1 \cdot b_0$ cu $a_0 \cdot b_1$ şi cu transportul de la calculul lui x_0 (transport formal, deoarece el este totdeauna egal cu 0).
 - iii) x_2 se obține din adunarea lui $a_1 \cdot b_1$ cu transportul de la calculul lui x_2 . Transportul rezultat din această adunare va fi x_3 .

Această structură poate fi generalizată ușor la multiplicatori pentru numere de n biți. Prezentăm – pentru claritate – schema unui multiplicator complet pentru cuvinte de 4 biți:



După cum se vede, complexitatea spațiu crește rapid odată cu numărul de biți ai unui număr.

De aceea, practic se folosesc alți algoritmi de multiplicare, bazați pe adunări și deplasări (înmulțiri cu puteri ale lui 2).

Problemele de sincronizare care apar fac însă ca aceste circuite să nu fie de tipul 0-DS.

5.10 Circuit logic programabil

Am văzut că pentru orice funcție booleană de n variabile se poate construi cel puțin un circuit. În general circuitele generate erau clădite pe două tipuri de structuri:

- recursivă, bazată pe noțiunea de multiplexor MUX_n ;
- structura simbolică a unui şir de $m=2^n$ biţi, ale cărui elemente sunt selectate la ieşirea dintr-un decodificator.


O astfel de soluție este recomandată numai dacă șirul binar – selectat la ieșirea din decodificator – este aleator (nu are o structură predefinită).

Dacă șirul binar prezintă anumite forme fixe, atunci pot fi efectuate unele simplificări la implementarea circuitelor corespunzătoare, ceea ce duce la scăderea complexității lor.

Astfel, pot fi construite circuite cu porțile fixate în prealabil pe o anumită poziție (închis sau deschis), faza de implementare constând doar în imbinarea lor sub forma unor tablouri.

O astfel de construcție se numește tablou logic programabil.

Exemplul 5.18 Unul din cele mai uzuale circuite combinaționale este transcoderul care transformă cifrele zecimale scrise în binar, în reprezentări pe 7 biți (codul ASCII).



Fie a, b, c, d cei patru biţi care codifică cifrele zecimale (de la 0000 pentru 0 până la 1001 pentru 9) şi A, B, C, D, E, F, G biţii din reprezentarea finală (de la 0110000 = 0(60)₈ - codul ASCII pentru 0, până la 0111001 = $0(71)_8$ - codul ASCII pentru 9).

Trebuie construite deci 7 funcții de 4 variabile.

Cea mai bună soluție pare să fie un DCD_4 de tipul celui din paragraful 5.1; va rezulta Figura (a) (numită şi ROM) folosită la implementarea circuitelor combinaționale.

Pentru simplificarea desenului, porțile OR au fost reprezentate prin linii verticale, iar intrările, prin \circ .


Deoarece circuitul DC₄ conține $2^4 + 2^3 + 2^2 + 8 = 36$ porți, iar rețeaua are 49 puncte, rezultă că mărimea acestei soluții este 85.

O posibilitate de a obține un circuit mai simplu poate fi prin complementarea funcțiilor; ea conduce (Figura (b)) la în acest caz la un circuit având 36 + 21 = 57 porți.

Circuitul este foarte mare – mai ales din cauza ieşirilor nefolosite $y_{10} - y_{15}$.

Decodificatorul tratează toate configurațiile binare de 4 biți, deși numai o parte din ele sunt folosite de cele șapte funtii.


Ținând cont de această observație, se poate construi alt circuit, cunoscut sub numele de "tablou logic programabil" PLA (programmable logic array); soluția aceasta are numai 25 porți (și eventual mai poate fi optimizată).



Valorile funcțiilor A, \ldots, G s-au dedus ușor din tabelul de valori:

a	0	0	0	0	0	0	0	0	1	1
b	0	0	0	0	1	1	1	1	0	0
c	0	0	1	1	0	0	1	1	0	0
d	0	1	0	1	0	1	0	1	0	1
	0	0	0	0	0	0	0	0	0	0
									1	
C	1	1	1	1	1	1	1	1	1	1
D									1	
E	0	0	0	0	1	1	1	1	0	0
F G	0	0	1	1	0	0	1	1	0	0
G	0	1	0	1	0	1	0	1	0	1

Evident, PLA-ul de sus nu este cel mai simplu circuit de implementare. Mult mai simplu este decodificatorul (cu numai 11 porți)



Definiția 5.7 Un PLA standard PLA_{n,p,m} este un circuit digital format din 4 nivele:

- 1. Nivelul de intrare, compus din n decodificatori elementari (EDCD);
- 2. Un decodificator programabil format din $p \ll 2^n$ porți AND (sau NAND, dacă se folosesc regulile De Morgan); fiecare intrare poate fi conectată sau nu la ieșirea corespunzătoare a primului nivel; deci maxim p clase pot fi decodificate la intrarea $X = x_{n-1} \dots x_0$.
- 3. Un codificator programabil format din $m \leq p$ porți OR (sau NAND, dacă se folosesc regulile De Morgan); fiecare intrare poate fi conectată sau nu la ieșirea corespunzătoare de la al doilea nivel, fiecare funcție y_{m-1}, \ldots, y_0 putând fi implementată folosind unul sau mai mulți factori decodificați la al doilea nivel;
- 4. Nivelul de ieşire, format din m circuite EMUX (sau XOR uri cu o intrare conectată la 0 sau 1), cu scopul de a da forma funcției complementată sau nu.

Deci, PLA este un circuit care începe şi se termină cu cele mai simple circuite funcționale (EDCD respectiv EMUX) și conține două tablouri programabile (numite "tablou AND" respectiv "tablou OR").

Un PLA nu este un circuit optim din punct de vedere al complexității.

Avantajul său major constă în posibilitatea de a lucra cu tablouri "prefabricate", pe care apoi le poate îmbina cu EDCD-uri pentru intrări, EMUX-uri pentru ieșiri.

Dacă tabloul OR este inclus într-un ROM (componentă a unui codificator standard), atunci PLA-ul se numește de obicei PROM (Programmed ROM).


5.11 Unitatea aritmetică și logică

Toate circuitele prezentate până acum aveau asociate câte o singură funcție (aritmetică, de selecție sau de comparație).

Vom încheia prezentarea sistemelor 0 - DS construind un circuit care poate realiza mai multe funcții, selectate pe baza unui $cod\ de\ selecție$.

Numele sub care este cunoscut acest circuit este unitatea aritmetică și logică (ALU). Vom considera o unitate relativ simplă cu numai 8 funcții. În cadrul ei vor exista mai multe tipuri de conexiuni:

- Două intrări de n biţi fiecare, pentru operanzii S (stâng) şi D (drept), codificaţi S_{n-1}, \ldots, S_0 respectiv D_{n-1}, \ldots, D_0 ;
- O intrare F de trei biți (F_2, F_1, F_0) pentru specificarea funcției printr-un cod;
- O ieşire $R = (R_{n-1}, \dots, R_0)$ pentru rezultat;
- \bullet O ieşire pentru indicatori (flags) biţi cu diverse semnificaţii: CARRY, OVFL, ZERO, SGN, ODD.



Multimea funcțiilor poate fi de exemplu:

AND: realizează funcția logică AND bit cu bit $(R_i = S_i \wedge D_i)$;

OR: funcția logică OR;

XOR: funcția XOR;

ADD: face suma aritmetică modulo 2^n dintre numerele de n biţi reprezentate binar prin S (operand stâng) respectiv D (operand drept);

SUB: face differența aritmetică dintre S și D;


INC: mărește (incrementează) valoarea lui S cu '1';

LEFT: transferă la iesire valoarea lui S:

 \mathbf{SHL} : deplasează cu o poziție spre stânga valoarea lui S, ultimul bit (cel mai puțin semnificativ) fiind pierdut;

Structura internă a ALU constă în acest caz din n componente ("felii"), câte una pentru fiecare intrare S_i , D_i , un circuit CLC și câteva porți suplimentare.

Forma unei astfel de componente este dată de Figura:



- MUX_2 selectează drept al doilea operand valoarea din D_i , complementul ei la 1 (pentru scădere), sau valoarea '0' (pentru incrementare) (C_0 de la intrarea lui CL și o poartă pentru generarea diferiților flag);
- Porțile AND, OR și primul XOR realizează funcțiile logice și generează semnale pentru funcțiile aritmetice $(G_i, P_i \text{ pentru } CL \text{ și suma dintre } S_i \text{ și } D_i)$;
- Al doilea XOR realizează suma semnalelor de transport generate de CL, completând operațiile aritmetice;
- MUX_3 selectează conform codului F funcția realizată de ALU;
- Intrarea S_{i-1} este primită de la componenta ("felia") din dreapta, pentru realizarea deplasării;

F_2	F_1	F_0	Intrarea	R_i	Operația
0	0	0	0	$S_i \wedge D_i$	AND
0	0	1	1	$S_i \vee D_i$	OR
0	1	0	2	S_{i-1}	SHL
0	1	1	3	$S_i \oplus D_i \oplus C_i$	ADD
1	0	0	4	$S_i \oplus D_i$	XOR
1	0	1	5	$(S_i \oplus \overline{D_i}) \oplus C_i$	SUB
1	1	0	6	$S_i \oplus C_i$	INC
1	1	1	7	S_{i}	LEFT

Descrierea comportamentului acestui ALU este dat de tabelul:

Este evident că cele mai lente operații realizate de ALU sunt operațiile aritmetice, deoarece semnalele sunt întârziate suplimentar de trecerea prin CL pentru generarea semnalelor C_i .

5.12 Exerciții

1. Se dă funcția booleană $f: \{0,1\}^3 \longrightarrow \{0,1\}^3$ definită

$$f(x, y, z) = (x + \overline{y}z, y + \overline{z}x, z + \overline{x}y)$$

Construiți un codificator pentru implementarea ei.


- 2. Construiți un codificator pentru funcția $f:\{0,1\}^3\longrightarrow\{0,1\}$ definită prin octetul 10010100.
- 3. Construiți o memorie ROM pe 3 biți, în care la adresa x se află valoarea $x+3 \pmod 8$ (codul Excess 3 pe trei biți).
- 4. Se dă la intrare o secvență de 5 biţi. Să se construiască un circuit care scoate bitul care apare majoritar in acea secvență.
- 5. Se dă la intrare o secvență x de 6 biți. Să se construiască un circuit codificator care scoate valoarea 1 dacă și numai dacă numărul a cărui reprezentare binară este x, este divizibil cu 4.
- 6. Construiți un circuit pentru $DMUX_2$.
- 7. Dați o construcție directă și una recursivă pentru MUX_3 .

5.12. EXERCIŢII 97

- 8. Să se construiască funcția sum a trei biți folosind MUX_3 .
- 9. Folosind numai EMUX construiți un circuit pentru funcția booleană

$$f(a,b,c,d) = a(b+\overline{c})d + \overline{a}(b+d)(b+c)(c+d) + \overline{b}\ \overline{c}\ \overline{d}.$$

- 10. Aceeași problemă, folosind codificatori.
- 11. Fie funcția $f(x, y, z) = x + \overline{y} + z$. Să se construiască un circuit combinațional logic folosind:
 - (a) Codificatori;
 - (b) Multiplexori elementari.
- 12. Aceeaşi problemă pentru $f(x, y, z) = (x + \overline{y}z, \overline{x}y + \overline{x}\overline{y}z, y + xz)$.
- 13. Se dă structura din figură (formată din două HA, un FA și o poartă OR):



Construiți tabela de valori.

- 14. Construiți un codificator cu prioritate pentru m=7 biți.
- 15. Construiți un circuit de deplasare dreapta/stânga cu 0,1 poziții pentru un vector de 4 biți.
- 16. Detaliați construirea CL (Carry lookahead) pentru un sumator pe 4 biți.
- 17. Să se construiască un comparator pe pe 4 biţi şi apoi pe baza lui un comparator pe 16 biţi.
- 18. Construiți un comparator pe 4 biți folosind ca bază un singur 4 FA.

19. Se dă funcția booleană $f:\{0,1\}^3 \longrightarrow \{0,1\}^3$ definită

$$f(x, y, z) = (\overline{x} + yz, \ x + \overline{y}z, \ x + y\overline{z})$$

- (a) Construiți un PLA pentru implementarea ei.
- (b) Construiți un PROM pentru implementarea ei.

Capitolul 6

Sisteme 1 - DS (Memorii)

6.1 Caracteristicile sistemelor cu un ciclu

Conform ideilor prezentate în Capitolul 4, trecerea spre circuitele de nivel superior constă în introducerea unui ciclu care să închidă din exterior circuitele deja existente.

Apare aici un prim grad de autonomie al circuitului – ceea ce am definit prin stare.

Starea unui circuit depinde numai parțial de semnalul de intrare, fapt care va conduce la o independență parțială a ieșirii față de configurația de intrare.

Evoluţia ieşirilor circuitului rămâne bineînţeles sub controlul intrărilor, dar stările oferă o autonomie parţială.

Altă caracteristică a sistemelor din 1 - DS constă în posibilitatea de a putea păstra informația de intrare o perioadă determinată de timp.

Această proprietate este specifică memoriilor.

Informația memorată este pusă la dispoziția diverselor circuite în anumite faze de lucru. Pentru aceasta apare necesitatea unei sincronizări a operațiilor în desfășurare, pentru ca acestea să poată conlucra corect și eficient.

Motiv pentru care apare un dispozitiv general de control al circuitelor: ceasul (CK).

Acest circuit bistabil asigură o discretizare a timpului de calcul, făcând posibilă definirea unor noțiuni temporale cum ar fi moment actual, tact, istoric, dezvoltare ulterioară etc.

Principalele circuite cu un ciclu intern sunt:

- zăvor elementar: circuit format din două cicluri cuplate la două porți de intrare;
- flip flop master slave: extensie serială formată din două zăvoare elementare;
- random access memory (RAM): extensie paralelă formată din n zăvoare elementare accesate printr-un $DMUX_n$ și un MUX_n ;

• registrul: extensie serial - paralelă formată prin legarea în paralel de flip - flopuri master - slave.

6.2 Cicluri stabile şi instabile

Există două tipuri de cicluri care închid un circuit combinațional logic; numai unul din ele este util în construcția circuitelor digitale, anume cel care generează o stare stabilă; celălalt circuit generează o stare instabilă la ieșire și poate fi folosit la construirea ceasului.


Diferența dintre ele poate fi reliefată prin următorul exemplu:


Exemplul 6.1 Ciclul din Figura (a) este închis conectând ieşirea y_0 a unui EDCD la intrarea x_0 .

 $S \ddot{a} presupunem c \ddot{a} y_0 = 0 = x_0.$

La ieșire semnalul devine 1, apoi 0 etc; astfel, cele două ieșiri ale decodificatorului sunt instabile, comutând de pe 0 pe 1 și invers.

Momentul de schimbare a valorii de ieşire (din 0 în 1 şi invers) defineşte frecvenţa circuitului şi se numeşte "tact".





Al doilea tip de ciclu se obține conectând ieșirea y_1 la intrarea x_0 (Figura (b)).

 $Dacă y_1 = 0 = x_0$, atunci $y_0 = 1$ fixând ieşirea y_1 la valoarea 0.

Similar dacă $y_1 = 1 = x_0$.


Deci, acest circuit are două stări stabile.

Pentru moment nu ştim cum să comutăm de la o stare la alta, circuitul neavând nici o intrare prin care să putem controla schimbarea.

Principala diferență de construcție dintre cele două structuri este:

- Ciclul instabil are un *număr impar* de complementări (deci semnalul revine la ieşire cu o valoare complementată);
- Ciclul stabil conține un *număr par* de complementări;

Exemplul 6.2 Să considerăm un circuit cu 3 nivele de complementare:



Dacă la intrare apare comanda C=0, atunci ciclul este "deschis", adică fluxul semnalului este întrerupt; dacă valoarea lui C devine 1, atunci comportarea circuitului este descrisă de diagramele din dreapta.


Circuitul va genera un semnal periodic.

Pentru a putea fi utilizat practic, un circuit trebuie să treacă printr-un număr par de complementări pentru toate combinațiile binare aplicate la intrare. Altfel, pot exista combinații pentru care circuitul se destabilizează.

Schimbarea stării unui circuit nu este instantanee, ea depinzând de diverse caracteristici fizice ale circuitului.

Vom nota cu t_{pHL} intervalul de timp în care un circuit comută de la starea 1 la starea 0, și cu t_{pLH} intervalul de timp de trecere de la starea 0 la starea 1.

Ambele valori sunt numere nenegative şi considerate constante pentru un circuit.



Situația reală este reprezentată în Figura (a).

Modalitatea de reprezentare din Figura (b) este utilizată atunci când se consideră o situație ipotetică – de schimbare instantanee a stărilor.

6.3 Zăvoare elementare

Cel mai simplu circuit stabil – fără nici o inversiune și cu o singură intrare – este cel din Figurile (a) și (b):



Primul circuit poate fi comandat să comute numai în starea 0, iar al doilea – numai în starea 1.

Într-adevăr, poarta AND cu valoarea '1' la intrare are ieşire stabilă atât în starea 0 cât și în starea 1.

Starea poate fi schimbată din 1 în 0 aplicând '0' la intrare.

Timpul minim de trecere în starea 0 este t_{pHL} (timpul de propagare al semnalului prin ciclu).

După acest interval de timp, indiferent de valoarea semnalului de intrare ('1' sau '0'), circuitul (a) rămâne stabil în starea 0 – aceasta fiind şi valoarea de ieşire.


Spunem că circuitul este activ la frecvență joasă.

La circuitul (b), semnalul inactiv de intrare este '0'; circuitul poate trece din starea 0 în starea 1 prin aplicarea la intrare a valorii '1' într-un interval de timp cel puţin egal cu t_{pLH} . După aceea, starea rămâne 1 indiferent de intrare.

Spunem că (b) este activ la frecvență înaltă.

Ambele circuite $z \breve{a} vor \breve{a} sc$ în ele semnalul aplicat la intrare: '0' pentru circuitul (a), '1' pentru circuitul (b).

Cele două circuite sunt combinate în circuitul (c).



Acest zăvor elementar eterogen are două intrări: una activă la frecvență joasă (\overline{R}) pentru a reseta circuitul în starea 0, și alta activă la frecvență înaltă (S) pentru a seta circuitul în starea 1.

Valoarea '0' trebuie să rămână la intrarea \overline{R} cel puţin $2t_{pHL}$ pentru a fi asigurată comutarea; din acelaşi motiv, valoarea '1' va rămâne la intrarea S cel puţin $2t_{pLH}$ unităţi de timp.

Există următoarele posibilități de funcționare (notăm cu Q_n starea/ieșirea la tactul n):

- S=0, R=0: atunci circuitul rămâne în starea în care a fost $(Q_{n+1}=Q_n)$;
- S = 1, R = 0: are loc o setare a circuitului $Q_{n+1} = 1$ (indiferent cât a fost Q_n).
- S = 0, R = 1: circuitul este resetat se revine la starea $Q_{n+1} = 0$.

De remarcat că varianta $R=1,\ S=1$ nu este acceptată, starea Q_{n+1} neputând fi nedeterminată.

O reprezentare a funcționării circuitului este dată de graful:

$$S = 0$$

$$R = 0$$

$$R = 1$$

$$S = 0$$

$$R = 0$$

Fiind un circuit de tipul 1 - DS, ecuația sa va fi exprimată sub o formă recursivă:

$$Q = S + \overline{R}Q$$

Aplicând regulile lui De Morgan acestei ecuații se vor obține circuite cu structuri simetrice:

- transformarea portii OR conduce la circuitul (d), construit numai cu porti NAND;
- transformarea porții AND conduce la circuitul (e), construit numai cu porți NOR.

În aplicații se găsesc de obicei numai aceste ultime două variante.

Punctele slabe ale zăvorului elementar sunt legate de necesitatea de a complementa intrări (la variantele (c) şi (d)) sau de inversare a ieşirilor (la varianta (e)).


De asemenea, atunci când se solicită schimbarea stării (fără a se preciza valoarea ei), nu știm ce intrare să acționăm: setare sau resetare.

6.3.1 Zăvoare elementare cu ceas

O rezolvare parțială a punctelor slabe menționate anterior constă în extensia serială a două zăvoare (pentru a elimina complementarea variabilelor de intrare din varianta (d)) și introducerea unui ceas pentru sincronizare.

Se obține un circuit numit "zăvor elementar cu ceas" (notat RSL).

Structura acestuia este prezentată de Figura (a), iar simbolul logic – de Figura (b).



Cele două intrări sunt pentru setare (S) și resetare (R), iar ceasul este acționat acționând temporar CK pe 1.

Dacă zăvorul trebuie setat, atunci $S=1,\ R=0,$ după care se face CK=1 pentru un interval de timp egal cu t_{vLH} .

Spunem în acest caz că *nivelul activ* al ceasului este la frecvență înaltă (high level). Pentru resetare, procedura este analogă.

De remarcat că pentru nivelul activ al lui CK zăvorul este transparent, adică orice modificare a intrărilor S, R modifică starea circuitului.

Într-adevăr, dacă CK = 1, atunci la activarea lui S(R) zăvorul este setat (respectiv resetat).

Această separare dintre cele două semnale conduce la diferențierea dintre cum se realizează schimbarea stării circuitului și $c\hat{a}nd$ are loc această schimbare.

Zăvorul elementar cu ceas rezolvă o parte din problemele ridicate anterior și permite un control mai strict asupra acțiunii de memorare a informației.

Totuşi o problemă importantă este aceea că un RSL poate comuta de mai multe ori în perioada când ceasul este setat pe '1'.


In general aplicațiile cer schimbarea stării la un anumit moment, pe care îl semnalează prin CK. Ori un RSL permite doar un interval de transparență, nu și o menținere a stării pe toată durata acestui interval.

105

6.3.2 Zăvorul de date

În circuitul precedent apare o situație specială dacă R=S=1; atunci CK comută zăvorul într-o stare care nu poate fi prevăzută apriori.


Această variantă poate fi evitată introducând o complementare între intrările unui RSL. Vom nota cu D (date) această unică intrare.



Ieşirea unui DL urmează permanent intrarea D (deci circuitul beneficiază de o autonomie redusă).

Ieșirea este sincronizată cu ceasul numai dacă pe nivelul activ al lui CK intrarea D este stabilă.


O variantă de construcție a zăvorului de date – fără nici un invertor – este:



6.4 Structura master - slave

O structură de zăvor, care elimină multe probleme ale circuitelor anterioare, este sistemul numit master - slave.

Acesta se bazează pe un circuit cu două stări – numit flip - flop, care comută sincronizat cu arcul (în sus sau în jos) semnalului dat de ceas.



Ideea constă în conectarea serială a două zăvoare RSL și punând (prin intermediul complementării) în antifază semnalul de ceas.

Primul zăvor este transparent la nivelul superior al ceasului (prima jumătate a unui tact), iar al doilea zăvor este transparent la nivelul inferior (a doua jumtătate a tactului). Deci nu există nici un interval de timp în care toată structura să fie transparentă.

În prima fază (nivelul superior al lui CK), primul zăvor (master) comută în conformitate cu semnalele S şi R; în faza a doua (nivelul inferior al lui CK), al doilea zăvor (slave) comută copiind starea masterului.

Ieşirea din toată structura este modificată numai după ce a "căzut" tranziția intrării CK.

Vom spune că circuitul RS master - slave comută flip - flop conform cu arcul în jos al lui CK.

Pe o structură *master - slave* vom putea deci controla totdeauna momentele când poate fi schimbată starea sistemului.

Există două intervale de timp care trebuie avute în vedere:

- Timpul de setare t_S timpul anterior arcului activ al lui CK, în care intrările S și R trebuie menținute stabile pentru a avea siguranța existenței unei comutări conforme cu valorile lor;
- Timpul de susținere t_H timpul posterior arcului activ al lui CK, în care R și S trebuie menținute stabile.


În timpul comutării – adică aproximativ intervalul $t_S + t_H$ – intrările trebuie să fie evident stabile, deoarece altfel flip - flopul nu "știe" starea în care trebuie să comute.

6.4.1 Flip - flop cu întârziere

O altă modalitate de eliminare a situației de nedeterminare R = S = 1, deci de a avea $R = \overline{S}$ o constituie următorul circuit, numit flip-flop cu întârziere (DFF).

De remarcat că intrarea este numită tot D (ca la "date"), dar acum ea are semnificația de delay.

În afară de restricția din construcție $(R = \overline{S})$, acest flip-flop mai are un avantaj: ieșirea lui D copiază intrarea, întârziată cu un tact.



DFF este unul din cele mai importante circuite construite până acum, în special datorită numeroaselor aplicații.

Exemplul 6.3 Să construim un sumator serial, care adună două numere întregi binare fără semn X, Y ambele de aceeaşi lungime (arbitrară), producând rezultatul Z = X + Y.

Numerele sunt introduse și prelucrate serial (bit cu bit), iar rezultatul este obținut tot serial.

La tactul i sumatorul serial primește doi biți x_i , y_i și calculează un bit z_i .

De asemenea el mai produce şi un bit de transport c_i , care participă la operația de adunare de la următorul tact.


Ieșirea la tactul i este deci

$$c_i z_i = x_i + y_i + c_{i-1}$$

unde valoarea lui c_{i-1} va fi determinată de starea s_i a sumatorului.

Sunt posibile doar două stări interne: s_0 – când $c_{i-1} = 0$, şi s_1 – când $c_{i-1} = 1$.

O memorie cu două stări interne constă dintr-un DFF – care stochează variabila de stare s. O construcție imediată este



Pentru două numere X,Y de n biţi fiecare, sumatorul serial va lucra n+1 tacţi. La ultimul tact, intrările x şi y vor primi valoarea '0', iar c_{in} va primi valoarea stocată \hat{n} DFF.

Ieşirea va fi ultimul bit pentru suma Z, şi valoarea de transport '0' care resetează DFF.

6.5 Memoria RAM

Extensia paralelă a unui 1 - DS generează una din cele mai importante circuite din sistemele digitale: **random access memory** (sau pe scurt – memoria RAM).


Fiind unul din cele mai simple circuite, el poate fi construit usor pe dimensiuni mari.

109

Definiția 6.1 O memorie RAM_m de m biți este o colecție liniară de $m=2^n$ DL-uri cu date de intrare comune, fiecare primind un semnal de ceas distribuit de un $DMUX_n$ și fiind citite de un MUX_n . Codul de selecție a_{n-1}, \ldots, a_0 este comun pentru DMUX și MUX.

Structura asociată acestei definiții este reprezentată mai jos, unde WE semnifică "capabil de scriere" și este un semnal activ inferior care permite operația de scriere în celula de memorie selectată de adresa a_{n-1}, \ldots, a_0 .

Am notat de asemenea cu DIN magistrala datelor de intrare, și cu DOUT ieșirea din circuit.



Se poate da și o definiție recursivă a memoriei RAM, plecând de la definițiile recursive ale componentelor sale. Nu vom detalia această variantă.

6.6 Registri

O altă componentă de bază a unui calculator o constituie registrul.

El este și principalul suport pentru trecerea la următorul ordin de complexitate al circuitelor – închiderea celui de-al doilea ciclu.


Un registru de n biți este o secvență ordonată de flip-flopuri capabile să stocheze un cuvânt de n biți.

Fiecare bit este stocat într-un RSF - F sau DFF.

Toate unitățile de memorie au linii de control (ceas, resetare) comune. După modul de extensie folosit, vom avea regiștri seriali, paraleli sau serial-paraleli.

6.6.1 Registrul serial

Figura următoare prezintă un SR_n (structura şi simbolul logic):



Definiția 6.2 Un registru serial SR_n de n biți se definește recursiv astfel:

- (i) SR_1 este un DFF;
- (ii) SR_n se obține prin extensia serială a unui SR_{n-1} cu un SRF F.

Este evident că SR_n introduce o întârziere de n tacți între intrare și ieșire.

Un bit care intră într-un SR_n la tactul i, va ieși din registru la tactul n + i, fiecare tact permițând trecerea acestei informații de la un flip-flop la următorul.

Din acest motiv, registrii seriali sunt folosiți cu precădere în construcția liniilor controlate "de întârziere".

Rolul ceasului este de a sincroniza componentele registrului.

6.6. REGIŞTRI 111

6.6.2 Registrul paralel şi registrul serial - paralel


Definiția 6.3 Un registru (paralel) R_n de n biți se definește recursiv astfel:

- (i) R_1 este un DFF;
- (ii) R_n se obține prin extensia paralelă a lui R_{n-1} cu un DFF.

Principalul avantaj al acestei componente este netransparența sa, cu excepția unei "transparențe nedecidabile" în primele $t_S + t_H$ momente.

Deci el poate fi închis eventual cu un nou ciclu.

Mai mult, netransparența asigură posibilitatea de a încărca registrul cu orice valoare, inclusiv cu o valoare care depinde de propriul său conținut.




Mai mulți regiștri paraleli pot fi legați în serie, obținându-se un registru serial - paralel $R_{n\times m}$.

Definiția sa recursivă este:

Definiția 6.4 Un registru serial - paralel $SPR_{n\times m}$ se obține recursiv astfel:

- (i) $SPR_{1\times m}$ este registrul R_m ;
- (ii) $SPR_{n\times m}$ se obține prin extensia serială a unui $SPR_{(n-1)\times m}$ cu un R_m .

Structura şi simbolul logic al unui astfel de registru sunt:



6.7 Exerciții

- 1. Fiind date două numere pe n biţi (cu primul bit drept bit de semn) să se construiască un circuit care să selecteze pe cel mai mare dintre ele.
- 2. Fie inelul boolean $\mathcal{Z}=(Z_2,\oplus,\cdot)$. Fiind fixat polinomul

$$a(X) = a_0 \oplus a_1 X \oplus a_2 X^2 \oplus \ldots \oplus a_n X^n \in Z_2[X]$$

să se construiască un circuit de înmulțire cu a(X) în \mathcal{Z} .

Detaliind, să se construiască un circuit care să primească la intrare coeficienții unui polinom $b(X) \in Z_2[X]$ și să scoată coeficienții polinomului $a(X) \cdot b(X)$.

3. Să se construiască un circuit de împărțire la un polinom dat

$$a(X) = a_0 \oplus a_1 X \oplus a_2 X^2 \oplus \ldots \oplus a_n X^n \in Z_2[X]$$

Caz particular: $a(X) = X \oplus 1$.

- 4. Se dă un *DFF*. Să se construiască un circuit a cărui ieșire este 1 dacă și numai dacă *DFF* schimbă starea (din 0 în 1 sau din 1 în 0). De exemplul pentru intrarea 00110 ieșirea va fi 00101.
- 5. Să se construiască un circuit care are ieșirea 1 dacă cel puțin doi din ultimii trei biți de intrare sunt 1. De exemplu, pentru intrarea 10011010011 ieșirea va fi 00001110001.

Capitolul 7

Sisteme 2 - DS (Automate)

Următorul pas în construcția sistemelor digitale constă în adăugarea unui nou ciclu la sistemele de ordin 1. Acest al doilea ciclu crește autonomia comportării sistemului inclus.

Acum sistemele au o evoluție a spațiului stărilor parțial independentă de dinamica intrării.

Vom lua în considerare numai *circuitele sincrone*: circuite în care orice ciclu conține cel puțin un registru.

7.1 Definiții de bază

Structura fundamentală a unui sistem 2 - DS este automatul¹.

Definiția 7.1 Un automat A este un 5 - tuplu $A = (Q, X, Y, \delta, \lambda)$ unde

- Q este o mulțime nevidă de elemente numite "stări";
- X este mulțimea (finită, nevidă) a variabilelor "de intrare";
- Y este mulțimea (finită, nevidă) a variabilelor "de ieșire";
- $\delta: Q \times X \longrightarrow Q$ este funcția "de tranziție" a stărilor;
- λ este funcția de ieșire, având forma

 $\lambda: Q \times X \longrightarrow Y$ pentru automatul tip Mealy,

 $\lambda: Q \longrightarrow Y$ pentru automatul tip Moore.

¹În teoria limbajelor formale, termenul corespunde celui de translator finit

La fiecare tact, starea automatului comută și ieșirea ia valoarea conform cu noua stare (și valoarea curentă de intrare – în structura Mealy).

Definiția 7.2 Un automat cu întârziere (Mealy sau Moore) este un automat având la ieșire valorile generate de un registru (cu întârzieri); deci valoarea curentă de la ieșire corespunde stării interne anterioare a automatului.

Teorema 7.1 Relația de timp dintre valorile de intrare și ieșire poate cuprinde următoarele forme:

- 1. Pentru automatul Mealy, $y_t = \lambda(q_t, x_t)$;
- 2. Pentru automatul Mealy cu întârziere, $y_t = \lambda(q_{t-1}, x_{t-1});$
- 3. Pentru automatul Moore, $y_t = \lambda(q_t) = \lambda(\delta(q_{t-1}, x_{t-1}));$
- 4. Pentru automatul Moore cu întârziere, $y_t = \lambda(q_{t-1}) = \lambda(\delta(q_{t-2}, x_{t-2}))$.

Demonstrația este evidentă și pleacă de la definiție.

Din această teoremă rezultă că avem la dispoziție automate cu diverse faze de reacție la variațiile intrării.

Deoarece în toate implementările cunoscute mulțimea Q a stărilor este finită, vom folosi următoarea variantă de automat:


Definiția 7.3 Un automat finit este un automat în care Q este finită iar δ acceptă o definiție nerecursivă.

Este interesant, dar această definiție conduce la o structură mai complexă pentru automatele finite, decât structura generală a automatelor.

În continuare vom folosi numai automate Mealy (se poate demonstra că – abstracție făcând eventual de primul caracter de ieșire – cele două tipuri de automate sunt echivalente).

Automatele pot fi descrise şi sub forma unui graf orientat, în care nodurile sunt marcate cu stările din Q, iar arcele se marchează cu perechi de elemente din $X \times Y$ în felul următor:

Există un arc de la q la p marcat cu $(a,x) \iff d(q,a) = p, \ \lambda(q,a) = x$




115

Mărimea și complexitatea unui automat sunt direct proporționale cu dimensiunile mulțimilor care le compun.

Deci, din acest punct de vedere, cel mai simplu automat are numai două stări $Q = \{0,1\}$ (reprezentate pe un bit), un bit de intrare $T \in \{0,1\}$ şi Y = Q.

Structura asociată este



unde există un bit de intrare T, un registru de un bit (de obicei DFF) pentru stocarea unei stări de un bit, și un circuit combinațional logic CLC pentru calculul funcției δ .


Exemplul 7.1 Un DFF poate fi exprimat ca un automat cu două stări (CLC se reduce la funcția identică). Formal $Q = X = Y = \{0,1\}$, iar funcțiile $\delta, \lambda : \{0,1\}^2 \longrightarrow \{0,1\}$ sunt definite prin tabelele de valori

Graful de funcționare al unui DFF este

$$0/0 \quad \boxed{0} \quad \boxed{1/0} \quad \boxed{1} \quad \boxed{1}$$

Observația 7.1 Pentru reprezentarea funcționării unui DFF, automatul Moore este mai adecvat, ieșirea copiind permanent starea în care se afla circuitul.

Exemplul 7.2 Să considerăm circuitul compus din două DFF, o poartă AND și o poartă OR:




Circuitul are o singură intrare, patru stări date de combinațiile $Q_1Q_2 \in \{00, 01, 10, 11\}$, intrările în DFF-uri $D_1 = X$, $D_2 = X \vee \overline{Q}_1$ și o ieșire $Y = Q_1 \wedge Q_2$.


Deci $X = Y = \{0,1\}, \ Q = \{00,01,10,11\}, \ \delta(Q_1Q_2,x) \ \text{i $\lambda(Q_1Q_2,x)$ definite printabelele}$

δ	0	1	λ		
00	01	11	00	0	0
01	01 00 00	11	01	0	0
10	00	11	10	0	0
11	00	11	00 01 10 11	1	1

Graful automatului este



În acest automat, starea 10 este inaccesibilă din starea de început 00, iar stările 00 și 01 sunt echivalente (funcționează identic)). Dacă le eliminăm² obținem un automat cu numai două stări (graful din stânga)



Dacă se renotează starea 00 cu 0 și 11 cu 1, se obține un DFF (figura din dreapta).

Deci circuitul din acest exemplu poate fi înlocuit cu un flip-flop de date.

²Algoritmii sunt identici cu cei de la Limbaje formale.


117

7.2 Flip - Flopuri

Folosind structura bazată pe DFF-uri definită în secțiunea anterioară, se pot construi alte două flip-flopuri de eficiență sporita: T flip-flopuri și JK flip-flopuri.

7.2.1 Automatul T Flip - Flop

Dacă drept circuit logic combinațional folosim o poartă XOR se obține circuitul (a) – numit T flip-flop (TFF) pe scurt – având notația (b):



Ecuația de funcționare este $Q^+ = \delta(Q,T) = T \oplus Q$ iar ieșirea $Y = \lambda(Q,T) = Q$.

Ce ar putea semnifica "mesajul" adus de un bit T pentru acest automat cu două stări ?

$$T=0 \implies \text{ starea automatului rămâne aceeași } (Q=0 \text{ sau } Q=1).$$

 $T=1 \implies \text{starea automatului comută}.$

Structura de automat este: $Q = X = Y = \{0, 1\},\$

iar graful de funcționare

$$0/0 \qquad 0/1 \qquad 0/1$$

Acest circuit simplu poate fi folosit cu mai multe interpretări:


- Ca numărător modulo 2, deoarece pentru T=1 timp de mai mulți tacți, ieșirea va fi 01010101...;
- Ca divizor de frecvență. Dacă frecvența ceasului este f_{CK} , atunci frecvența semnalului primit la ieșirea din automat este $f_{CK}/2$ (după fiecare ciclu, circuitul se întoarce în aceeași stare).

Observația 7.2 Câteva remarci referitoare la semnalele de ieșire Q și \overline{Q} :

- Ele sunt exact inverse unul altuia;
- Frecvența lor este exact jumătate din frecvența semnalului de intrare.

7.2.2 Automatul JK Flip - Flop

Să considerăm alt automat, cu două intrări notate J şi K, numit JK flip flop (JKFF):



Un JKFF are $Q = Y = \{0, 1\}, X = \{0, 1\}^2$ şi

	00							10	
0	0	0	1	1	0	0	0	0	0
1	1	0	1	0	1	1	1	1	1

Graful de funcționare va fi deci

$$00/0 \atop 01/0 \underbrace{ 00/0 \atop 01/1 \atop 01/1 \atop 11/1 } \underbrace{ 10/0 \atop 10/1 \atop 10/1 \atop 10/1 } \underbrace{ 00/1 \atop 10/1 \atop 10/1 }$$

7.2. FLIP - FLOPURI 119

Din structură se deduc ecuațiile de tranziție

$$\delta(Q, JK) = (Q \wedge \overline{K}) \vee (\overline{Q} \wedge J), \qquad \lambda(Q, JK) = Q$$

Deci structura de funcționare poate fi exprimată mai simplu prin tabelul

Cele patru mesaje de intrare posibile sunt:

- 1. no op: J = K = 0 iesirea rămâne nemodificată (ca la T flip flop cu T = 0);
- 2. **reset**: J = 0, K = 1 ieşirea ia valoarea 0 (ca la DF F);
- 3. set: J = 1, K = 0 ieșirea ia valoarea 1 (ca la DF F);
- 4. **switch**: J = K = 1 ieşirea comută pe starea complementară (similar cu T = 1 la T flip flop).


Ciclul este obligatoriu numai pentru ultima funcție; aici flip - flopul trebuie să "știe" care era starea anterioară a automatului, pentru a o putea schimba.

Prin această comandă ciclul își arată autonomia.

Am obținut o mașină cu două stări și două intrări, cu proprietatea că pentru orice configurație de intrare posibilă, circuitul are o comportare previzibilă.

JK flip - flopul este cel mai bun flip - flop construit până acum; toate celelalte pot fi considerate cazuri particulare ale sale (pentru J=K=T se obţine TFF, iar pentru $\overline{K}=J=D$ avem DFF).

Pe baza acestui flip - flop se pot construi divizori impari de frecvență. Astfel, circuitul următor (cu o singură intrare și două JKFF) asigură o diviziune prin 3 a unui tact.



Pentru intrarea constantă J=1, ieșirea va fi 00 10 11 00 10 Ieșirea A va avea valoarea 1 la două momente din trei, iar ieșirea B – la un moment din trei.

Deci o extensie serială a unei magistrale de ceas cu acest circuit face posibilă segmentarea unui tact în cicluri de 1/3 (33, 333%) şi 2/3 (66, 667%).

7.3 Numărători (counteri)

Multe circuite digitale folosite în extrem de numeroase aplicații, necesită numărări (înainte şi înapoi).

De aceea s-au dezvoltat diverse modalități de generare a numărătorilor.


Deși există multe variante, principiile de bază sunt aceleași.

Astfel, o primă caracteristică comună a lor este generarea recursivă.

O variantă de construcție pleacă de la circuitul TFF: ştim că un astfel de circuit poate număra modulo 2, deci cum am putea să legăm n T flip - flopuri T_{n-1}, \ldots, T_0 pentru a număra modulo 2^n ?


O idee este următoarea: circuitele vor fi așezate astfel ca T_i ($1 \le i \le n-1$) să comute doar dacă T_{i-1}, \ldots, T_0 sunt simultan în starea 1; în plus, T_0 comută la fiecare pas.

Pentru a detecta aceste condiții, pentru fiecare i = 0, 1, ..., n-1 se va asocia un TFF T_i cu o poartă AND_{i+1} , conform figurii următoare:



121

Exemplul 7.3 Un counter pentru n = 2 are forma



Dacă notăm cu X intrarea în circuit, cu T_0, T_1 intrările în cele două TFF și cu Q_0^+, Q_1^+ ieșirile din cele două TFF, ecuațiile de funcționare sunt

$$T_0 = X, \qquad T_1 = Q_0^+ \wedge X$$

iar ieşirile


$$Q_0^+ = Q_0 \oplus X, \qquad Q_1^+ = Q_1 \oplus (Q_0^+ \wedge X), \qquad INC_2 = X \wedge Q_0^+ \wedge Q_1^+$$

Comportamentul circuitului poate fi sumarizat în tabela

X	Q_0	Q_1	T_0	Q_0^+	T_1	Q_1^+	$Iesire(Q_1^+Q_0^+)$	INC_2
_	0	0	0	0	0	0	00	0
1	0	0	1	1	0	0	01	0
1	1	0	1	0	1	1	10	0
1	0	1	1	1	0	1	11	1
1	1	1	1	0	1	0	00	0
1	0	0	1	1	0	0	01	0

Extinzând această idee, într-o definiție recursivă un numărător sincron $COUNT_n$ de n biți este construit prin extensia serială dintre $COUNT_{n-1}$ și un TFF, folosind o poartă AND_{n+2} care determină condiția de comutare pentru următorul TFF; intrarea o constituie INC_0 și Q_{n-1}, \ldots, Q_0 (figura de jos este parțială) iar ieșirea INC_n .

 $COUNT_1$ este un TFF și un AND_2 , cu intrarea Q_0 , INC_0 și ieșirea INC_1 .




Acest circuit este rapid, dar dimensiunile sale cresc mult odată cu n: la fiecare pas se adaugă un T flip - flop și un sumator al cărui număr de intrări depinde de n.

Se pot da și alte soluții sincrone care să păstreze o creștere rezonabilă a dimensiunilor, dar viteza de lucru va fi mai mică.

Dacă toate intrările în porțile AND sunt din \overline{Q} (în loc de Q) se obține un numărător binar descrescător.

Exemplul 7.4 Să construim un numărător zecimal.



Cum reprezentarea cifrelor $0, 1, \ldots, 9$ se poate realiza codificat pe patru biţi (de la 0000 la 1001), aceasta va necesita doar patru circuite de tip TFF sau JKFF.

Pentru uşurinţă, în structura reprezentată anterior s-au folosit trei circuite TFF şi un JKFF.

Bineînţeles, este posibilă o construcţie în care toate cele patru module să fie JKFF; în acest caz, la primele trei module JKFF se va folosi aceeaşi valoare de intrare pentru J și K).

Ecuațiile counterului zecimal sunt:

$$T_0 = '1',$$
 $T_1 = Q_0^+ \wedge (\overline{Q_3})^+,$ $T_2 = Q_1^+ \wedge Q_0^+,$ $J = Q_0^+ \wedge Q_1^+ \wedge Q_2^+,$ $K = Q_0^+ \wedge Q_3^+$
 $Q_0^+ = \overline{Q_0},$ $Q_1^+ = Q_1 \oplus T_0,$ $Q_2^+ = Q_2 \oplus T_2,$ $Q_3^+ = (Q_3 \wedge \overline{K}) \vee (\overline{Q_3} \wedge J)$


Lăsăm ca exercițiu verificarea că acesta este un counter pe patru biți în care, după valoarea 1001 (corespunzătoare cifrei 9) urmează 0000.

7.4 Stive

Înafara memoriilor prezentate până acum (ROM, RAM, regiștri), o memorie frecvent folosită este cea de tip stivă (sau LIFO).

Există multe soluții practice pentru implementarea acestui gen de memorie.

Una din cele mai simple idei folosește un numărător up-down $UD - COUNT_n$ și o memorie RAM.



Un $UD - COUNT_n$ este un numărător $COUNT_n$ cu o intrare suplimentară U/D care specifică dacă numărarea se efectuează crescător (up): $C_0 = 1$, sau descrescător $(down) - C_0 = 0$.

Numărarea descrescătoare se implementează la fel de simplu ca cea crescătoare: singura diferență constă la intrarea în porț ile AND unde vor ajunge ieșirile \overline{Q} ale flip flopurilor (la crescător se folosea numai ieșirea Q).

Introducerea acestei noi restricții se poate realiza folosind un EMUX (pentru selectarea lui Q sau Q') sau un XOR (pentru complementarea lui Q la comanda semnalului U/D).

CK asigură sincronizarea celor două circuite.

Structura din figură poate simula trei operații (funcții):


- 1. **no op**: $C_0 = 0$, $C_1 = 0$ nici o operație;
- 2. **push**: $C_0 = 1$, $C_1 = 1 UD COUNT_n$ este incrementat și data aflată la intrare (IN) este stocată (WE = 0) în RAM la adresa indicată de noul conținut al numărătorului.
- 3. **pop**: $C_0 = 0$, $C_1 = 1$ configurația binară stocată la adresa indicată de conținutul lui $UD COUNT_n$ este citită la ieșirea OUT și $UD COUNT_n$ este decrementat la noul punct de $v\hat{a}rf$ al stivei.

7.5 Circuite aritmetice

7.5.1 Sumator serial

Pentru sumatorii de n biți se poate construi în acest moment o altă versiune, care uneori poate fi mai avantajoasă din punct de vedere al dimensiunii.

Astfel, folosind un automat, putem stoca cei doi operanzi în regiştri seriali (şi nu în regiştri paraleli, cum s-au folosit în construcția din Capitolul 6).



Acest sumator serial conține 3 regiștri (doi pentru operanzi și unul pentru rezultat) și un automat de însumare.

Acesta este un automat cu două stări, bazat pe un DFF legat printr-un ciclu cu un sumator FA.

Starea curentă reține transportul sumei ciclului precedent. Intrările A și B primesc sincronizat – la același tact – biții de pe aceeași poziție din cei doi regiștri seriali care conțin operanzii.


Automatul este inițial în starea 0, ceea ce semnifică $C_{+}=0$.

Ieșirea S este stocată bit cu bit – timp de n tacți – de al treilea registru.

Rezultatul final este dat de al treilea registru serial și de starea rămasă în DFF.

Formal,
$$Q = \{0, 1\}, X = \{0, 1\}^2, Y = \{0, 1\}$$
 şi


Graful de funcționare al automatului concentrează toată această informație în:



7.5.2 Circuit aritmetic serial - paralel

Este posibil ca timpul de execuție al circuitului anterior să fie considerat prea mare (datorită extensiei seriale); atunci se poate face o combinație între extensia serială și cea paralelă.

Un astfel de circuit este de exemplu:



Aici se folosesc trei regiştri serial - paraleli $SPR_{n\times m}$, un sumator de m biţi ADD_m şi un registru cu două stări (de exemplu un DFF).

Intrările și ieșirile circuitului sunt secvențe de m biți.

Circuitul realizează suma a două numere de $n \cdot m$ biți în n tacți.

7.5.3 Sumatoare - prefix

Automatele construite până acum au fost foarte simple, toate având numai două stări.

Să mărim puterea acestor automate, conservând simplitatea funcției de tranziție, dar mărind numărul stărilor.

Multe aplicații solicită circuite cu funcție și structură de acumulator, adică sisteme capabile să adune mai multe numere și să returneze în final suma lor – sau toate sumele lor parțiale (prefixe).


Astfel, să considerăm p numere x_1, \ldots, x_p . Sumele prefix sunt

$$y_1 = x_1$$

 $y_2 = x_1 + x_2 = y_1 + x_2$
 $y_3 = x_1 + x_2 + x_3 = y_2 + x_3$
...
 $y_p = x_1 + x_2 + \dots + x_p = y_{p-1} + x_p$

(în mod similar se poate defini orice $\circ - prefix$, înlocuind adunarea "+" cu un operator arbitrar \circ).

Vom prezenta aici un exemplu de automat aritmetic care să genereze la fiecare tact câte un prefix (începând cu y_1).



Valoarea inițială din registrul paralel R_{m+n} este 0.


Automatul are 2^{m+n} stări și calculează sumele parțiale pentru $p \leq 2^{m+1} - 1$ numere de câte n biți.

La fiecare tact se introduce un număr format din n biţi, iar pe cele m poziţii suplimentare din stânga vor intra permanent '0'.

Acești m biți suplimentari sunt necesari pentru a obține un rezultat corect și în situațiile cele mai nefavorabile, când sumele depăsesc n biți.


Automatul este evident foarte simplu. Cele două componente sunt circuite simple care pot fi definite recursiv.

Exemplul 7.5 Să particularizăm sumatorul prefix definit anterior, pentru m = 2, n = 1. El va avea forma



Acest sumator lucrează pe trei biţi, adunând permanent o valoare binară ('0' sau '1'); el poate fi folosit şi ca un counter pe trei biţi – $COUNT_3$.

Definit ca un automat, vom avea $Q = \{0,1\}^3$, $X = \{0,1\}$, $Y = \{0,1\}^3$. Funcțiile de tranziție și de ieșire rezultă imediat din graful de funcționare:



7.5.4 Multiplicator

Să construim un circuit secvențial pentru înmulțirea a două numere binare.

Spre deosebire de circuitul combinațional de înmulțire, acesta folosește circuitul de deplasare, bazându-se pe faptul că înmulțirea este de fapt o adunare repetată.

Pentru uşurinţa expunerii, vom dezvolta o construcţie pentru înmulţirea a două numere întregi cu semn reprezentate pe 8 biţi (generalizarea fiind imediată).

Fie numerele binare $X = x_0 \dots x_7$ şi $Y = y_0 \dots y_7$, din care formăm produsul $P = X \times Y$.

Numerele au reprezentarea standard: biţii marcaţi cu 0 sunt biţi de semn, iar restul (notat X_M respectiv Y_M) semnifică mărimea numărului (considerat subunitar).

Valoarea lui este dată de numărul

$$N = \sum_{i=1}^{7} x_i 2^{-i}$$

Când $x_0 = 1$, valoarea lui X este -N.

Algoritmul de înmulțire va implementa întâi $P_M := X_M \times Y_M$, unde $P_M = p_1 \dots p_{14}$ este valoarea absolută a produsului.

Semnul lui P este dat de $p_0 := x_0 \oplus y_0$.

Rezultatul final este numărul de 15 biți $P = p_0 p_1 \dots p_{14}$.

Valoarea P_M este calculată iterativ prin şapte adunări/deplasări, definite de relațiile

$$P_i := P_i + x_{7-i}Y_M; \quad P_{i+1} := 2^{-1}P_i \quad (1 \le i \le 6);$$

unde $P_0 = 0, P_7 = P_M$.

Când $x_{7-i} = 1$, avem $P_i := P_i + Y_M$, iar pentru $x_{7-i} = 0$ va fi $P_i := P_i + 0$.

Deci, la fiecare pas, la produsul parțial P_i se adună înmulțitorul Y_M sau 0.

Înmulțirea cu 2^{-1} este o deplasare a lui P_i spre dreapta cu o poziție (după adunare); aceasta este echivalentă cu o împărțire la 2.


Fiecare astfel de pas (adunare + deplasare) adaugă un bit la produsul parțial, care crește astfel de la 7 la 14 biți (la care se va adăuga în final și bitul de semn).

Putem specifica acum principalele componente necesare în construcția multiplicatorului pe 8 biți.

- Doi registri: Q (pentru înmulțitor) și M (deînmulțit) vor conține X respectiv Y.
- Un registru dublu (de 16 biţi) A.Q va stoca produsele parţiale P_i . De remarcat că acesta conţine în a doua jumătate registrul înmulţitor.

- Adunarea este realizată cu un sumator combinațional (paralel) pe 7 biți (se poate folosi un sumator serial, dar va fi de şapte ori mai lent).
 - Sumatorul va avea ieşirea şi o intrare conectate la A, iar cealaltă intrare va trebui să comute între M şi 0.
- Funcția de deplasare la dreapta cu un bit se poate obține folosind pentru A un registru de deplasare dreapta cu intrare/ieșire paralelă.

Circuitul are structura următoare:



Conform definiției, suma este controlată de bitul x_{7-i} , stocat în registrul Q.

Unitatea de control a înmulțirii va trebui să scaneze la fiecare pas conținuturile lui Q de la dreapta spre stânga.

Dacă Q este un registru de deplasare, atunci x_{7-i} se va obține totdeauna din cel mai la dreapta flip-flop al lui Q (Q[7]) deplasând Q spre dreapta înainte de a extrage următorul x_{7-i} .

Deci, X_M este redus treptat de la 7 biţi la 1 bit, în timp ce P_i este expandat de la 7 la 14 biţi, tot prin deplasare la dreapta.

Aceasta conduce la ideea de a combina A şi Q într-un singur registru dublu de deplasare, în care jumătatea dreaptă este Q, iar cea stângă – A.

Multiplicatorul este completat prin includerea magistralelor de date externe IN şi OUT şi o unitate de control cu un numărător pe 3 biți $COUNT_3$.

După cum se observă, în centrul construcției se află sumatorul paralel pe 7 biți și registrul dublu A.Q care implementează formulele de calcul.

Semnalul c_{out} de ieșire al transportului din sumator este al 8-lea bit (cel mai semnificativ) al sumei și este conectat la intrarea A_0 .

Contorul $COUNT_3$ (nereprezentat aici) este incrementat şi testat după fiecare pas adunare/deplasare, pentru a vedea dacă prima etapă de calcul s-a terminat.

Când $COUNT_3$ a ajuns la '111' (adică 7), P_M ocupă biţii 1 : 14 ai registrului A.Q, adică biţii A[1:7].Q[0:6].

Bitul de semn p_0 este apoi calculat din x_0 (stocat în Q_7) și y_0 (stocat în M_0), după care este depus în A_0 .

Simultan, un '0' este pus în Q_7 pentru a extinde rezultatul final de la 15 la 16 biţi.

Unitatea de control a multiplicatorului este formată din toate semnalele şi punctele de control necesare în implementarea operațiilor specificate.

T • , U		^ /	1	1	. 1	^			1, 1, 1,
Listam ma	21 105	cateva	semnale	de	control	necesare in	construirea	11111111	multiplicator.
Libraili iii	ar jos	carcva	SCIIIIaic	ac	COHUIOI	iiccoaic iii	combinanca	ana	manupilcator.

Semnal	Operația	Semnal	Operația
control	$\operatorname{controlat} reve{a}$	control	controlată
c_0	Resetează A	C7	Deplasare dreapta $A.Q$
c_1	Resetează $COUNT_3$	c_8	Incrementare COUNT
c_2	Încarcă A_0	c_9	Selecție c_{out} sau $M_0 \oplus Q_7$ pentru A_0
c_3	Încarcă $M \dim IN$	c_{10}	Anulează Q_7
c_4	Încarcă Q din IN	c_{11}	$OUT \longleftarrow A$
c_5	Încarcă suma în $A[1:7]$	c_{12}	$OUT \longleftarrow Q$
c_6	Selecție M sau '0000000'		

În unele cazuri sunt necesare mai multe semnale de control pentru implementarea unei operatii.

De exemplu, adunarea folosește c_6 pentru a selecta operandul drept al adunării, c_9 pentru a selecta c_{out} care se va încărca în A_0 , c_2 și c_5 pentru pentru a încărca suma curentă de 8 biți în A[0:7].

Numărul semnalelor de control variază în funcție de logica utilizată pentru implementarea unității de control.

Tabelul următor descrie un proces complet de înmulțire între numerele X=10110011 și Y=01010101.

Bitul de semn $x_0 = 1$ al lui X (care arată că este negativ) este subliniat. Datele din A.Q aflate la stânga lui x_0 reprezintă produsul parțial curent P_i .

Pas	Acţiune	Acumulator A	Registru Q
0	Iniţializare regiştri	00000000	<u>1</u> 0110011
1		01010101	
	$\mathbf{Add}\ M\ \mathbf{to}\ A$	01010101	<u>1</u> 0110011
	Shift $A.Q$	00101010	1 <u>1</u> 011001
2		01010101	
	$\mathbf{Add}\ M\ \mathbf{to}\ A$	01111111	1 <u>1</u> 011001
	Shift $A.Q$	00111111	11 <u>1</u> 01100
3		00000000	
	Add 0 to A	00111111	11 <u>1</u> 01100
	Shift $A.Q$	00011111	111 <u>1</u> 0110
4		00000000	
	Add 0 to A	00011111	111 <u>1</u> 0110
	Shift $A.Q$	00001111	1111 <u>1</u> 011
5		01010101	
	Add M to A	01100100	1111 <u>1</u> 011
	Shift $A.Q$	00110010	01111 <u>1</u> 01
6		01010101	
	Add M to A	10000111	01111 <u>1</u> 01
	Shift $A.Q$	01000011	101111 <u>1</u> 0
7		00000000	
	Add 0 to A	01000011	101111 <u>1</u> 0
	Shift $A.Q$	00100001	1101111 <u>1</u>
8	Pune semnul în A_0	10100001	11011110 - Produsul
	$Q_7 \longleftarrow 0$		final

7.5.5 Circuit pentru produsul scalar (MAC)

Una din cele mai importante funcții aritmetice care pot fi realizate în această etapă este produsul scalar $a_1b_1 + a_2b_2 + \ldots + a_nb_n$ dintre doi vectori $A = (a_1, \ldots, a_n)$ și $B = (b_1, \ldots, b_n)$.

Circuitul – numit MAC ("Multiple Accumulate Circuit") – poate fi realizat în mai multe moduri posibile.

Construcția prezentată aici folosește o extensie serială a două automate, numite automat "acumulator" și automat "bits eater" (mâncător de biți).

Folosim și aici faptul că multiplicarea este în esență tot o adunare.


Deci se va construi un automat acumulator pentru a implementa în paralel ambele operații: înmulțirea și suma produselor; în acest fel timpul de execuție rămâne același.

Un astfel de circuit MAC este compus din:

- Automat "bits eater", care indică succesiv pozițiile biților din operandul b, care au valoarea 1; de asemenea el precizează sfârșitul operației de înmulțire; circuitul conține:
 - $-R_n^2$ registru de stare, conţinând operandul b_i ;
 - $-n \times EMUX$ n multiplexori elementari care lucrează în paralel; ei fac inițializarea conținutului registrului de stare (pentru $LOAD_2 = 1$) și închide ciclul automatului (pentru $LOAD_2 = 0$).
 - $-PE_n$ codificator cu prioritate care indică poziția celui mai semnificativ bit '1' din registrul de stare, precum şi sfârșitul înmulțirii, prin ieșirea Z;
 - $-DMUX_{log_2n}$ ieşirea activă a automatului; Z=0 corespunde celui mai semnificativ bit '1' din registrul de stare;
 - $-n \times XOR$ porți folosite pentru complementarea la comanda demultiplexorului – a celui mai semnificativ '1' din registrul de stare.
- Circuit de deplasare combinațional: rolul lui este de a deplasa primul operand a_i , cu un număr de poziții indicat de automatul anterior; el este format din
 - $-R_n^1$ registrul care conține operandul a_i , încărcat la comanda $LOAD_1$;
 - $SHIFT_{n\times m}$ circuit combinațional de deplasare spre stânga cu maxim n poziții (înmulțire cu 2^i , $i=0,1,\ldots,n$) pentru cuvinte de n biți.
 - $-R_{2n}$ registru de regularizare a trecerii (pipeline register).

- Automat acumulator: care realizează sumele parțiale cu produsele obținute la fiecare pas; structura lui este:
 - $-ADD_{m+2n}$ adună la conținutul registrului de ieșire valoarea primită de la circuitul de deplasare prin registrul de regularizare R_{2n} ;
 - $-(m+2n)\times MUX_2$ ansamblu de m+2n multiplexori, folosit pentru iniţializarea la zero a registrului de ieşire $(S_1 = 1)$, pentru închiderea ciclului prin sumator $(S_1S_0 = 00)$ şi pentru păstrarea valorii finale când calculul se încheie $S_1S_0 = 01$);
 - $-R_{m+2n}$ este registrul de stare al automatului și totodată registrul de ieșire al sistemului; poate memora m+2n biţi, permiţând 2^m adunări posibile de numere rezultate din înmulţirea a două numere de n biţi fiecare.
- SR_2 : este o linie de întârziere pentru sincronizarea semnalului Z.

Grafic, structura se reprezintă astfel pentru simplificare, nu s-au mai trecut şi circuitele de sincronizare prin ceas):



Circuitul funcționează în felul următor:

- 1. Se introduce operandul a în R_n^1 (la comanda din $LOAD_1$);
- 2. Se introduce operandul b în R_n^2 (la comanda din $LOAD_2$);
- 3. PE_n selectează un vector 00...10...0 cu '1' pe cea mai semnificativă poziție a lui b. Acesta:
 - (a) Comandă o deplasare (SHIFT) a lui a cu un număr de poziții egal cu valoarea dată;
 - (b) Face (pe circuitul XOR EMUX'0' pe această poziție a lui b;
 - (c) Când toţi termenii sunt '0', anunţă încheierea înmulţirii şi începe adunarea în automatul acumulator.

Operația este realizată într-un număr de tacți egal cu numărul de valori '1' din al doilea operand. Deci timpul mediu de execuție este egal cu n/2.

Observația 7.3 Dacă cei doi vectori se reduc la câte un singur număr (n = 1), circuitul MAC construit lucrează ca un multiplicator, calculând produsul celor două numere.

7.6 Reprezentarea automatelor finite

Comportarea unui automat finit poate fi definită în mai multe moduri (grafuri, tabele de tranziție, scheme logice, diagrame etc).


Toate acestea necesită însă o definire nerecursivă a funcțiilor δ și λ .

În această secțiune vom construi o reprezentare a automatelor finite bazată pe tablouri logic programabile (PLA).

Astfel va fi posibil să reducem complexitatea funcțiilor de transfer și de ieșire ale automatelor, efectuând simplificări ale tablourilor PLA corespunzătoare.

Definiția 7.4 Un semi-automat este un triplet $A_{1/2} = (Q, X, \delta)$ unde Q, X, δ au semnificația dată la definiția automatelor.


Un semi-automat este deci un automat fără funcția de ieșire λ .



Utilitatea acestui concept (mai apropiat de noțiunea formală de *automat finit*) rezidă din faptul că multe tehnici de optimizare sunt legate doar de cicluri, nu de ieșiri.

Cele patru tipuri de automate pot fi definite atunci (prin semi-automate) astfel:


- automatul Mealy: rezultă prin conectarea unui semi-automat cu un PLA care determină funcția λ din intrarea X și "ieșirea" semi-automatului (Figura (a) de pe pagina următoare);
- automatul Moore: se obține conectând la "ieşirea" semi-automatului un PLA (Figura (b));
- automate cu întârzieri): se obțin conectând încă un registru R la construcțiile anterioare (c) pentru Mealy, (d) pentru Moore).



Vom ilustra prin două exemple utilizarea semi-automatelor PLA de transfer și de ieșire.

7.6.1 Automat pentru MAC

Să construim un automat pentru funcționarea circuitului multiplicator MAC (multiple-accumulate circuit) definit în paragraful anterior³.



 $^{^3\}mathrm{Evident},$ în loc de MAC se poate folosi un automat pentru realizarea oricărui grup de operații aritmetice.

Aici MAC este conectat la o interfață sincronă (INTERFACE), întregul sistem fiind controlat de un automat finit FA.

Acest automat are trei intrări:

- 1. S: este generat de INTERFACE indicând că circuitul MAC a fost selectat pentru transferul de date;
- 2. I: este generat de INTERFACE, indicând sensul de transfer al datelor: dacă I=1 atunci transferul se face de la INTERFACE spre MAC; altfel, în sens contrar;
- 3. E: este generat de MAC semnalizând sfârșitul operației de înmulțire.

şi patru ieşiri:

- 1. $LOAD_1$: comandă încărcarea primului operand primit sincron la intrarea IN de la INTERFACE;
- 2. $LOAD_2$: comandă încărcarea în mod similar a celui de-al doilea operand, şi porneşte operația;
- 3. CLR: comandă încărcarea valorii '0' în registrul de ieșire din MAC (resetare);
- 4. WAIT: MAC este în curs de a realiza operația, dar registrul de ieșire nu conține încă rezultatul final.


Ieşirea din circuit este organizată într-o secvență de 4 biți, în ordinea $LOAD_1, LOAD_2, CLR, WAIT$.

În schema logică de pe pagina următoare este descrisă comportarea automatului ilustrată de funcțiile δ și λ .

Automatul FA este de tip Mealy și are 5 stări cu următoarele semnificații:

- q_0 starea iniţială, în care automatul aşteaptă să fie pornit, iar pentru S = 1 încarcă primul operand;
- q_1 automatul a primit primul operand (într-un tact în care semnalul S a fost activat; vezi dreptunghiul precedent, în care $LOAD_1 = 1$) și așteaptă al doilea operand, care se încarcă în primul tact în care S devine activ;
- q_2 este starea în care se așteaptă sfârșitul operației de înmulțire (se generează spre interfață semnalul de așteptare WAIT = 1);
- q_3 se așteaptă o nouă selecție; dacă este selectat MAC, testează sensul de transfer solicitat; dacă trebuie încărcată în MAC o nouă pereche de operanzi, atunci îl încarcă pe primul şi sare la starea q_1 ; altfel trece în q_4 ;

• q_4 – procesul de înmulțire este terminat, rezultatul este transferat la interfață şi registrul de ieșire este curățat.



Deci $Q = \{0, 1\}^3$ (sunt necesari minim trei biţi pentru a codifica cinci stări), $X = \{0, 1\}^3$ (o intrare este reprezentată de secvenţa EIS), $Y = \{0, 1\}^4$ (secvenţă de patru biţi care codifică în ordine ieşirile $LOAD_1, LOAD_2, CLR, WAIT$).

O stare este reprezentată printr-o secvență de trei biți $Q_2Q_1Q_0$; am codificat

$$q_0 = 000, \ q_1 = 001, \ q_2 = 011, \ q_3 = 010, \ q_4 = 100$$

(este posibilă și o inversiune de notație între q_2 și q_3).

Funcția de transfer $\delta(Q_2Q_1Q_0, EIS) = Q_2^+Q_1^+Q_0^+$ este definită

unde pe ultimele trei coloane s-a descris formal starea rezultată (in funcție de intrare).

Putem defini acum ecuațiile care descriu semi-automatul PLA de transfer:

$$Q_2^+ = Q_1 \overline{Q}_0 S \overline{I}$$
 (Q_2 se poate reduce prin minimizarea funcției booleene)

$$Q_1^+ = \overline{Q}_1 Q_0 S \vee Q_1 Q_0 \vee Q_1 \overline{S}$$

$$\begin{aligned} Q_1^+ &= \overline{Q}_1 Q_0 S \vee Q_1 Q_0 \vee Q_1 \overline{S} \\ Q_0^+ &= \overline{Q}_2 \overline{Q}_1 S \vee \overline{Q}_1 Q_0 \vee Q_0 \overline{E} \vee Q_1 \overline{Q}_0 S I \end{aligned}$$

Deci

$$\delta(Q_2Q_1Q_0, EIS) = (Q_1\overline{Q}_0S\overline{I}, \ \overline{Q}_1Q_0S \lor Q_1Q_0 \lor Q_1\overline{S}, \ \overline{Q}_2\overline{Q}_1S \lor \overline{Q}_1Q_0 \lor Q_0\overline{E} \lor Q_1\overline{Q}_0SI)$$

Similar, funcția de ieșire $\lambda(Q_2Q_1Q_0, EIS) = (LOAD_1, LOAD_2, CLR, WAIT)$ este definită prin tabelul

λ	000	001	010	011	100	101	110	111				
000	0010	1000	0010	1000	0010	1000	0010	1000	S	0	\overline{S}	0
001	000	0100	0000	0100	0000	0100	000	0100	0	S	0	0
011	0001	0001	0001	0001	0001	0001	0001	0001	0	0	0	1
010	0000	0001	0000	1000	0000	0001	0000	1000	SI	0	0	$S\overline{I}$
100	0010	0010	0010	0010	0010	0010	0010	0010	0	0	1	0

Pe baza lui se pot scrie ecuațiile care descriu PLA-ul de ieșire:

$$\begin{split} LOAD_1 &= \overline{Q}_2 \overline{Q}_1 \overline{Q}_0 S \vee Q_1 \overline{Q}_0 SI, & LOAD_2 &= \overline{Q}_1 Q_0 S \\ CLR &= Q_2 \vee \overline{Q}_1 \overline{Q}_0 \overline{S}, & WAIT &= Q_1 Q_0 \vee Q_1 S \overline{I} \end{split}$$

Deci

$$\lambda(Q_2Q_1Q_0, EIS) = (\overline{Q}_2\overline{Q}_1\overline{Q}_0S \vee Q_1\overline{Q}_0SI, \ \overline{Q}_1Q_0S, \ Q_2 \vee \overline{Q}_1\overline{Q}_0\overline{S}, \ Q_1Q_0 \vee Q_1S\overline{I})$$

Graful functional (unde $x, y, z \in \{0, 1\}$) este





Figura de mai jos descrie circuitul rezultat; cele două PLA-uri de conjuncție (corespunzătoare funcțiilor de transfer și de ieșire) sunt unite în unul singur (cel superior), deci termenii comuni sunt utilizați împreună.




7.6.2 Automat pentru recunoașterea unei secvențe binare

O problemă des întâlnită este aceea de a recunoaște apariția unei anumite subsecvențe în cadrul unei secvențe binare.

Să construim de exemplu un automat care să semnaleze apariția subsecvenței 1011.

Dintr-un studiu bazat pe limbaje formale, un graf al acestui automat se poate construi ușor:



De exemplu, pentru intrarea 010101101110011 ieşirea va fi 000000100100000. Automatul având patru stări, acestea pot fi codificate folosind doi biţi:

$$q_0 \equiv 00, \ q_1 \equiv 01, \ q_2 \equiv 10, \ q_3 \equiv 11$$


Deci $Q=\{0,1\}^2,\ X=Y=\{0,1\}.$ Funcțiile de transfer și de ieșire sunt

			Q_1^+			λ			-
			0		-	00			
01	10	01	\overline{x}	x		01			
10	00	11	x	x		10			
11	10	01	\overline{x}	\boldsymbol{x}		11	0	1	\boldsymbol{x}

De aici rezultă imediat forma celor două PLA (de transfer și de ieșire):

$$\delta(Q_1Q_0, x) = (Q_0\overline{x} \vee Q_1\overline{Q}_0x, x), \qquad \lambda(Q_1Q_0, x) = Q_1Q_0x$$

Pentru implementare sunt necesare două DFF (necesare codificării celor patru stări), un codificator elementar (pentru variabila de intrare x) și două PLA (care au componenta AND comună).




7.7 Automate de control

Din exemplele precedente se întrevede apariția unei clase importante de automate utilizate în arhitectura unui calculator: clasa *automatelor de control*.

Un astfel de automat este inclus într-un sistem de calcul în două poziții principale:

- În prima poziție (X_1) automatul de control primește informație despre comenzile sau testele pe care trebuie să le facă, printr-un cod care selectează secvența de control ce va fi executată;
- În a doua poziție (X_2) , automatul de control primește informații prin mai mulți biți, despre efectele (feedbackuri) pe care le-a avut ieșirea sa Y asupra subsistemelor gestionate.

Mărimea şi complexitatea secvenței de control necesită înlocuirea PLA cu un ROM, cel puțin în procesul de reprezentare şi testare.




Structura automatului de control folosește doi regiștri:

- Un registru de intrare (RI) în care se face o selecție a comenzii (sau testului).
- Un registru de lucru, unde se formează comanda ce va fi trimisă către un anumit subsistem.

Aplicațiile accentuează două lucruri importante:

- Automatul poate stoca în spaţiul stărilor informaţii despre definirea unei acţiuni (fiecare stare curentă se reprezintă printr-o linie care codifică o aplicaţie de la spaţiul iniţial al stărilor, la o singură stare);
- 2. În majoritatea stărilor, automatul testează numai un bit aflat pe poziția de adresă X_2 ; dacă nu sunt acoperite toate situațiile, problema este rezolvată prin adăugarea unor stări suplimentare, activate automat (stări de eroare, stări finale etc).

Pe baza acestor observații, structura automatului de control poate fi modificată, obținându-se o formă redusă prezentată în figura următoare.



Deoarece secvența de comenzi poate fi inițializată numai prin intermediul codului X_1 , acest cod se poate folosi doar pentru adresarea la prima linie de comandă din ROM, cu ajutorul unei stări prin care componenta MOD = 1.

Această facilitate se realizează adăugând $n\ EMUX$ -uri și o nouă ieșire spre ROM pentru a genera semnalul MOD.

De remarcat că pentru aceste n EMUX-uri, comanda $S_0 = 1$ înseamnă "iniţializare", iar $S_0 = 0$ înseamnă următoarea linie de comandă.

Această modificare permite simplificarea liniilor din ROM, o parte din informație fiind transferată spre preselecția comandată de multiplexori.

A doua modificare se referă la intrarea X_2 .

Deoarece biții asociați acestei intrări sunt testați în diverse stări, MUX_p alege în fiecare stare bitul corespunzător, folosind selectorul TEST.


Deci biții asociați intrării X_2 sunt separați de intrarea în ROM, adăugându-le câteva condiții.

Astfel în loc de circa 2^p biți, la intrarea în ROM se va conecta unul singur -T.

Această structură lucrează la fel ca cea inițială, dar mărimea ROM-ului este foarte mult simplificată.

Lucrând cu această variantă a automatului de control, se pot realiza şi alte modificări. Astfel, cea mai mare parte a secvențelor generate sunt organizate ca o secvențe liniare. Deci, comenzile asociate pot fi stocate în ROM la adrese succesive (fiecare adresă din ROM se poate obține prin incrementarea adresei curente aflate în registrul R).

Rezultă structura reprezentată în figura următoare:



Noutatea constă în circuitul de incrementare INC conectat la registrul de stare, precum și un mic circuit combinațional (TC – Circuit de testare) care codifică semnalele M_1, M_0, T într-un cod de selecție pentru MUX_2 .

Ieșirea din ROM poate fi privită ca o micro - instrucțiune definită astfel:

$$< Micro-instrucțiune> ::= < Comandă>< Mod>< Test>< Salt> < Comandă> ::= < definită de structura controlată> < Mod> ::= $JMP|CJMP|INIT$ < Test> ::= < definit de structura controlată> < Salt> ::= < adresă nouă de maxim 6 simboluri>$$

Circuitul de testare TC construiește funcțiile de selecție:

$$S_1 = M_1 \wedge \overline{M}_0, \ S_0 = M_1 \vee (M_0 \wedge T)$$

O tabelă a valorilor celor două funcții, precum și a comenzilor selectate de MUX_2 pe baza acestor valori este:

M_1	M_2	T	S_1	S_0	Comandă
0	0	0	0	0	Următoarea comandă
0	0	1	0	0	Următoarea comandă
0	1	0	0	0	Următoarea comadă
0	1	1	0	1	Salt
1	0	0	1	1	Iniţializare
1	0	1	1	1	Inițializare
1	1	0	0	1	Salt
1	1	1	0	1	Salt

Această variantă de circuit va fi numită CROM (controller cu ROM) și este utilizată în majoritatea structurilor circuitelor complexe de calculator.

Exemplul 7.6 Să presupunem că în memoria ROM asociată unei unități logico-aritmetice (ALU) și gestionată de un automat de control, se află instrucțiuni aritmetice.

Să presupunem de asemenea că o instrucțiune standard are 16 biți (un semicuvânt) și este de forma

$$< operatie > < op_1 > < op_2 > < mod > < test > < adresa >$$

unde

- 1. < operatie > este o operație aritmetică sau logică (adunare, scădere, comparare, deplasare etc) codificată pe 3 biți, a cărei execuție este asigurată de ALU.
- 2. $\langle \mathbf{op_1}, \langle \mathbf{op_2} \rangle$ sunt adresele (pe câte 2 biţi) a două registre de memorie unde se află operanzii. Rezultatul se depune în $\langle op_1 \rangle$.

Dacă operația necesită un singur operand, a doua adresă este 00.

- 3. < mod > indică (pe un bit) modul de continuare: salt la instrucțiunea următoare sau salt condiționat de valoarea unui anumit bit din < op₁ >.
- 4. < **test** > $d\ddot{a}$ pe 3 biți adresa bitului de test $(dac\ddot{a} < mod >= 1)$ sau este ignorat $(dac\ddot{a} < mod >= 0)$.
- 5. < adresa > conține (pe 5 biți) adresa instrucțiunii din memoria ROM care va fi accesată în continuare.

Atunci memoria ROM care va conține setul de instrucțiuni este un (5,16)-codificator. Astfel, să considerăm că la adresa 10110 se află

01101101 00001001

Interpretarea va fi următoarea:


- Se execută adunarea (cod 011 executat de ALU) numerelor aflate în regiștrii R1 (cod 01) și R2 (cod 10).
- Dacă bitul aflat pe poziția 0 (cod 000) din rezultat este 1 (situație întâlnită atunci când suma depășește lungimea standard alocată numerelelor), atunci instrucțiunea care se execută în continuare este la adresa 01001; alfel se execută instrucțiunea aflată la adresa următoare (10111).

7.8 Transformarea automatelor în circuite combinaționale

Atât circuitele combinaționale (0-DS) cât și automatele (2-DS) reprezintă modalități de implementare a funcțiilor booleene.

Ne putem pune următoarele întrebări:

- 1. Care este legătura dintre porțile unei rețele și un automat care execută aceeași funcție?
- 2. În ce condiții putem transforma un circuit combinațional într-un automat și invers? Răspunsul este simplu de dat și se bazează pe tablouri logic programabile.




Fie un automat Mealy cu cele două PLA-uri ale sale (de transfer și de ieșire), starea inițială $q(t_0)$ și secvența de intrare pentru primul ciclu de n tacți: $x(t_0), x(t_1), \ldots, x(t_n)$. Circuitul combinațional de sus generează secvența de ieșire corespunzătoare

$$y(t_0), y(t_1), \ldots, y(t_n)$$

Într-adevăr, prima pereche de două PLA-uri ("Transfer" şi "Ieşire") determină prima ieşire $y(t_0)$ şi starea următoare $q(t_1)$, care va fi utilizată de a doua pereche de PLA-uri pentru calculul celei de-a doua ieşiri şi stări etc.

7.9 Exerciții


1. Se dă automatul



Să se arate că poate fi folosit drept un counter crescător pe 2 biți $(COUNT_2)$.

Pe baza lui să se construiască un counter descrescător pe 2 biți


- 2. Să se construiască un counter pe trei biţi $(UD COUNT_3)$. Se va folosi un bit de selecţie s cu semnificaţia: când s = 0 counterul va fi crescător, iar când s = 1, counterul va fi descrescător.
- 3. Să se construiască un sumator prefix pentru cazul $m=1,\ n=2.$
- 4. Se dă automatul




Să se construiască funcția de tranziție, funcția de ieșire și graful de funcționare.

7.9. EXERCIŢII 149

5. Aceeași problemă pentru automatul




6. Se dă automatul finit reprezentat de graful



Să se construiască un circuit care să implementeze acest automat.

Cum trebuie definită funcția de ieșire λ pentru ca acest automat să funcționeze ca un counter descrescător pe 2 biți ?

7. Se dă automatul:



Să se listeze comportarea sa (tabela funcției de tranziție, graful de tranziție).

8. Să se implementeze automatul anterior folosind numai DFF.

- 9. Să se implementeze automatul anterior folosind numai JK regiștri.
- 10. Să se verifice circuitul din Exemplul 7.4, arătând că este un counter zecimal pe 4 biți
- 11. Să se construiască un circuit care primește o secvență binară și numără de câte ori apare subsecvența 00. Numărul de apariții se va da pe 3 biți.
 - De exemplu, pentru intrarea 0101110010000110 răspunsul este 100 (apar patru subsecvențe 00).
- 12. Să se implementeze circuitul anterior folosind numai DFF.
- 13. Să se implementeze circuitul anterior folosind numai JK registri.

Capitolul 8

Sisteme 3 - DS sisteme (procesori)

Trecând la nivelul următor de complexitate al circuitelor, al treilea ciclu poate fi închis în trei variante, în funcție de cele trei tipuri de circuite prezentate anterior.

- 1. Cel mai simplu tip de sistem 3-DS se obține închizând al treilea ciclu cu un circuit combinațional (de exemplu, peste un automat sau o rețea de automate, ciclul este închis folosind un 0-DS).
- 2. Al doilea tip închide al treilea ciclu folosind un tip de memorie (1 DS).
- 3. A treia variantă utilizată conectează printr-un ciclu două automate.

Acest ultim tip este caracteristic pentru un 3 - DS, definind ca principală aplicație procesorul.

8.1 Automate JK - regiştri

Un automat este specific unui circuit de ordin doi, dar funcția sa poate fi implementată mai eficient folosind facilitățile oferite de sisteme cu un nivel mai înalt.

In această secțiune vom înlocui registrul de stări al automatului, cu un mecanism mai autonom: un "registru" de tip JK flip - flop¹.

Să vedem cum se poate înlocui un D flip - flop (DFF) – circuit cu o singură intrare – cu un JK flip - flop (circuit cu două intrări) și cum această substituție conduce la o minimizare a complexității circuitului.

 $^{^{1}}JK$ - registrul astfel construit nu este propriu-zis un registru; el este o rețea de automate simplificate, conectate în paralel.

Deoarece un JKFF are o autonomie crescută față de DFF, la trecerea dintr-o stare în alta semnalele de intrare pot conține un grad mai mare de ambiguitate.

Funcția de tranziție a unui JK flip - flop poate fi comandată astfel:

- pentru tranziția $0 \longrightarrow 0$, JK poate fi 00 sau 01; vom scrie JK = 0. ("_" semnifică "orice valoare");
- pentru $0 \longrightarrow 1$, JK poate fi 11 sau 10; deci JK = 1.
- pentru $1 \longrightarrow 0$, JK poate fi 11 sau 01; deci JK = -1;
- pentru 1 \longrightarrow 1, JK poate fi 00 sau 10; deci $JK = _0$.

Putem restrânge aceste reguli sub o formă unitară:

$$JK = \left\{ \begin{array}{ll} A_{-} & \text{pentru } 0 \longrightarrow A \\ {}_{-}\overline{A} & \text{pentru } 1 \longrightarrow A \end{array} \right.$$

De aici rezultă că fiecare tabelă de tranziție care definește o nouă valoare a stării Q_i^+ poaate fi translatată în două diagrame de tranziție: una pentru J_i , a doua pentru K_i .

Exemplul 8.1 Să reluăm de la diagrama funcției de tranziție care descrie funcția δ a unui MAC (a se vedea secțiunea 7.6.1)).

δ	000	001	010	011	100	101	110	111
000	000	001	000	001	000	001	000	001
001	001	011	001	011	001	011	001	011
011	011	011	011	011	010	010	010	010
010	010	100	010	001	010	100	010	001
000 001 011 010 100	000	000	000	000	000	000	000	000

Ea era implementată prin trei DFF care descriau comportamentele stărilor Q_2, Q_1, Q_0 . Noile diagrame de tranziție pentru J_i și K_i pot fi definite pe baza regulii anterioare, rezultând următoarele două tabele pentru cele 6 intrări ale JK - registrului $(J_2J_1J_0$ respectiv $K_2K_1K_0$).

δ_J	000	001	010	011	100	101	110	111	J_2^+	J_1^+	$\mid J_0^+ \mid$
000	000	001	000	001	000	001	000	001	0	0	S
001	00_{-}	01_{-}	00^{-}	01_{-}	00_{-}	01_{-}	00_{-}	01_{-}	0	S	_
011	0	0	0	0	0	$0_{}$	0	$0_{}$	0	_	_
010	$0_{-}0$	1_0	$0_{-}0$	$0_{-}1$	$0_{-}0$	1_0	$0_{-}0$	$0_{-}1$	$\overline{I} \wedge S$	_	$I \wedge S$
100	_00	_00	_00	_00	_00	_00	_00	_00	_	0	0

δ_K											
000									-	1	-
001	0	0	0	0	0	0	0	0	_	_	0
001 011	_00	_00	_00	_00	_01	_01	_01	_01	_	0	E
010	_0_	_1_	_0_	_1_	_0_	_1_	_0_	_1_	_	S	_
100	1	1	1	1	1	1	1	1	1	_	_

Deci tabelele PLA de tranziție sunt descrise de aplicațiile

$$\delta_{J}(Q_{2}Q_{1}Q_{0}, EIS) = (\overline{Q}_{2} \wedge Q_{1} \wedge \overline{Q}_{0} \wedge \overline{I} \wedge S, \ \overline{Q}_{2} \wedge \overline{Q}_{1} \wedge Q_{0} \wedge S, \ (\overline{Q}_{2} \wedge \overline{Q}_{1} \wedge \overline{Q}_{0} \wedge S) \vee (\overline{Q}_{2} \wedge Q_{1} \wedge \overline{Q}_{0} \wedge I \wedge S))$$

$$\delta_{K}(Q_{2}Q_{1}Q_{0}, EIS) = ('1', \ \overline{Q}_{2} \wedge Q_{1} \wedge \overline{Q}_{0} \wedge S, \ \overline{Q}_{2} \wedge Q_{1} \wedge Q_{0} \wedge E)$$

Deoarece cu trei biţi am codificat numai cinci stări (maximul fiind opt): 000,001,011, 010, 100, expresiile pot fi simplificate²:

Astfel, din

$Q_2Q_1Q_0$	$\overline{Q}_2 \wedge Q_1 \wedge \overline{Q}_0$	$Q_1 \wedge \overline{Q}_0$	\overline{Q}_0
000	0	0	_
001	0	0	_
011	0	0	_
010	1	1	1
100	0	0	_

$$rezult\ \overline{a}\ \overline{Q}_2 \wedge Q_1 \wedge \overline{Q}_0 \wedge S \wedge \overline{I} = Q_1 \wedge \overline{Q}_0 \wedge S \wedge \overline{I} \quad \text{ si } \quad \overline{Q}_2 \wedge Q_1 \wedge \overline{Q}_0 \wedge S = \overline{Q}_0 \wedge S$$

Similar,


Deci

$$\delta_{J}(Q_{2}Q_{1}Q_{0}, EIS) = (Q_{1} \wedge \overline{Q}_{0} \wedge \overline{I} \wedge S, \overline{Q}_{1} \wedge Q_{0} \wedge S, (\overline{Q}_{2} \wedge \overline{Q}_{1} \wedge S) \vee (Q_{1} \wedge I \wedge S))$$

$$\delta_{K}(Q_{2}Q_{1}Q_{0}, EIS) = ('1', \overline{Q}_{0} \wedge S, Q_{1} \wedge E)$$

Pe baza acestor ecuații se poate construi circuitul:

²Reamintim, pe poziția marcată "_" poate apare orice valoare.



Funcția de ieșire λ descrisă este cea definită în secțiunea 7.6.1.

Este evident că distribuția punctelor în cele două PLA-uri este mai mică decât cea din soluția dată anterior (38 puncte față de 48 în construcția precedentă).

Prin această înlocuire a fiecărui DFF cu un JKFF, o parte din PLA-ul de transfer a fost segregat în structura JK - registrului.

Această metodă acționează ca un mecanism care subliniază regularitățile unui proces și permite construcția de circuite mai mici și mai simple pentru aceeași funcție.

Eficiența acestei metode este direct proporțională cu complexitatea sistemului.

Exemplul 8.2 Pentru automatul construit în Capitolul 7, secțiunea 7.6.2 înlocuirea celor două DFF cu JKFF va crește mărimea tablourilor logic programabile.

Într-adevăr, din funcția de transfer


rezultă imediat tabelele funcțiilor δ_J și δ_K :

δ_J	0	1	$ J_1 $	J_0	δ_K	0	1	K_1	K_0
00	00	01	0	x	00			_	_
01	1 _	0 _	\overline{x}	_				_	
10	_ 0	_ 1	_	\boldsymbol{x}	10	1 _	0 _	\overline{x}	_
					11	01	10	x	\overline{x}

De aici pot fi scrise funcțiile de transfer (după reduceri):

$$\delta_J(Q_1Q_0,x) = (Q_0 \wedge \overline{x}, x), \qquad \delta_K(Q_1Q_0,x) = ((\overline{Q}_0 \wedge \overline{x}) \vee (Q_0 \wedge x), \overline{x})$$

Implementarea întregului automat va fi



Deci folosirea automatelor JK registri este eficientă numai pentru tablouri aleatoare de dimensiune mare.

Posibilitatea de minimizare a PLA-urilor este permisă de autonomia crescută a JKFF față de DFF. Un DFF are doar o autonomie parțială de a sta într-o anumită stare, pe când un JKFF poate evolua în spațiul stărilor.

Un DFF trebuie să "raporteze" permanent la intrare care va fi următoarea stare (0 sau 1), pe când un JKFF permite comenzi mult mai generale, J=K=1 – care spune "treci în altă stare" (sau J=K=0 – "păstrează starea"), fără a o indica exact care este aceasta (de fapt, al doilea ciclu ajută un JKFF să-și cunoască starea curentă).

8.2 Regiştri numărători


Există diverse moduri de a simplifica un PLA, prin personalizarea unui automat.

O soluție des întâlnită constă în folosirea unui numărător sincron setabil $SCOUNT_n$. Acesta este un circuit care combină două funcții: cea de registru (încărcat la comanda L) și cea de numărător (crescător, la comanda U).

Din cele două funcții, cea de încărcare are prioritate.

Exemplul 8.3 Să reluăm circuitul MAC definit în 7.5.5. Pentru a adapta asignarea stărilor utilizând un numărător setabil ca registru de stări, va trebui să utilizăm codurile stărilor (detaliate în schema logică din 7.6.1).

Ideea este de a avea în acea schemă logică cât mai multe tranziții obținute prin incrementare.



Construcția dată în figura următoare pleacă de la un $SCOUNT_3$ și un MUX_2 . Multiplexorul selectează funcția de numărare în fiecare stare, conform cu descrierea din schema logică.

Astfel de exemplu, din starea 000 tranziția este dată de contor dacă S=1; altfel, automatul rămâne în aceeași stare.

Deci, multiplexorul selectează – pentru intrarea U a contorului – valoarea lui S.

Funcția de încărcare a contorului este selectată cu funcția $L = Q_2 \lor (Q_1 \land Q_0 \land S \land I)$ (extrasă direct din schema logică).

Totul se face pentru ca intrările i_0, i_1, i_2 în $SCOUNT_3$ să aibă valori corecte numai dacă în starea curentă tranziția se poate realiza încărcând o anumită valoare în circuitul de control.

Deci, în definiția funcțiilor logice asociate cu aceste intrări putem avea destul de multă libertate.

Va rezulta $i_2 = i_1 = 0, i_0 = \overline{Q}_2.$

Intrarea 3 a multiplexorului este $Q_1 \wedge S \wedge \overline{I}$ (pentru a maximiza termenii folosiţi în comun de PLA).

Structura rezultată în circuitul descris anterior are o componentă aleatoare minimă.

Procesul de segregare este mai adânc dacă implementăm circuite simple, dar definite recursiv.

8.3 Automat aritmetic și logic


Cele două secțiuni anterioare s-au referit la exemple de circuite în care al treilea ciclu se închide într-un circuit combinațional.

Să tratăm acum un automat având un ciclu închis printr-o memorie.

Scopul este de a sublinia efectul acestui de-al treilea ciclu în sistemele care conțin astfel de circuite.

Structura prezentată mai jos este folosită pentru realizarea de funcții aritmetice şi logice (ALU) cu date stocate în opt registri de câte n biți fiecare; pentru simplificarea circuitului, nu s-au mai descris ceasurile de sincronizare; de asemenea, toate magistralele sunt de n biți.

Vom analiza două variante de construcție, fără și cu DFF conectat între CR_{OUT} -ul și CR_{IN} -ul circuitului ALU.



Circuitul conține:

• **REGISTRI**: o grupare de 8 regiştri de câte n biţi fiecare; la fiecare tact sunt selectaţi doi din ei pentru a transmite codurile operanzilor drept respectiv stâng (la intrarea în ALU); un al treilea registru este desemnat la fiecare tact pentru ieşire, cu codul $< op \ drept >$ (pentru selecţie se pot folosi două $n \times MUX_3$, iar la destinaţie ceasul este distribuit printr-un $DMUX_3$).

- ALU: are structura și funcțiile prezentate în *Unitatea aritmetică și logică* (5.11).
- $\mathbf{n} \times \mathbf{EMUX}$: închide ciclul prin aducerea rezultatului de la ieşirea din ALU la regiştri (pentru $S_0 = 0$) sau permite încărcarea regiştrilor cu date primite de la intrarea D_{IN} (pentru $S_0 = 1$).
- **D**: este un DFF care generează la intrarea CR_{IN} în ALU valoarea de transport generată la tactul precedent de ieşirea CR_{OUT} din ALU; poate fi resetat activând bitul "reset". Prima variantă pe care o vom prezenta nu va conține acest flip flop.

Automatul de control este un CROM (secțiunea 7.7).

Varianta I

Linia de comandă primită de la un automat de control are definiția:

```
< comanda > ::= < op \ stang > < op \ drept > < func > < transport > < sursa > 
 ::= < reset > 
 <math>< op \ stang > ::= L0 \mid L1 \mid \dots \mid L7
 < op \ drept > ::= R0 \mid R1 \mid \dots \mid R7
 < func > ::= AND \mid OR \mid XOR \mid ADD \mid SUB \mid INC \mid SHL
 < transport > ::= CR \mid \_
 < sursa > ::= D_{IN} \mid \_
```

Să presupunem că în două perechi de regiştri sunt două numere de câte 2n biţi care trebuie adunate.

Primul număr este stocat în perechea de regiștri (L1, L2) (L2 conține cei mai semnificativi n biți); al doilea număr este stocat similar în (R1, R2).

Secvența de comenzi care controlează această adunare este:

Varianta II

Această variantă este un 3 - DS în care ciclul se închide printr-un DFF.

Rolul ultimului ciclu este de a reduce, simplifica și a mări viteza rutinei care realizează aceeași operație sau alte proceduri dependente.

Diferența din linia de comandă constă în eliminarea câmpului < transport > și adăugarea la < reset > a definiției

$$< reset > ::= RST \mid$$
 _

Diferența funcțională constă în modul în care conținutul DFF - ului comandă bitul de transport din intrarea în sumator (CR_{IN}) .

Astfel, secvența de comenzi care realizează suma anterioară devine

$$\begin{array}{cccc} \dots & RST & \dots \\ L1 & R1 & ADD \\ L2 & R2 & ADD \end{array}$$


8.4 Automate stivă

Să considerăm acum (în construcția 3-DS sistemelor) varianta în care al treilea ciclu se închide printr-un automat.

Acest ciclu are posibilitatea de a minimiza mărimea componentei aleatoare.

Mai mult, această micșorare va afecta ordinul de mărime al părții aleatoare (până acum, această reducere se realiza cu o constantă).

Structura propusă – cu deosebit de multe aplicații – este automatul stivă.



Definiția 8.1 Un automat stivă PDA (PushDown Automaton) este construit prin legarea într-un ciclu a unui automat finit cu o stivă (memorie LIFO) (a se vedea Figura).


Formal, el este un 7-tuplu $PDA = (Q, X, Y, Z, \delta, \lambda, z_0)$, unde

- Q: mulțimea (finită a) stărilor automatului;
- X: alfabet finit nevid; secvența de intrare, cea stocată în stivă și cea primită din stivă sunt elemente din X^* .
- **Y**: alfabetul de ieşire;
- **Z** : multimea de comenzi către stivă: {PUSH, POP, NOP};

- δ: funcţia de tranziţie; δ: $Q \times X \times X \longrightarrow Q \times X^* \times Z$; plecând dintr-o stare, simbolul primit şi simbolul din topul stivei (TOS), automatul comută într-o nouă stare, o nouă valoare (eventual) în stivă, bazată pe comandă de tip PUSH, POP sau NOP. Uneori pot apare şi comenzi de început sau sfârşit de program (BEGIN, END).
- λ : funcția de ieșire a automatului; $\lambda: Q \longrightarrow Y$;
- **z**₀: valoarea inițială din stivă (inițializarea lui TOS)

Este uşor să înțelegem rolul acestui tip de maşină folosind un exemplu:

Exemplul 8.4 Să construim un automat care să recunoască șirurile de forma $\alpha \& \tilde{\alpha}$, unde $, \& \in X, \alpha \in X^* \setminus \{, \&\}$. Soluția este un PDA descris de schema logică următoare:



Semnificația fiecăreia din cele 5 stări este:

- q_0 : este starea inițială, când se așteaptă primul caracter \$.
- q₁: în această stare, simbolurile primite sunt puse în stivă (PUSH); la recepționarea lui & automatul comută în starea următoare.

- q_2 : fiecare simbol primit este comparat cu vârful stivei (TOS); dacă cele două caractere sunt egale, stiva elimină caracterul comparat (POP); dacă simbolul primit este \$ iar TOS conţine z_0 , automatul trece în starea q_3 ; în orice altă situaţie, automatul trece în starea q_4 .
- q₃: automatul recunoaște secvența primită ca fiind corectă; este o stare finală de acceptare.
- q₄: automatul respinge secvența primită ca fiind incorectă; este o stare finală de eroare.

Formal, automatul stivă este $M = (Q, X, Y, Z, \delta, \lambda, z_0)$ unde:

```
Q = \{q_0, q_1, q_2, q_3, q_4\},\
```

 $X = \{z_0, \$, \%\} \cup V$ unde V este un alfabet arbitrar, definit separat,

 $Y = \{OK, EROARE, _{-}\},$

 $Z = \{PUSH, POP, NOP, BEGIN, END\},\$

funcția de tranziție

$$\delta(q_{0}, a, z_{0}) = (q_{0}, z_{0}, NOP), \qquad \delta(q_{1}, a, b) = (q_{1}, ab, PUSH \ a), \ \forall a \neq \&, \ b \in V \cup \{z_{0}\}$$

$$\delta(q_{0}, \$, z_{0}) = (q_{1}, z_{0}, BEGIN) \qquad \delta(q_{1}, \&, b) = (q_{2}, b, NOP)$$

$$\delta(q_{2}, a, a) = (q_{2}, \epsilon, POP \ a), \ \forall a \neq \$ \qquad \delta(q_{2}, a, b) = (q_{4}, b, NOP), \quad \forall a \neq b, \quad a \neq \$$$

$$\delta(q_{2}, \$, z_{0}) = (q_{3}, \epsilon, END), \qquad \delta(q_{2}, \$, a) = (q_{4}, a, NOP), \quad \forall a \neq z_{0}$$

$$\$i \ funcţia \ de \ ieşire$$

$$\lambda(q_{0}) = \lambda(q_{1}) = \lambda(q_{2}) = -, \quad \lambda(q_{3}) = OK, \quad \lambda(q_{4}) = EROARE.$$

Secvența de comenzi către stivă poate fi interpetată (și implementată) ca un microprogram care operează cu șiruri de caractere.

De remarcat că rezolvarea acestei probleme folosind un automat finit este posibilă numai pentru un alfabet X mic și șiruri de intrare mici.

Mărimea şi complexitatea automatului va depinde direct de aceşti doi parametri. Orice modificare a lor va schimba complet circuitul.

In cazul utilizării un automat stivă însă, mărimea șirului de intrare nu are nici o legătură cu dimensiunea sau forma automatului.

Aici, partea simplă (stiva infinită) este separată de cea complexă (automatul finit, cu 5 stări).

Observația 8.1 Definiția automatului stivă este foarte asemănătoare cu definiția translatorului stivă de la limbaje formale. Diferențele sunt minore: acolo se lucrează cu un automat de tip Mealy, alfabetul stivă este distinct de alfabetul de intrare, se pot folosi definiții nedeterministe (care – atenție – nu sunt echivalente cu cele deterministe).

8.5 Procesorul elementar

Cel mai reprezentativ circuit din 3-DS este procesorul; el se remarcă prin flexibilitate și posibilități funcționale mult dezvoltate.

Definiția 8.2 Un procesor P este un circuit care leagă printr-un ciclu un automat aritmetico - logic cu un automat de control.


Funcția unui procesor P este specificată prin secvența de comenzi stocată în ROM.

Fiecare secvență reprezintă un *microprogram* și constă dintr-un șir de *micro - instrucțiuni*.

O micro - instrucțiune este compusă din comenzi executate de automatul aritmetico - logic (ALU), și $c\hat{a}mpuri$ care permit selectarea următoarei micro - instrucțiuni.

Pentru a înțelege mecanismul principal folosit de acest al treilea ciclu, ne vom referi în principal la procesorul elementar.

Un procesor elementar EP este un procesor care execută numai o secvență de control, adică automatul de control (CROM) asociat este un automat de inițializare, fără intrarea de inițializare X_1 (a se vedea circuitul CROM, secțiunea 7.7).



Un sistem simplu de PE este dat în figura de sus, unde s-a detaliat numai automatul aritmetico - logic.

Pachetul de n multiplexori $n \times MUX_2$ selectează simultan ieșirea secțiunii aritmetico - logice și intrarea în registrul R_n (nu s-au mai precizat mărimile magistralelor de date). Selecțiile efectuate de el sunt:

- IN: intrarea de date D_{IN} , accesibilă pentru comanda $S_1S_0 = 00$;
- ADD_n : suma dintre numărul (de n biţi) oferit de D_{IN} şi conţinutul registrului R_n , pentru comanda $S_1S_0 = 01$;
- **REG**: conținutul registrului paralel R_n , pentru comanda $S_1S_0 = 10$;
- **RSH0**: conținutul registrului R_n deplasat spre dreapta cu o poziție (având 0 pe cea mai semnificativă poziție), pentru comanda $S_1S_0 = 11$ completată de MSB = 0;
- **RSH1**: conținutul registrului R_n deplasat spre dreapta cu o poziție (având 1 pe cea mai semnificativă poziție) pentru comanda $S_1S_0 = 11$ completată cu MSB = 1.

Automatul este un CROM specific unei funcții, care comandă automatul aritmetico logic prin intermediul grupului de trei biți (S_0, S_1, MSB) ; el primește comanda de la ieșirea CR a sumatorului.

De asemenea, acest CROM controlează legăturile procesorului. EP este conectat cu un sistem din care primește date prin READ și W_{IN} (intrare de așteptare) și căruia îi trimite ieșirile WRITE și W_{OUT} (ieșirea de așteptare).

Descrierea funcțională este completată prin *limbajul de microprogramare* al acestui procesor, definit sintactic astfel:

```
< micro-instructiune > ::= < comanda >< mod >< test >< salt > < comanda > ::= < functie >< iesire > < mod > ::= JMP | CJMP | INIT | _ < test > ::= = CR | WIN | WOUT | _ < salt > ::= < orice marcă de maxim 6 caractere > < functie > ::= IN | ADD | REG | RSH0 | RSH1 < iesire > ::= READ | WRITE | _
```

Exemplul 8.5 Singurul micro-program executat de procesorul elementar descris mai sus primește un șir de numere și generează alt șir de numere reprezentând mediile aritmetice ale fiecărei perechi succesive.

Utilizând limbajul de micro-programare astfel definit, rezultă următorul microprogram:

```
UNU
      IN
            READ
                    CJMP
                          WIN
                                 UNU
                    WIN
DOI
      READ
            CJMP
                          DOI
      ADD
            CJMP
                    CR
                          TREI
      RSH0
                   CJMP WOUT ZERO
OUT
      REG
            WRITE
      JMP
            UNU
      RSH1
            JMP
                    OUT
TREI
ZERO
```

Pe prima linie, controlerul așteaptă primirea primului număr, încărcând în R_n orice configurație binară; când W_{IN} devine inactiv, ultima încărcare pune în registru valoarea corectă.

A doua micro - instrucțiune așteaptă al doilea număr; la sosirea acestuia, microprogramul merge la linia următoare.

A treia linie adună conținutul registrului cu numărul sosit în D_{IN} , iar ieșirea CR este testată pentru a alege deplasarea corespunzătoare.

 $Dacă\ CR$ este activ, următoarea instrucțiune este la adresa TREI; altfel se trece la micro - instrucțiunea următoare.

A patra şi următoarele micro - instrucțiuni efectuează deplasările spre dreapta corespunzătoare (adică împărțirea), finalizând calculul mediei dintre numerele primite.

Linia OUT trimite afară rezultatul, iar receiverul confirmă primirea.

Saltul (JMP) la UNU repornește (la nesfârșit) procedura pentru următoarea pereche de numere.

Structura de ansamblu a unui EP nu "spune" nimic despre funcția realizată.

Această funcție este definită numai prin conținutul ROM-ului din CROM. Structura simbolică stocată în ROM combină facilități funcționale simple ale automatului efectiv, adică este un automat aritmetico - logic.

Componenta aleatoare este concentrată în ROM, al cărui conținut formează singura structură complexă a sistemului – structură de tip simbolic (micro - programare).

Capitolul 9

Sisteme 4 - DS

Ultimul exemplu din secțiunea 8.5 subliniază destul de clar procesul specific unui 3-DS: funcția sistemului devine tot mai puțin dependentă de structura fizică și tot mai strâns legată de o structură simbolică (de exemplu, micro-programe).


Structura fizică (bazată pe circuite) rămâne simplă, pe când cea simbolică – "stocată" în ROM (eventual convertit în PLA) – presupune o anumită complexitate funcțională.

Al patrulea ciclu crează condițiile pentru dependența funcțională totală față de structura simbolică.


9.1 Tipuri de sisteme de ordin 4

Există patru tipuri principale de astfel de sisteme, în funcție de ordinul sistemului prin care este închis al patrulea ciclu; ele pot reprezentate schematic astfel:


1. 4 - DS având ultimul ciclu închis printr-un 0 - DS; circuitul combinațional de închidere este un ROM sau PLA, conținând programe interpretate de procesor.




2. 4 - DS cu ultimul ciclu închis printr-un 1 - DS; acesta este **computerul**, cea mai reprezentativă structură de acest ordin; a doua componentă este un RAM care stochează date şi programe.



3. 4 - DS având ultimul ciclu închis printr-un 2 - DS; automatul de închidere este reprezentat printr-o stivă care conține datele de lucru (sau secvențe în care distincția dintre date și programe nu are loc – cum este de exemplu programarea în limbajul LISP);



4. 4 - DS cu ciclul final închis printr-un 3 - DS; acesta este *co-procesorul* (procesor specializat în executarea performantă a anumitor funcții critice ale sistemului). În majoritatea cazurilor, co-procesorul este un procesor aritmetic.



Ultimele două tipuri de extensii sunt mașini în care procesul de segregare este subliniat de structura fizică (stivă sau co-procesor); în ambele cazuri structura segregată este de asemenea simplă.

Consecința este aceea că întregul sistem este de asemenea simplu.

Pe de altă parte, primele două sistem sunt foarte complexe, cu o componentă aleatoare apreciabilă.

Aceasta are ca suport structura ROM/PLA, respectiv memoria RAM.

Conţinutul ROM-ului este iniţial definit simbolic; ulterior el este convertit în structura circuitului respectiv (ROM sau PLA).

În schimb conținutul RAM- ului rămâne permanent în forma simbolică, ceea ce îi conferă o mai mare flexibilitate.

Aceasta este principala rațiune prin care se consideră structura (b) (Computer) ca fiind cea mai reprezentativă în 4-OS.

Computerul nu este un circuit.

El este o entitate nouă, cu o definiție funcțională specifică, numită uzual arhitectura calculatorului.

În principal arhitectura calculatorului este dată de limbajul maşină interpretat de procesorul care execută programele, stocat în memoria RAM.

Fiecare arhitectură poate avea mai multe structuri de calculator asociate.

De la nivelul sistemului de ordin 4, comportarea întregului sistem poate fi controlată în principal prin structura simbolică a programelor.

Se pune întrebarea ce se întâmplă dacă se adaugă noi cicluri.

Acestea se mai introduc de obicei în interiorul structurii procesorului, pentru a facilita capacitatea sa de a interpreta mai rapid (cu circuite mai simple) limbajul maşină.

O altă motivație este de a vedea perechea (Procesor, Co-procesor) sau (Procesor, Lifo) într-un ansamblu integrat de procesor cu performanțe superioare extins printr-un ciclu folosind un circuit RAM.

Dar, în principal aceste noi mașini rămân structurate pe funcțiile unui computer.

Funcția unui calculator necesită cel puțin 4 cicluri, dar poate fi implementată pe orice sistem cu mai multe cicluri.


9.2 Stive organizate ca n - DS

În structura unui computer pot fi întâlnite anumite structuri hibride implementate ca sisteme digitale cu mai multe cicluri.

O astfel de structură este cea de stivă (care poate fi realizată prin cel puţin două cicluri).

Există diverse soluții pentru implementarea funcției de stivă ca memorie LIFO (lastin-first-out).

O variantă de constructie se bazează pe o definiție recursivă simplă:



Definiția 9.1 O stivă LIFO_n pe n nivele poate fi construită prin extensie serială a unui LIFO_{n-1} cu un LIFO₁ (vezi Capitolul 7). Stiva de nivel 1 este un registru R_m conectat în ciclu cu un $m \times MUX_2$, ai cărui selectori asigură secvența de control definită:

- NO OP: $c\hat{a}nd S_1S_0 = 00 continutul registrului nu se modifică;$
- PUSH: $S_1S_0 = 01$ registrul este încărcat cu valoarea de intrare IN;
- POP: $S_1S_0 = 10$ registrul este încărcat cu valoarea de intrare extinsă EXT_{IN} .

Evident, $LIFO_n$ este un registru de deplasare serial - paralel.

Deoarece conținutul unui astfel de registru poate fi deplasat în ambele direcții, fiecare R_m este inclus în două feluri de cicluri:

- Prin propriul său multiplexor (pentru funcția NO OP;
- Prin două *LIFO* succesive.

Deci, $LIFO_1$ este un 2-DS, $LIFO_2$ este un 3-DS, ..., $LIFO_n$ este un (n+1)-DS.

Acesta este un exemplu de circuit implementat folosind un număr arbitrar de cicluri incluse unul în altul. Utilizarea lui este însă strict subsumată unui circuit de tip 4-DS, adică unui computer.

Capitolul 10

Structura unui computer la nivel de performanță

În arhitectura unul calculator, construcțiile componentelor la nivel de registru sau procesor se pretează mai puţin la o analiză formală (comparativ cu nivelul circuitelor, bazate pe porți logice).

Motivul rezultă din dificultatea de a descrie precis comportarea sistemului dorit.

A spune că trebuie construit un calculator care să execute eficient toate programele este o afirmație mult prea vagă.

Drumul parcurs a fost preluarea unei structuri standard cu performanțe cunoscute și modificarea ei pentru a o adapta noilor cerințe.

Criteriile de performanță ale unui calculator pot fi rezumate în următoarele cerințe:

- Calculatorul să fie capabil să execute a instrucțiuni de tip b pe secundă.
- Calculatorul să fie capabil de a accesa c memorie sau dispozitive periferice de tip d.
- \bullet Calculatorul trebuie să fie compatibil cu calculatoare de tip e.
- \bullet Costul final al sistemului să nu depășească f.


10.1 Structuri standard

Sistemele de calcul cele mai cunoscute¹ sunt calculatoarele dedicate aplicațiilor generale, care diferă între ele mai ales prin numărul componentelor folosite și prin gradul de autonomie.

Varietatea interconexiunilor sau structurilor de comunicație folosite este foarte restrânsă.

În linii mari, sistemele de calcul utilizate sunt structurate după una din schemele următoare:

1. Structura folosită de prima generație de computere și de multe sisteme mici de microprocesoare actuale este:




2. Adăugarea de procesoare specializate pentru structurile de intrare/ieşire (IO) este un proces tipic pentru calculatoare începând cu doua generație.

O structură generală care subliniază gradul de complexitate al unor astfel de sisteme de calcul este prezentată în pagina următoare.


Componenta de circuit notată ICN reprezintă o rețea de interconexiune care controlează comunicațiile procesor - memorie.

Aceste două variante de sisteme prezentate sunt de tip mono-procesor.

¹Reamintim – cele mai utilizate sisteme de calcul sunt micro-controllerele (Capitolul 1).



3. O structură standard pentru un multi-procesor este descrisă mai jos (pentru două procesoare). Variantele anterioare sunt cazuri particulare ale acestuia.



4. Structuri mai complexe (de exemplu rețele de calculatoare) se pot obține prin conectarea mai multor astfel de structuri.

10.2 Măsurarea performanțelor unui sistem

Majoritatea performanțelor unui calculator rezultă din caracteristicile unității sale centrale de prelucrare (CPU).

Viteza sa de lucru este măsurată ușor – dar grosier – prin frecvența f de ceas, dată în megaherți. Pot fi dați însă și alți indicatori de performanță, cum ar fi:

1. Viteza medie de execuție a instrucțiunilor (MIPS).

Este numărul mediu de tacți folosiți de CPU pentru executarea unei instrucțiuni. Ea este legată de timpul mediu T (în microsecunde – μs) necesari pentru execuția a N instrucțiuni, conform formulei

$$T = \frac{N \times CPI}{f} \quad \mu s$$

Deci timpul mediu t_E de execuție al unei instrucțiuni este

$$t_E = \frac{T}{N} = \frac{CPI}{f} \quad \mu s$$

Dacă f depinde în principal de tehnologia circuitului integrat, folosită pentru implementarea CPU, CPI (numărul mediu de cicluri per instrucțiune) depinde în primul rând de arhitectura sistemului.

2. Pentru t_E se poate da și o altă formulă, considerând distribuția instrucțiunilor de diverse tipuri și viteze în prelucrarea unor programe standard.

Fie I_1, I_2, \ldots, I_n un set de tipuri de instrucțiuni reprezentative.

Notăm cu t_s timpul mediu de execuție (în μs) al unei instrucțiuni de tipul I_s și p_s probabilitatea de apariție a instrucțiunilor de tipul I_s într-un cod obiect standard.

Atunci timpul mediu de executare al unei instrucțiuni este dat de formula

$$t_E = \sum_{i=1}^n p_i t_i \quad \mu s$$

Valori pentru t_i se pot obține ușor din specificațiile CPU, dar valori cât mai corecte pentru p_i pot fi obținute numai pe cale experimentală.

3. Performanțe legate de memorie.

Mărimea memoriei principale și a memoriei cache pot oferi indicații (destul de vagi) despre capacitatea sistemului.

Un parametru de memorie legat de viteza de calcul este $l \check{a} \check{t} imea de band \check{a}$: rata maximă – în milioane de biți per secundă (Mb/sec) la care informația poate fi transferată spre și de la unitatea de memorie.

Lățimea de bandă afectează performanțele CPU deoarece viteza de procesare este limitată în ultima instanță de rata la care instrucțiunile și datele pot fi accesate sau memorate.

4. O măsură a performanței – des solicitată – este costul executării de către sistem a unui set de programe reprezentative.

Acest cost poate fi timpul total de execuţie T (incluzând acţiunile legate de memorie, memorie cache, CPU, şi alte sisteme componente).

Un set de programe reprezentative pentru un mediu de calcul particular poate fi utilizat pentru evaluarea performanței întregului sistem.


Adesea setul de programe este un standard construit special pentru evaluare.

10.3 Modele bazate pe cozi

Pentru a sublinia importanța modelării analizei performanțelor unui sistem de calcul, vom detalia o aproximare bazată pe teoria cozilor. Prezentarea este pur informală, deoarece necesită cunoștințe destul de avansate de probabilități.

Modelul coadă – spre deosebire de stivă – este un model de tip FIFO².

Reprezentarea sa generală este dată de figura:



Este reprezentat un server (de exemplu un CPU sau un computer) cu un set de programe care trebuie executate.

 $^{^{2}}$ sau M/M/1 (din rațiuni istorice)

176CAPITOLUL 10. STRUCTURA UNUI COMPUTER LA NIVEL DE PERFORMANȚĂ

Sarcinile sunt activate sau sosesc la momente arbitrare şi sunt stocate în coadă, până ce sunt prelucrate de CPU.

Parmetrii cheie ai modelului sunt rata în care vin sarcinile şi rata de prelucrare; ambele sunt măsurate în sarcini/sec.

Mediile venirii sarcinilor şi media prelucării lor sunt notate cu λ respectiv μ .

Sosirea și procesarea variază aleator și aceste valori medii sunt determinate prin calcule statistice. Ultima va caracteriza comportamentul sistemului modelat.

Vom nota $\rho = \lambda/\mu$; acesta este *utilizarea medie* a serverului, adică fracțiunea de timp cât este ocupat (în medie).

De exemplu, dacă vin în medie două probleme pe secundă ($\lambda = 2$) și serverul le poate procesa cu o rată medie de 8 probleme pe secundă ($\mu = 8$), atunci $\rho = 2/8 = 0.25$.

Sosirea problemelor în sistem este un proces aleator caracterizat de distribuția timpului dintre sosiri $\rho_I(t)$: probabilitatea ca cel puţin o problemă să sosească într-o perioadă de timp de lungime t.

Cazul M/M/1 presupune o sosire de tip Poisson, unde probabilitatea de distribuție este

$$\rho_I(t) = 1 - e^{-\lambda t}$$

Fie $p_S(t)$ probabilitatea ca serviciul solicitat de o problemă să fie realizat de CPU într-un timp maxim t după eliminarea ei din coadă.

Procesul de servire este modelat de o formulă Poisson similară

$$p_S(t) = 1 - e^{-\mu t}$$

Pentru caracterizarea performanțelor unui sistem cu o singură coadă pot fi folosiți diverși parametri.

De exemplu:

- Utilizarea lui ρ , care dă fracțiunea medie de timp cât serverul este ocupat.
- Numărul mediu de probleme aflate în coadă (atât cele care așteaptă prelucrarea cât și cele care sunt în faza de procesare).

Parametrul este numit *lungime medie a cozii* și este dat de formula (Robertazzi - 1994)

$$l_Q = \frac{\rho}{1 - \rho}$$

• Timpul mediu în care problemele așteaptă prelucrarea precum și timpul de prelucrare; este numit $timpul \ mediu \ de \ așteptare \ t_Q$.

Variabilele l_Q și t_Q sunt legate direct prin formula $l_Q = \lambda t_Q$ sau

$$t_Q = \frac{l_Q}{\lambda}$$

Această ecuație se numește ecuația lui Little și este valabilă pentru toate tipurile de sisteme cu coadă, nu numai modelul M/M/1.

Din combinarea ultimelor două relații se obține

$$t_Q = \frac{1}{\mu - \lambda}$$

Valorile L_Q și t_Q se referă atât la probleme aflate în stadiul de așteptare cât și la cele care sunt în proces de prelucrare.

Numărul mediu de probleme care așteaptă în coadă dar nu sunt încă procesate se notează cu l_w , iar t_w este timpul mediu de așteptare în coadă (exclusiv timpul de prelucrare).

Utilizarea medie a unui server în sistemul M/M/1 este numărul mediu de probleme aflate în stadiu de prelucrare, adică λ/μ .

Deci săzând acest număr din l_Q se obține l_w :

$$l_w = l_Q - \rho = \frac{\lambda^2}{\mu(\mu - \lambda)}$$

Similar

$$t_w = t_Q - \frac{1}{\mu} = \frac{\lambda}{\mu(\mu - \lambda)}$$

unde $1/\mu$ este timpul mediu luat de prelucrarea unei probleme.

Comparând aceste ultime două relații se obține $t_w = l_w/\lambda$; deci ecuația Little are loc și pentru indicele w de așteptare.

Exemplul 10.1 O mică societate are un calculator cu un singur terminal folosit de salariați.

Cam 10 persoane folosesc terminalul în timpul celor 8 ore de lucru, iar fiecăruia îi vine rândul circa 30 minute, adesea pentru probleme simple de rutină.

Managerul societății consideră că acest calculator este sub-utilizat, deoarece este defect în medie 3 ore pe zi. Nu vrea să cumpere mai multe terminale, deoarece este convins că salariații le vor folosi pentru jocuri sau alte probleme personale.

Aceștia – la rândul lor – consideră că terminalul este supra-utilizat deoarece sunt nevoiți să aștepte cel puțin o oră fiecare pentru a avea acces la el.

178CAPITOLUL 10. STRUCTURA UNUI COMPUTER LA NIVEL DE PERFORMANȚĂ

Ei cer conducerii să mai cumpere terminale și să construiască o rețea.

 $S\ddot{a}$ studiem această problemă folosind teoria cozilor, printr-un model M/M/1.

Pentru că în medie sunt 10 utilizatori în cele 8 ore de lucru, vom nota $\lambda = 10/8$ utilizatori/oră = 0.0208 utilizatori/minut.

Calculatorul este ocupat în medie 5 din cele 8 ore; deci utilizarea $\rho=5/8$ implică $\mu=1/30=0.0333$.

Înlocuind aceste valori în ultima ecuație, se obține $t_w = 50$ minute, ceea ce confirmă estimarea salariaților privind timpul lor mediu de acces la computer.

Directorul societății este astfel convins că societatea are nevoie de terminale noi și acceptă să cumpere destule astfel ca timpul de așteptare t_w să fie redus de la 50 la 10 minute.

Apare astfel o întrebare: Câte terminale noi va trebui să conțină rețeaua ?

Pentru a studia acest aspect, vom modela fiecare terminal împreună cu utilizatorii săi printr-un sistem M/M/1 independent.

Fie m numărul minim de posturi de lucru necesare pentru a reduce $t_w < 10$, sau – echivalent – $t_O < 40$.

Putem presupune că venirea utilizatorilor la terminale poate fi separată în m cozi.

Rata de sosire λ^* per terminal este $\lambda/m = 0.0208/m$ utilizatori/minut.

Dacă, așa cum s-a presupus, lucrările sunt de rutină, unitatea CPU nu este afectată de noile componente IO, așa că timpul de răspuns nu se modifică substanțial.

De aceea vom lua același timp mediu pentru rata de prelucrare $\mu^* = \mu = 0.0333$ utilizatori/minut.

Solicitarea performanței cerute duce la relația

$$t_Q^* = \frac{1}{\mu^* - \lambda^*} = \frac{1}{\mu - \frac{\lambda}{m}} < 40$$

 $de \ unde \ rezult \ \ m>2.5.$

Deci sunt necesare trei posturi de lucru, asă că se face comandă pentru două terminale noi.

De remarcat că modelul este unul pesimist, în care salariații se împart în trei cozi distincte, fără legătură între ele, deci fără posibilitatea de a trece de la o coadă la alta când de exemplu unul din periferice a devenit liber.

Un studiu mai complex duce la un rezultat apropiat pentru m; una din valorile m=2 sau m=3.

Soluții și indicații la problemele propuse

Capitolul 2:

1.

```
\begin{aligned} 18926_{10} &= 100100111101110_2 \\ -7772_{10} &= -11110010111100_2 \\ 7863, 15_{10} &= 1111010110111, 001(0011)_2 \\ 0, 7_{10} &= 0, 1(0110)_2 \end{aligned}
```

2. Cele două numere sunt: 55462 și respectiv

$$2217 + \frac{1}{8} + \frac{1}{16} + \frac{1}{64} + \frac{1}{128} + \frac{1}{1024} = 2217 + \frac{219}{1024} = 2217, 211914...$$

- 3. Vom lucra cu reprezentarea binară pe 16 biţi (primul bit fiind bit de semn).
 - (a) $11_{10} = 0000000000001011_2$, $32600 = 01111111101011000_2$. Suma bit cu bit a celor doua numere dă 0111111101100011. Pentru verificare, acest rezultat este reprezentarea binară a lui 32611 = 11 + 32600.
 - (b) $599_{10} = 0000001001010111_2$.

Numărul $10692=0010100111000100_2$ trebuie trecut în cod complementar. Complementând biții și adunând apoi valoarea 1 se obține 1101011000111100. Adunăm cele două numere:

$$0000001001010111 + 11010110001111100 = 1101100010010010$$

Pentru verificare: rezultatul fiind negativ (bitul de semn este 1), valoarea sa absolută este complementul la 2; după ce scădem 1 și complementăm biții, se obține $0010011101101101 = 10093_{10}$.

(c) $9862_{10} = 0010011010000110_2$, $20043_{10} = 0100111001001011$, $-18552_{10} = 1011011110001000$ (cod complementar).

(bitul final de transport s-a ignorat), valoare binară ce corespunde numărului 11353.

- 4. Pentru x y se efectuează următorii paşi:
 - (a) Se transformă y în cod invers;
 - (b) Se adună x cu această valoare și se ignoră bitul final de transport;
 - (c) Dacă rezultatul este negativ, se trece în cod invers;
 - (d) Dacă rezultatul este pozitiv, se adună 1.
- 5. $6489_{10} = 1100101011001_2 = 1,100101011001 \cdot 2^{12}$ $-0, 1_{10} = -0,00011(0011)_2 = -1,1(0011) \cdot 2^{-4}$ $\frac{85}{256} = 2^{-2} + 2^{-4} + 2^{-6} + 2^{-8} = 0,01010101_2 = 1,010101 \cdot 2^{-2}$
- 6. Pentru primul număr: $C=12+127=139_{10}=10001011_2, \ f=100101011001.$ Deci reprezentarea lui 6489 ca număr real pe 32 biţi este

$0100\ 0101\ 1100\ 1010\ 1100\ 1000\ 0000\ 0000$

Pentru uşurinţă, aceste reprezentări se scriu în hexazecimal. Sub această formă, numărul este $45 \ CA \ C8 \ 00$.

Pentru al doilea număr: $C=-4+127=123_{10}=01111011_2$, f=10011001100110011001100. Deci reprezentarea lui -0,1 ca număr real pe 32 biți este

1011 1101 1100 1100 1100 1100 1100 1100

sau – în hexazecimal: BD CC CC CC.

În mod similar se rezolvă și restul exercițiului.

7.
$$2^{-109}(2+2^{-2}+2^{-3}+2^{-5}+2^{-7}+2^{-8}+2^{-10}+2^{-14}+2^{-15}+2^{-17}+2^{-19}+2^{-21}+2^{-23}+2^{-24})$$

Capitolul 3:

1. Aplicăm pe rând axiomele 7,9 și 6 din Definiția algebrelor booleene și obținem

$$a \vee (\overline{a} \wedge b) = (a \vee \overline{a}) \wedge (a \vee b) = 1 \wedge (a \vee b) = a \vee b$$

A doua relație se demonstrează analog.

2. Cele trei axiome ale relației de ordine (reflexivitate, antisimetrie, tranzitivitate) se verifică imediat. Se pot scrie echivalențele

$$\overline{b} \le \overline{a} \iff \overline{a} = \overline{a} \lor \overline{b} \iff a = \overline{\overline{a}} = \overline{a} \lor \overline{b} = a \land b$$

Atunci $a \lor b = (a \land b) \lor b = b \text{ deci } a \le b.$

- 3. $a \le b \iff a \lor b = b \iff a \land \overline{b} = a \land (\overline{a} \lor \overline{b}) = a \land (\overline{a} \land \overline{b}) = (a \land \overline{a}) \land \overline{b} = 0$ $a \land \overline{b} = 0 \iff \overline{a \land \overline{b}} = 1 \iff \overline{a} \lor b = 1$
- 4. $a \wedge b = 0 \iff \overline{a} \wedge b = 0 \iff b \wedge \overline{a} = 0 \iff b \leq \overline{a}$
- 5. Primele patru proprietăți din Propoziția 3.1 se verifică prin calcul simplu.

Proprietatea 5: $a \oplus b = c \implies a \oplus a \oplus b = a \oplus c \implies 0 \oplus b = a \oplus c \implies b = a \oplus c$

Proprietatea 6: $a \oplus b \oplus c = (a \oplus b) \oplus c = c \oplus c = 0$

Proprietatea 7: $(a \wedge b) \oplus (a \wedge c) = [(a \wedge b) \wedge (\overline{a \wedge c})] \vee [(\overline{a \wedge b}) \wedge (a \wedge c)] = [(\overline{a} \vee \overline{b}) \wedge (a \wedge c)] \vee [(a \wedge b) \wedge (\overline{a} \vee \overline{c})] = [(\overline{a} \wedge a \wedge c) \vee (\overline{b} \wedge a \wedge c)] \vee [(\overline{a} \wedge a \wedge b) \vee (\overline{c} \wedge a \wedge b)] = (a \wedge \overline{b} \wedge c) \vee (a \wedge b \wedge \overline{c}) = a \wedge [(\overline{b} \wedge c) \vee (b \wedge \overline{c})] = a \wedge (b \oplus c)$

Propoziția 3.2:

$$(1): \quad \overline{a \oplus b} = \overline{(a \wedge \overline{b}) \vee (\overline{a} \wedge b)} = (\overline{a \wedge \overline{b}}) \wedge (\overline{\overline{a} \wedge b}) = (\overline{a} \vee b) \wedge (a \vee \overline{b}) = a \sim b$$

$$(2): \quad \overline{a} \sim \overline{b} = (\overline{a} \vee \overline{b}) \wedge (\overline{a} \vee \overline{b}) = (\overline{a} \vee b) \wedge (a \vee \overline{b}) = a \sim b$$

Propoziția 3.3: Implicațiile (3) \Longrightarrow (1), (3) \Longrightarrow (2) sunt banale.

$$(1) \Longrightarrow (2): \quad a \sim b = \overline{a \oplus b} = \overline{0} = 1$$

- $(2) \Longrightarrow (3)$: Presupunem $(a \lor \overline{b}) \land (\overline{a} \lor b) = 1$. De aici se obţine (exerciţiu) $\overline{a} \lor b = 1$ şi $a \lor \overline{b} = 1$ deci (Exerciţiul 3) $a \le b$ şi $b \le a \implies a = b$.
- 6. Tabela este construită pe pagina următoare.

7. -

- 8. Cele două operații sunt Δ (diferența simetrică) și intersecția.
- 9. Similar demonstrației din Teorema 3.10, se consideră $x_n=0$ și $x_n=1$.
- 10. -
- 11. Ambele expresii booleene se reduc la \bar{c} .
- 12. Ambele expresii se reduc la $a \vee b$.


Cele două forme normale sunt: $(a+b+c)(a+b+\overline{c})$ (normal conjunctivă) şi $abc + \overline{a}bc + a\overline{b}c + ab\overline{c} + \overline{a}b\overline{c} + a\overline{b}\overline{c}$ (normal disjunctivă).

Capitolul 4:


1. Notând cu || operatorul Sheffer (NAND), principalele operații booleene se definesc astfel:

$$\overline{a} = a||a, \qquad a \lor b = (a||a)||(a||a), \qquad a \land b = (a||b)||(a||b)$$

Circuitele sunt:



2. Similar cu exercițiul precedent:



3.

4. Din tabelul de valori se determină imediat forma normal disjunctivă:

$$f(a,b,c) = \overline{a} \ \overline{b}c + \overline{a}b\overline{c} + \overline{a}bc + ab\overline{c} + abc$$

Se poate construi un circuit direct pentru această funcție.


Altă variantă este de a simplifica întâi funcția, după care se construiește un circuit corespunzător acestei noi reprezentări.

Nu există un algoritm determinist pentru simplificarea unei funcții booleene. În consecință, forma găsită prin simplificare nu este unică.


Pentru funcția din acest exercițiu, o modalitate de reducere este:

$$f(a,b,c) = \overline{a}c(\overline{b}+b) + (\overline{a}+a)b\overline{c} + (\overline{a}+a)bc = \overline{a}c + b\overline{c} + bc = \overline{a}c + b(\overline{c}+c) = \overline{a}c +$$

Circuitul:




5. Un circuit bazat direct pe forma normală a funcției este:




O variantă de simplificare este:

$$f(a,b,c) = b(\overline{a}c + a\overline{c}) + \overline{b}(\overline{a \vee c}) = b(a \oplus c) + \overline{b}(a \ NOR \ c)$$

care conduce la circuitul



6. Circuitul următor rezultă direct din forma funcției:



7. $f(a,b,c) = b(ac + \overline{a} \overline{c}) = b(\overline{a \oplus c}) = g(a,b,c)$

Altă demonstrație posibilă este prin construirea tabelelor de valori pentru cele două funcții și observația că acestea coincid.

8. $f(a,b,c) = (\overline{a \vee b})c = \overline{a} \ \overline{b} \ \overline{c}$

Această este forma normal disjunctivă. Forma normal conjunctivă este

$$f(a,b,c) = (a+b+c)(a+\overline{b}+c)(\overline{a}+b+c)(\overline{a}+\overline{b}+c)(a+\overline{b}+\overline{c})(\overline{a}+b+\overline{c})(\overline{a}+\overline{b}+\overline{c})$$

9. Funcția se poate scrie $f(a,b) = \overline{a \oplus b}$.

$$\begin{array}{cccc}
a & & \\
b & & \\
\end{array}$$

Capitolul 5:


1. Se aduc cele trei expresii ale funcției $f(x, y, z) = (f_1(x, y, z), f_2(x, y, z), f_3(x, y, z))$ la forma normal disjunctivă:

$$f_1(x, y, z) = xyz + x\overline{y}z + xy\overline{z} + x\overline{y}\ \overline{z} + \overline{x}\ \overline{y}z,$$

$$f_2(x, y, z) = xyz + \overline{x}yz + xy\overline{z} + \overline{x}y\overline{z} + x\overline{y}\ \overline{z},$$


$$f_3(x, y, z) = xyz + \overline{x}yz + x\overline{y}z + \overline{x}y \ \overline{z} + \overline{x} \ \overline{y}z.$$

Circuitul codificator este:




2. Tabelul de valori al funcției este:

De aici rezultă forma normal disjunctivă $f(x,y,z)=\overline{x}\ \overline{y}\ \overline{z}+\overline{x}yz+x\overline{y}z$. Circuitul codificator este:




sau – dacă detaliem și decodificatorul:




3. Funcția asociată este $f: \{0,1\}^3 \longrightarrow \{0,1\}^3$ cu tabelul

Codificatorul:




O astfel de funcție în forma normală se scrie imediat, din care reiese codificatorul (am trasat numai ieșirile utile din DCD_5 , care intră în poarta OR_{11} :




5. Mulțimea numerelor din intervalul $[0, 2^6-1]$ divizibile cu 4 este $A=\{0, 4, 8, 12, 16, 20, 24, 28, 32, 36, 40, 44, 48, 52, 56, 60\}$ (în total 16). Se construiește un DCD_6 în care ieșirile y_i cu $i \in A$ sunt conectate la o poartă OR_{16} , din care iese rezultatul final.


6. O simplă particularizare:



7. O construcție directă este:




iar una recursivă:




8. Tabela de valori a funcției sum este

Circuitul MUX_3 este imediat (eventual se poate detalia):




- 9. -
- 10. -
- 11. Tabela de valori a funcției f este


Un circuit codificator pentru implementare este:



Circuitul bazat pe multiplexori elementari este:




El se poate reduce spectaculos la:




- 12. -
- 13. Tabela de valori obținută este (am introdus și rezultatele parțiale):

x_0	x_1	x_2	x_3	s_1	s_2	c_1	c_2	s	c
0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	0	1	0
0	0	1	1	0	0	0	1	1	0
0	1	0	0	1	0	0	0	1	0
0	1	0	1	1	1	0	0	0	1
0	1	1	0	1	1	0	0	0	1
0	1	1	1	1	0	0	1	0	1
1	0	0	0	1	0	0	0	1	0
1	0	0	1	1	1	0	0	0	1
1	0	1	0	1	1	0	0	0	1
1	0	1	1	1	0	0	1	0	1
1	1	0	0	0	0	1	0	0	1
1	1	0	1	0	1	1	0	0	1
1	1	1	0	0	1	1	0	0	1
1	1	1	1	0	0	1	1	1	0


14. Un circuit bazat pe codificatori simpli (fără acces):




Dacă folosim construcția recursivă bazată pe codificatori cu acces, avem:



15. Circuitul de deplasare spre dreapta cu 0 sau 1 poziții este:



Similar se construiește și circuitul de deplasare spre stânga cu 0,1 poziții:



16. Detaliem ecuația de transport $c_{i+1}=G_i\oplus P_ic_i$ pentru i=0,1,2,3, eliminând și recursivitatea:


$$c_1 = G_0 \oplus P_0 c_0$$

$$c_2 = G_1 \oplus P_1 c_1 = G_1 \oplus P_1 G_0 \oplus P_1 P_0 c_0$$


$$c_3 = G_2 \oplus P_2 c_0 = G_2 \oplus P_2 G_1 \oplus P_2 P_1 G_0 \oplus P_2 P_1 P_0 c_0$$

$$c_4 = G_3 \oplus P_3 \\ c_3 = G_3 \oplus P_3 \\ G_2 \oplus P_3 \\ P_2 \\ G_1 \oplus P_3 \\ P_2 \\ P_1 \\ G_0 \oplus P_3 \\ P_2 \\ P_1 \\ P_0 \\ c_0$$


Un circuit posibil se construiește imediat (nu este singura variantă).




17. Construcția unui comparator pe 4 biți se realizează imediat particularizând structura din secțiunea 5.7. Dacă notăm




un circuit de comparare pe 4 biți, el poate fi folosit ca bază pentru construirea unui circuit pe 16 biți astfel:




18. Circuitul:




19. Un PLA pentru funcție:




Pentru circuitul PROM este nevoie de tabela de valori (sau – echivalent – de forma normal disjunctivă):





Capitolul 6:


1. Se folosește faptul că a>b este echivalent cu $a+\bar{b}>11\dots 1$. Deci se testează bitul de semn al sumei $a+\bar{b}$. Acesta va fi selectorul a n multiplexori elementari, care triază între biții numărului a și cei ai numărului b.



2. Fără a restrânge generalitatea, putem considera $a_n = 1$.


Circuitul este format dintr-un registru serial SR_n (format din n DFF-uri) şi cel mult n-1 porți XOR.

O reprezentare a circuitului este




Un arc marcat cu a_i este suspendat dacă $a_i = 0$ (iar poarta XOR in care intră acesta poate fi eliminată). Dacă $a_i = 1$, atunci acesta este un arc normal.

- 3. -
- 4. O soluţie posibilă este:



5. O soluţie posibilă este:




(din FA se reține numai transportul, valoarea sumei nefiind necesară).

Capitolul 7:


1. Componentele din definiție se construiesc ușor: $Q=\{0,1\}^2,~X=\{0,1\},~Y=\{0,1\}$

	0		λ	0	1
00	00	01	00	00	01
01	01	10	01	01	10
10	10	11	10	10	11
11	00 01 10 11	00	11	00 01 10 11	00

(funcțiile de tranziție și de ieșire coincid). Graful de funcționare este:



- 2. Se particularizează counterul din curs pentru n=3, sau eventual se folosește exemplul de la sumatorul prefix.
- 3. Particularizând sumatorul prefix din 7.5.3, se obține



Acest automat are $Q=\{0,1\}^3,~X=\{0,1\}^2,~Y=\{0,1\}^3,$ iar funcțiile sunt $\lambda(abc,xyz)=abc$ pentru ieșire și

δ	00	01	10	11
000	000	001	010	011
001	001	010	011	100
010	010	011	100	101
011	011	100	101	110
100	100	101	110	111
101	101	110	111	000
110	110	111	000	001
111	111	000	001	010

pentru transfer.

Graful de funcționare se construiește imediat.


4. Componentele automatului sunt: $Q=\{0,1\},~X=\{0,1\}^2,~Y=\{0,1\},$

Graful de funcționare se construiește imediat.

5. Componentele automatului sunt: $Q = \{0, 1\}, X = \{0, 1\}^2, Y = \{0, 1\},$

De remarcat că automatul diferă diferă de cel anterior numai prin funcția de transfer. Graful de funcționare se construiește imediat.

6. Completăm marcajele arcelor cu ieșirile:




Notăm stările q_i cu reprezentarea în baza 2 a lui i. Pentru cele patru stări sunt suficienți doi biți.

Deci: $X=\{0,1\},\ Q=Y=\{0,1\}^2$ și (am notat cux bitul de intrare curent)

			Q_1^+		λ	0	1	Y_1	Y_0
			0			00			
			x			11			
10	10	11	1	x		10			
11	11	00	\overline{x}	\overline{x}	11	01	00	0	\overline{x}

De aici rezultă forma funcțiilor de tranziție și de ieșire:


$$\delta(Q_1Q_0, x) = (\overline{Q}_1Q_0x + Q_1Q_0\overline{x} + Q_1\overline{Q}_0, \ \overline{Q}_0x + Q_0\overline{x})$$
$$\lambda(Q_1Q_0, x) = (\overline{Q}_1\overline{Q}_0x + Q_1\overline{Q}_0\overline{x} + \overline{Q}_1Q_0, \ \overline{Q}_0x + Q_0\overline{x})$$



7. Din reprezentarea grafică rezultă $X=\{0,1\},\ Q=Y=\{0,1\}^2$ și

	0			0	
00	00	10	00	00	10
01	11	00	01	10	01
10	11 00	11	10	10	01
11	10	00	11	00 10 10 01	11

Graful de tranziție este



De aici (sau – eventual folosind un algoritm de eliminare a stărilor inaccesibile) – se observă că starea 01 poate fi eliminată, ea neputând fi accesibilă plecând din starea iniţială 00.


8. Reluăm tabelele celor două funcții din exercițiul anterior, completând cu coloanele care dau informații despre forma lor analitică:

δ	0	1	Q_1^+	Q_0^+	λ	0	1	Y_1	Y_0
00	00	10	x	0	00	00	10	x	0
01			_	_	01			—	_
	00				10	10	01	\overline{x}	x
11	10	00	\overline{x}	0	11	01	11	x	1

Deci putem da o formă mai simplă funcțiilor de tranziție și de ieșire:

$$\delta(Q_1Q_0,x) = (\overline{Q}_0x + Q_0\overline{x}, \ Q_1\overline{Q}_0x),$$
$$\lambda(Q_1Q_0,x) = (\overline{Q}_1x + Q_1Q_0x + Q_1\overline{Q}_0\overline{x}, \ Q_1\overline{Q}_0x + Q_0)$$

O implementare bazată pe tablouri logic programabile este:




9. Separăm tabloul funcției de tranziție pe cele două tablouri pentru δ_J respectiv δ_K :

δ_J	0	1	J_1^+	J_0^+		0			
		10			00			_	_
01			_	_	01			_	_
10	-0	-1	_	x	10	1-	0-	\overline{x}	_
11				_	11	1- 01	11	x	1

O formă pentru cele două funcții poate fi:


$$\delta_J(Q_1Q_2, x) = (x, Q_1x), \qquad \delta_K(Q_1Q_0, x) = (\overline{Q}_0\overline{x}, +Q_0x, '1')$$

Funcția de ieșire rămâne neschimbată.



10. -

11. Folosind cunoştințe de limbaje formale, se poate construi automatul care acceptă secvențe binare marcând orice apariție de două zerouri consecutive:



Ieşirea este legată apoi de un counter crescător pe 3 biţi (eventual cel construit la exerciţiul 1).


Din graful de tranziție rezultă tabelele de valori ale celor două funcții:

			Q_1^+		λ	0	1	Y^+
			0		00	0	0	0
01	01	10	x	\overline{x}	01	1	0	\overline{x}
10	01	00	0	\overline{x}	10	0	0	0

Deci


$$\delta(Q_1Q_0, x) = (Q_0x, \overline{x}), \qquad \lambda(Q_1Q_0, x) = Q_0\overline{x}$$

Un circuit care rezolvă problema este:




Observații:

(a) O analiză a automatului arată că unul din cele două DFF nu este utilizat. Deci el se poate reduce, fapt care revine formal la ideea că stările q_0 şi q_2 sunt echivalente – deci ele se pot identifica. Se obține automatul



a cărui implementare utilizează un singur DFF.

(b) O soluție interesantă – primită de la mulți studenți – este:



Eroarea constă în faptul că în fază inițială automatul este resetat și ambele DFF conțin valoarea 0. Deci atunci când va începe să funcționeze, automatul va scoate 1 ca primă valoare (deși nu a primit încă nici un bit), ceea ce va afecta valoarea counterului.

- 12. A se vedea soluția anterioară, în care se construiește un $COUNT_3$ folosind numai DFF-uri.
- 13. -

Bibliografie

- 1. Hayes J. P. Computer Architecture and Organisation, McGraw Hill Series in Computer Engineering, Third edition, 2000
- 2. Hayes. J.P. Introduction to Digital Logic Design, Reading MA, Addison Wesley, 1993
- 3. Hwang K Advanced Computer Architecture, New York, Mc. Graw-Hill, 1993
- 4. Murdocca M., Heuring V. Principles of Computer Architecture, Prentice Hall, 2001
- 5. Ştefan Gh. Circuit Complexity, Recursion, Grammars and Information, Ed. Univ. Transilvania, Braşov, 1997
- 6. http://plato.stanford.edu/entries/church-turing/
- 7. http://www.unicode.org
- $8. \ http://computer.howstuffworks.com/boolean.htm$
- 9. http://www.play-hookey.com/digital/electronics/