

Лекция №1. Базовые понятия цифровой электроники




Вход	Выход
0	1
1	0





Вход Вход Вход Выход Выход Выход

Рис. 1.3. Три уровня представления цифровых сигналов



 $t_{3AJ} = t_{3AJ_1} + t_{3AJ_2} + t_{3AJ_3} + t_{3AJ_4}$

Рис. 1.4. Суммирование задержек элементов





Рис. 1.5. Суммирование входных токов элементов

Рис. 1.2. Искажение шумами и наводками аналогово (а) и цифрового (б) сигналов

 (t_{PHL}) (t_{PLH}) (I_{IL}) (I_{IH}) (I_{OL}) (I_{OH}) $(U_{\rm OL})$ $(U_{\rm OH})$ $U_{\rm IH} > 2.5 \, {\rm B}, U_{\rm IL} < 0.8 \, {\rm B}.$ $(t_{\rm LH})$ $(t_{\rm HL})$ $(U_{\rm CC})$ $(I_{\rm CC})$





Обозначение	Название	Назначение
&	And	Элемент И
=1	Exclusive Or	Элемент Исключающее ИЛИ
1	Or	Элемент ИЛИ
A	Address	Адресные разряды
BF	Buffer	Буфер
С	Clock	Тактовый сигнал (строб)
CE	Clock Enable	Разрешение тактового сигнала
CT	Counter	Счетчик
CS	Chip Select	Выбор микросхемы
D	Data	Разряды данных, данные
DC	Decoder	Дешифратор
EZ	Enable Z-state	Разрешение третьего состояния
G	Generator	Генератор
I	Input	Вход
I/O	Input/Output	Вход/Выход
OE	Output Enable	Разрешение выхода
MS	Multiplexer	Мультиплексор
Q	Quit	Выход
R	Reset	Сброс (установка в нуль)
RG	Register	Регистр
S	Set	Установка в единицу
SUM	Summator	Сумматор
T	Trigger	Тригтер
TC	Terminal Count	Окончание счета
Z	Z-state	Третье состояние выхода



Рис. 1.12. Система обозначений фирмы Texas Instruments



Рис. 1.13. Обозначения отечественных микросхем



Рис. 1.14. Примеры корпусов DIL и FLAT

Таблица 1 Некоторые обозначения сигналов и микросхем

Лекция №2. Двоичные логические элементы

Числа, используемые в цифровой электронике. Двоичное кодирование



Рис. 2.1. Десятичное и двоичное кодирование




Рис. 2.2. Пример преобразования двоичного числа в десятичное



Рис. 2.3. Пример преобразования десятичного числа в двоичное

Десятичная система	Двончная система	Десятичная система	Двончная система 1010	
0	0	10		
1	1	11	1011	
2	10	12	1100	
3	11	13	1101	
4	100	14	1110	
5	101	15	1111	
6	110	16	10000	
7	111	17	10001	
8	1000	18	10010	
9 1001		19	10011	

Таблица 2.1. Соответствие первых 20-ти десятичных и двоичных чисел

Десятичная система	16-ричная системя	Десятичная система	16-ричная система	
0	0 (0)	10	A (1010)	
1	1 (1)	11	B (1011)	
2	2 (10)	12	C (1100)	
3	3 (11)	13	D (1101)	
4	4 (100)	14	E (1110)	
5	5 (101)	15	F (1111)	
6	6 (110)	16	10 (1 0000	
7	7 (111)	17	11 (1 0001)	
8	8 (1000)	18	12 (1 0010)	
9	9 (1001)	19	13 (1 0011)	

Таблица 2.2. Соответствие первых 20-ти десятичных и шестнадцатеричных чисел

Рис. 2.4. Двоичная и шестнадцатеричная записи числа


 $A17F_{16} = F \cdot 16^{0} + 7 \cdot 16^{1} + 1 \cdot 16^{2} + A \cdot 16^{3} = 15 \cdot 1 + 7 \cdot 16 + 1 \cdot 256 + 10 \cdot 496 = 41343_{10}$

Пример преобразования шестнадцатеричного числа в десятичное

Десятичная система	Двоично- десятичная система	Десятичная система	Двоично- десятичная система	
0	0 (0)	10	10 (1 0000)	
1	1 (1)	11	11 (1 0001)	
2	2 (10)	12	12 (1 0010)	
3	3 (11)	13	13 (1 0011)	
4	4 (100)	14	14 (1 0100)	
5	5 (101)	15	15 (1 0101)	
6	6 (110)	16	16 (1 0110)	
7	7 (111)	17	17 (1 0111)	
8	8 (1000)	18	18 (1 1000)	
9	9 (1001)	19	19 (1 1001)	

Таблица 2.3. Соответствие первых 20-ти десятичных чисел и их двоично-десятичного кода

Простейшие двоичные логические элементы



DDI.I

R1 300

DD1

DD1.1

Рис. 2.5. Условные обозначения и таблица истинности инвертора

R2 470

DD1.2

10H Рис. 2.6. Схемы генераторов на инверторах

DD1.1

Вых.

Вых.

DD1.2 DD1.3



 $\overline{A \cdot B} = A \, | B$ Штрих Шеффера

Элемент Исключающее ИЛИ

Вход 1	Вход 2	Выход
0	0	0
0	1	1
1	0	1
1	1	0




Рис. 2.7.	Использование	е инверторов для	г задержки сигнала
Элементы	И (AND), И-Н	E (NAND), ИЛИ	(OR), ИЛИ-НЕ (NOR

Вход 1	Вход 2	Выход И	Выход И-НЕ	Выход ИЛИ	Выход ИЛИ-НЕ
0	0	0	1	0	1
0	1	0	1	1	0
1	0	0.	1	1	0
1	1	1	0	1	0

Таблица 2.5. Таблица истинности двухвходовых элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ

И	или 🕽 —	1
И-НЕ	или-не	1

Рис. 2.9. Таблица истинности и обозначения элемента исключающее ИЛИ

Логическая Функция	огическая Условное Булево рункция обозначение выражение		Ta6	тица и	стинност
			Входы		Выход
			В	A	Y
100	A-	4 9 8	0	0	0
и	B	$A \cdot B - Y$	0	1	0
			1	0	0
			1	1	1
			0	0	0
******	A-F	West re-especial and	0	1	1
или		A+B=Y	1	0	1
			1	1	1
Инвертор	<i>A</i> — ○ — <i>Ā</i>	$A = \overline{A}$		0	1
				1	0
	A	A ⋅ B = Y	0	0	1
W - NE			0	1	1
N - HE			1	0	1
			1	1	0
			0	0	1
или-не	A		0	1	0
NO IN - HE	B	A + B - Y	1	0	0
	10-1		1	1	0
			0	0	0
Исключающее	AH		0	1	1
или	B - 1	A⊕B - Y	1	0	1
			1	1	0
			0	0	1
Исключающее	A-1) 0- r	<u>A⊕B</u> = Y	0	1	0
или-не			1	0	0
			1	1	1

Таблица 2.6. Сводная таблица базовых логических элементов

Рис. 2.8. Обозначения элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ зарубежное (слева) и отечественное (справа)

Конструирование схем на основе

логических выражений




Рис. 2.10. Первый шаг в конструировании логической схемы по ДНФ




Рис. 2.11. Второй шаг в конструировании логической схемы по ДНФ






Рис. 2.12. Первый шаг в конструировании логической схемы по КНФ



Конструирование схем по таблицам истинности 3

B	код	ы	Выход	
C	В	A	Y	
0	0	0	0	
0	0	1	0	Last bear and
0	1	0	0	$\overline{C} \cdot B \cdot A = 1$
0	1	1	1	C · B · A = 1
1	0	0	1	$C \cdot \overline{B} \cdot \overline{A} = 1$
1	0	1	0	$C \cdot B \cdot A = 1$
1	1	0	0	
1	1	1	0	$Y = \overline{C} \cdot B \cdot A + C \cdot \overline{B} \cdot \overline{A}.$

Рис. 2.14. Построение булева выражения по таблице истинности



 $B + \overline{B} = 1$. $\overline{C} \cdot \overline{A} = \overline{C} \cdot \overline{A} \cdot 1 = \overline{C} \cdot \overline{A} \cdot (B + \overline{B}) = \overline{C} \cdot \overline{A} \cdot B + \overline{C} \cdot \overline{A} \cdot \overline{B}$.

$$Y = \overline{C} \cdot \overline{A} + C \cdot B \cdot A = \overline{C} \cdot \overline{A} \cdot B + \overline{C} \cdot \overline{A} \cdot \overline{B} + C \cdot B \cdot A.$$

Рис. 2.13. Второй шаг в конструировании логической схемы по КНФ

Законы алгебры логики

название	для И	для ИЛИ	
двойного отрицания	Ā	= A	
исключения третьего	$A \cdot \overline{A} = 0$	A+A=1	
операции с константами	A-0=0, A-1=A	A+0=A, A+1=1	
повторения	$A \cdot A = A$	A+A=A	
поглощения	A-(A+B) = A	A+A·B=A	
переместительный	A-B=B-A	A+B=B+A	
сочетательный	A-(B-C)=(A-B)-C	A+(B+C)=(A+B)+C	
распредели тельный	A+B-C=(A+B)-(A+C)	A-(B+C) = A-B+A-C	
правили де Моргана	$\overline{A \cdot B} = \overline{A} + \overline{B}$	A+B=A·B	

Таблица 2.7. Законы алгебры логики

в Булево выражение





Рис. 2.16. Упрощение булева выражения с тремя переменными в карте Карно






Рис. 2.17. Упрощение булева выражения с четырьмя переменными в карте Карно





Рис. 2.18. Упрощение булева выражения при сворачивании карты Карно

Универсальный характер элементов И-НЕ и ИЛИ-НЕ

HE:
$$\overline{A} = \overline{A} + \overline{A} = \overline{A \cdot A}$$

$$\mathbf{M}: \mathbf{A} \cdot \mathbf{B} = \overline{\overline{\mathbf{A} \cdot \mathbf{B}}}$$






Рис. 2.19. Универсальный характер элемента И-НЕ

$$Y = A \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot D = \overline{\left(\overline{A \cdot \overline{B} \cdot \overline{C}} \right) \left(\overline{A} \cdot D \right)} = \overline{\overline{U} \cdot \overline{V}}$$

$$U = A \cdot \overline{B} \cdot \overline{C}; V = \overline{A} \cdot D \qquad U = A \cdot \overline{B} \cdot \overline{C}; V = \overline{A} \cdot D$$




Рис. 2.20. Реализация выражения $Y = A \cdot \overline{B} \cdot \overline{C} + \overline{A} \cdot D$ логическими элементами И-НЕ




Рис. 2.22. Передаточные характеристики инвертора (а) и триггера Шмитта с инверсией (б)




Рис. 2.23. Реакция на искаженный входной сигнал инвертора (слева) t и тригтера Шмитта с инверсией (справа)




Рис. 2.24. Формирователь импульса начального сброса





Рис. 2.25. Дребезг контактов (вверху) и его подавление с помощью триггера Шмитта (внизу)

Комбинационные цифровые устройства, шифратор



X	y ₂	y ₁	У0
x _o	0	0	0
X ₁	0	0	1
X ₂	0	1	0
Х3	0	1	1
X ₄	1	0	0
X ₅	1	0	1
X ₆	1	1	0
X ₇	1	1	1

Рис. 3.1. УГО и таблица истинности шифратора 8х3

$$y_0 = x_1 + x_3 + x_5 + x_7; y_1 = x_2 + x_3 + x_6 + x_7;$$

 $y_2 = x_4 + x_5 + x_6 + x_7.$




Рис. 3.2. Схема неприоритетного шифратора 8х3 на логических элементах ИЛИ




Рис. 3.3. Микросхемы шифраторов

				Bxo	цы						Выхо	ды	
-EI	0	1	2	3	4	5	6	7	-GS	4	2	1	-E0
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	Χ	X	X	X	X	X	X	0	0	0	0	0	1
0	X	X	X	X	X	X	0	1	0	0	0	1	1
0	X	X	X	X	X	0	1	1	0	0	1	0	1
0	X	X	X	X	0	1	1	1	0	0	1	1	1
0	X	X	X	0	1	1	1	1	0	1	0	0	1
0	Χ	X	0	1	1	1	1	1	0	1	0	1	1
0	Х	0	1	1	1	1	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	1	0	1	1	1	1

Таблица 3.1. Таблица истинности шифратора ИВ1




Рис. 3.4. Стандартное включение шифратора

Комбинационные цифровые устройства, дешифратор



Рис. 3.5. УГО и таблица истинности дешифратора 3х8




Таблица 3.2. Таблица истинности дешифратора ИД7





Рис. 3.10. Пифровая электронная система Рис. 3.11. Примеры семисегментных индикаторов






Схема мультиплексора «1 из 16»

0000 – 0111 DD1 активен, DD2 заблокирован. 1000 – 1111 DD2 активен, DD1 заблокирован.

Рис. 3.16. Последовательное наращивание мультиплексоров




Схема мультиплексора «1 из 32»

Для получения мультиплексора «1 из 32» требуется пятиразрядный адрес $A_4A_3A_2A_1A_0$, т.к. $32=2^5$. Трехразрядный адрес $A_2A_1A_0$, подаваемый на мультиплексоры DD1-DD4 ставит их в равные условия. Выходы мультиплексоров $Y_3Y_2Y_1Y_0$ поступают на мультиплексор DD5, адресация которого осуществляется старшими разрядами A_4A_3 .

Диапазон адресов	F
00 000 - 00 111	Yo
01 000 - 01 111	Y ₁
10 000 - 10 111	Y ₂
11000 - 11 111	Y ₃

Рис. 3.17. Пирамидальное нарашивание мультиплексоров

$$F = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + A\overline{BCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD}$$

\	ĀΒ	ĀB	AB	ΑB
Ĉΰ		1		1
ĈD	1		1	
CD		1		1
СБ	1		1	

Данная функция не может быть минимизирована, т.к. на карте нет единиц, которые можно объединить. На информационные входы *MUX* «1 из 16» подаются соответствующие значения функции 0 или 1.

Nº	A	В	C	D	F
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	1
15	1	1	1	1	0





Рис. 3.18. Пример реализации логической функции на мультиплексоре К155КП1

Демультиплексоры

УГО демультиплексора «1 на 8»

Демультиплексор на два выхода



A – адресный вход;DI – информационный вход.

При A = 1 на выходе $D_0 = DI$; при A = 0 на выходе $D_1 = DI$.

при A = 0 на выходе $D_1 = DI$. Рис. 3.19. Условно графическое обозначение и пример реализации демультиплексора Построение демультиплексора «1 на 16» на базе демультиплексора «1 на 8».




Рис. 3.20. Последовательный способ наращивания разрядности демультиплексора






Рис. 3.22 Включение дешифратора как демультиплексора





Α	В	F ₁ (A <b)< th=""><th>F₂ (A=B)</th><th>F₃ (A>B)</th></b)<>	F ₂ (A=B)	F ₃ (A>B)
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

$$F_1 = \overline{AB}$$
; $F_3 = A\overline{B}$; $F_2 = \overline{\overline{AB} + A\overline{B}}$

Рис. 3.23 Компаратор двух одноразрядных чисел




Рис. 3.24. 4-х разрядный компаратор кодов (а); каскадирование компараторов кодов (б)

Арифметические устройства Таблица истинности

Рис. 4.1. Таблица и примеры на двоичное сложение Таблица истинности

	# lep	енос			
	+	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	3 +3 6		
0+0	1+0	1 +1		1 1 1	
0	1	One	еренос1	1 п	еренос 1

Рис. 4.2. Полная таблица и пример на сложение

Входы		Выходы		
BA		Σ	Co	
0	0	0	0	
0	1	1	0	
1	0	1	0	
1	1	0	1	
Двоичные числа-слагаемые		Сумма	Перенос	
		ИСКЛЮЧАЮ- ЩЕЕ ИЛИ	N ·	

Входы		Выхо	оды	
BA		Σ	Co	
0	0	0	0	
0	1	1	0	
1	0	1	0	
1	1	0	1	
Двоичные числа-слагаемые		Сумма	Перенос	
		ИСКЛЮЧАЮ- ЩЕЕ ИЛИ	и .	






Рис. 4.4. Логическая схема полусумматора

$$C_0 = A \cdot B; \sum = \overline{A} \cdot B + A \cdot \overline{B} = A \oplus B.$$

Рис. 4.3. Полусумматор: таблица истинности (а); условно графическое обозначение (б)



 $C_0 = A \cdot B + C_{\text{in}} \cdot (A \oplus B) \sum = A \oplus B \oplus C_{\text{in}}.$

Рис. 4.5. Таблица истинности полного сумматора (а); условно графическое обозначение (б)




Рис. 4.6. 3-разрядный параллельный сумматор





Рис. 4.8. Использование полных сумматоров и инверторов в 4-хразрядном вычитателе

Выход разности



Рис. 4.7. Вычитание двоичных чисел способом 100 Разность дополнения до 1 и циклическим переносом







Рис. 4.10. Двоичное представление чисел со знаком: формирование знака числа (а); представление положительных и отрицательных чисел в дополнительном коде

Рис. 4.11. Преобразование десятичного числа со знаком в дополнительный код (а); преобразование дополнительного кода в двоичное число (б)



чисел в дополнительном коде

Рис. 4.13. Четыре примера вычитания чисел в дополнительном коде




Рис. 4.16. Примеры умножения двоичных чисел

Триггеры. Асинхронный RS-триггер





Рис. 5.1. УГО RS-триггера

R_t	S_t	Q_t	Q_{t+1}
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	K_6
1	1	1	K-7

\RS	3		F	3	
0/	00	01	11	10	C
0	0	1	K ₆	0	
1	1	1	K,	0	Q
,	9	_	S		1951 1



RS			F		
1/	00	01	11	10	
0	0	(1)	0	0	
1	1	1	0	0	Q
- 27		- 3	S	j	

Рис. 5.2. Карты Карно для таблицы переходов RS-триггера: а - с неопределенными коэффициентами; б - с коэффициентами $K_6 = K_7 = 1$; в - с коэффициентами $K_6 = K_7 = 0$

$$K_6 = K_7 = 1 \Longrightarrow Q_{t+1} = S_t + \overline{R}_t \cdot Q_t;$$


$$(5.1) Q_{t+1} = S_t + \overline{R}_t \cdot Q_t = \overline{S_t + \overline{R}_t \cdot Q_t} = \overline{S_t \cdot \overline{R}_t \cdot Q_t}; (5.1)$$


$$(5.3) \overline{Q}_{t+1} = \overline{S}_t \cdot \overline{R}_t \cdot Q_t; (5.5)$$


$$K_6 = K_7 = 0 \Longrightarrow Q_{t+1} = \overline{R}_t \cdot S_t + \overline{R}_t \cdot Q_t = \overline{R}_t \cdot (S_t + Q_t).$$


$$K_6 = K_7 = 0 \Rightarrow Q_{t+1} = \overline{R}_t \cdot S_t + \overline{R}_t \cdot Q_t = \overline{R}_t \cdot (S_t + Q_t). \quad (5.2) \qquad Q_{t+1} = \overline{R}_t \cdot (S_t + Q_t) = \overline{\overline{R}_t \cdot (S_t + Q_t)} = \overline{R}_t + \overline{(S_t + Q_t)}. \quad (5.4) \qquad \overline{Q}_{t+1} = R_t + \overline{(S_t + Q_t)}. \quad (5.6)$$

$$\overline{Q}_{t+1} = R_t + \overline{(S_t + Q_t)}. (5.6)$$











=	=		0	n .
R_t	S_t	Q_t	Q_{t+1}	Режим
0	0	Q_t	X	запрещено
0	1	Q_t	0	запись 0
1	0	Q_t	1	запись 1
1	1	Q_t	Q_t	хранение





Режим хранение R запись 1 запись 0 Q

Рис. 5.3. Асинхронный RS-триггер с инверсными входами на базе И-НЕ: а - схема; б - условное обозначение; в - таблица истинности; г - временная диаграмма

Рис. 5.4. Асинхронный RS-триггер с прямыми входами на базе ИЛИ-НЕ: а - схема; б - условное обозначение; в - таблина истинности: г - временная лиаграмма




Рис. 5.5. Схемы и условные обозначения RS-триггеров: а - синхронный RS-триггер в базисе И-НЕ;

б - синхронный RS-триггер в базисе ИЛИ-НЕ




Рис. 5.7. D-триггер: а - схема; б - условное обозначение; в - таблица истинности; г - временная диаграмма




Рис. 5.6. Синхронный RS-триггер на элементах И-НЕ: а - таблица истинности; б - временная диаграмма




Рис. 5.8. Двухступенчатый RS-триггер: а - схема; б - условное обозначение







Рис. 5.9. Счетный Т-триггер: а - схема; б - условное обозначение; в - таблица истинности; г - временная диаграмма







Входы				Функция	
С	-R	SR	SL		
Х	0	Х	X	Сброс	
0->1	1	1	0	Сдвиг вправо	
0->1	1	0	1	Сдвиг влево	
0->1	1	0	0	Хранение	
0->1	1	1	1	Параллельная запись	

Входы				Функция		
-R	С	SR	SL			
0	X	X	X	Сброс		
1	0->1	1	0	Сдвиг вправо		
1	0->1	0	1	Сдвиг влево		
1 -	0->1	1	1	Параллельная запись		
1	X	0	0	Хранение		

Таблица 6.3. Таблица истинности регистра едвига ИР13

Таблица 6.3. Таблица истинности регистра сдвига ИР24




Рис. 6.13. Последовательная передача информации с помощью регистров сдвига






Рис. 7.1. Асинхронный счетчик по модулю 16

		Вход	lРI		Выходы						
C1	R1	R2	S1	S2	8	4	2	1			
X	1	1	0	X	0	0	0	0			
X	1	1	X	0	0	0	0	0			
X	X	X	1	1	1	0	0	1			
1->0	X	0	X	0			Счет				
1->0	0	X	0	X			Счет				
1->0	0	X	X	0			Счет				
1->0	X	0	0	X			Счет				

Таблица 7.1. Таблица истинности счетчика ИЕ2





Рис. 7.2. Временная диаграмма работы асинхронного счетчика с учетом временных задержек







Режим работы Входы +1 -1 -WR R Сброс в нуль X 0 X X Параллельная запись 0 1-Хранение 0 0 0 Хранение 0 0->1 Прямой счет 0 0->1 Обратный счет 0

с асинхронным переносом

Таблица 7.3. Таблица режимов работы счетчиков ИЕ6 и ИЕ7







Входи	ы	Режим			
-R	-EWR	ECR	ECT	C	1 1 1 A
0	X	X	X	X	Сброс
1	0	X	X	0->1	Параллельная запись
1	1	0	X	X	Хранение
1	1	X	0	X	Хранение
1-	1	1	1	0->1	Прямой счет

Рис. 7.12. Синхронные счетчики стандартных серий

Таблица 7.4. Режимы работы счетчиков ИЕ9 и ИЕ10

Входы		Режим			
-WR	U/D	-ECR	C	AT THE PARTY OF TH	
0	X	X	X	Параллельная запись	
1	X	1	X	Хранение	
1	0	0	0->1	Прямой счет	
1	1	0	0->1	Обратный счет	

Входы				Режим			
-EWR	U/D	-ECT	-ECR	C	Constitution of the Consti		
0	X	X	X	0->1	Параллельная запись		
1	1	0	0	0->1	Прямой счет		
1	0	0	0	0->1	Обратный счет		
1	X	1	X	X	Хранение		
1	X	X	1	X	Хранение		

Таблица 7.5. Режимы работы счетчиков ИЕ12 и ИЕ13

Таблица 7.6. Режимы работы счетчиков ИЕ16 и ИЕ17




Рис. 8.1. Микросхемы памяти: ПЗУ (а); ОЗУ с двунаправленной шиной данных (б); ОЗУ с раздельными шинами входных и выходных данных (в)




Рис. 8.2. Примеры микросхем ППЗУ отечественного производства



Таблица 8.1. Пример карты прошивки ПЗУ




Рис. 8.3. Уменьшение количества адресных разрядов ПЗУ






Рис. 8.5. Пример комбинационной схемы, заменяемой ПЗУ




Рис. 8.6. Включение ПЗУ для замены комбинационной схемы




Таблица 8.2. Карта прошивки ПЗУ для замены комбинационной схемы




Рис. 8.7. Вычислитель квадратов входных чисел

17

5F

1

Адрес	0	1	2	3	4	5	6	7	8	9	A	В	C	D	E	P									3
00	00	01	04	09	10	19	24	31	40	51	64	79	90	A9	C4	E1	Такт (адрес)	Bux. 6	Bax.5	Back.4	Bax.3	Bax.2	Bux.1	Bax.0	Код (данные)
10	XX	XX	XX	XX	XX	XX	XX	XX	XX	XX	XX	XX	XX	xx	XX	XX	0	0	0	1	1	1	1	1	1F
THE REAL PROPERTY.		No.	2.00	-07000	1000	No.	1070000		1000	Plane		10000				200000	1	0	0	1	0	1	1	1	17
Таблиц	a 8.	3. K	арта	а пр	оши	ІВКИ	П3	У - E	ыч	исли	ител	я кі	вадр	ато	в чи	сел	2	0	0	1	0	1	1	0	16
HD+	-																3	0	0	1	0	1	1	0	16
	_	1		Сч	стчи	ĸ		П	13У	7		Per	ист	7	D		4	0	0	0	0	1	0	0	04
Генера	TOD					" -		٦,	D		_			' _	Вы	ход	5	0	1	0	0	1	0	0	24
Tenepa	тор		Γ′	+1				7/^	L	\vdash	_	1				~	6	0	0	0	0	0	0	1	01
	_	ı						L		╛	_	C		╛			7	0	1	0	0	0	0	1	21
			_								1						8	0	1	0	0	0	1	1	23
		P	ic. 8	.8. П	рим	ien (стру	KTVI	ы	ене	рато	opa					9	0	1	0	0	0	1	1	23
				дова													A	0	1	0	0	1	1	0	26
		1	1	Y	1 1					1	1	1		1 1		1	В	0	1	0	0	1	1	0	26
Выход 0		l	1	1	Ĺ	1	-	1	L			╧	!		-:	1	С	0	1	0	0	1	0	0	24
Выход 1	-	寸	+	π		ì	Ė	÷		i	ij	7	i	\vdash	÷	i i	D	0	0	0	0	1	0	0	04
Выход 2	 	+	÷	-	Η		∹	ì	H	-	÷	╗	i	1 1	Ė	+	E	0	1	0	0	0	0	1	21
Выход 3		1	1	1	1 1	\rightarrow	-	-	1 1	- !	- 1	-	;		∹	\vdash	F	0	0	0	0	0	0	1	01
		=	+	⇟	\vdash	-	-	+		\rightarrow	+	+	+	Ħ	=	-	10	0	0	1	0	0	1	1	13
Выход 4	ii	i	i	\vdash	=	\rightarrow	-i	÷	-	\rightarrow		<u> </u>	•	l i	i	i :	11	0	0	1	0	0	1	1	13

Рис. 8.9. Временная диаграмма формируемых выходных сигналов

Такт | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | A | В | С | D | Е | F | 10 | 11 | 12 | 13 | 13


Выход 5!!!!!!

ᄖᄱ A0 PROM D0 -Выход 0 -Выход 1 -Выход 2 C1 CT2 Генератор Выход 3 Выход 4 Выход 5 4567 R2 K155PE3 **ИЕ19** ИР27

Рис. 8.10. Схема генератора последовательностей сигналов на ПЗУ

Таблица 8.4. Карта прошивки ПЗУ генератора последовательности сигналов





а Рис. 8.12. Типичные временные диаграммы записи (а) и чтения (б)





Рис. 8.14. Объединение микросхем памяти для увеличения разрядности шины адреса

131	уве		ния разрядн хо <mark>ды и вых</mark> с			Режим работы
	-cs	-WR	A0 · · · A9	DI	DO	
	1	X	x	X	3C	Хранение
	0	0	Адрес	0	3C	Запись 0
	0	0	Адрес	1	3C	Запись 1
	0	1	Адрес	X	Данные	Чтение

Таблица 8.5 Режимы работы оперативной памяти К155РУ7


		Входы и в	Режим работы	
-cs	-WR	A0 A9	DIO0 · · · DIO3	
1	X	X	3C	Хранение
0	0	Адрес	3C	Запись 0
0	0	Адрес	3C	Запись 1
0	1	Адрес	Данные	Чтение

Таблица 8.6. Режимы работы оперативной памяти К51РУ2



Грименение микросхем ЦАП и АЦП

Операционный усилители




 $U_{\rm BX} = \begin{bmatrix} I_{\rm oc} & R_{\rm oc} \\ I_{\rm oy} & P_{\rm oc} \\ R_{\rm l} & U_{\rm lo} \\ \end{bmatrix}$


$$\begin{split} I_{\rm BX} + I_{\rm oc} &= 0 & \frac{U_{\rm BX} - U_0}{R_{\rm l}} = -\frac{U_{\rm BMX} - U_0}{R_{\rm oc}} \\ U_0 &= U_{\rm BMX} \, / \, k_{\rm JI} \to 0 & \frac{U_{\rm BX}}{R_{\rm l}} = -\frac{U_{\rm BMX}}{R_{\rm oc}}. \\ K_{\rm U\,II} &= -\frac{R_{\rm oc}}{R_{\rm l}} \end{split}$$

Рис. 9.1. Условное обозначение ОУ

Рис. 9.2. Инверирующий усилитель







чс. 9.4. Схема инвертирующего (а) и неинвертирующего (б) сумматора

$$(U_0 = 0)$$
 $U_{\text{BX}} = U_{\text{BMX}} \frac{R_1}{R_1 + R_{\text{oc}}}, \quad K_{\text{UH}} = 1 + \frac{R_{\text{oc}}}{R_1}$ $R_{\text{oc}} = 0$ $R_1 = \infty$ $K_{\text{U}} = 1$

$$\begin{split} R_{\rm oc} &= R_1 = R_2 = ... = R_{\rm n} << R_{\rm bx}. \qquad I_{\rm oy\,\, bx} = 0 \\ I_{\rm oc} &= -(I_1 + I_2 + ... + I_{\rm n}) \ U_{\rm Bbix} = -(U_1 + U_2 + ... + U_{\rm n}) \\ U_{\rm Bbix} &= -(\frac{R_{\rm oc}}{R_1} U_1 + \frac{R_{\rm oc}}{R_2} U_2 + ... + \frac{R_{\rm oc}}{R_{\rm n}} U_{\rm n}). \end{split}$$

$$\begin{split} &U_0 = 0 \qquad U_{_{\rm H}} = U_{_{\rm H}} = \frac{R_{_{\rm I}}}{R_{_{\rm I}} + R_{_{\rm OC}}} U_{_{\rm BMX}}. \\ &\frac{U_{_{\rm I}} - U_{_{_{\rm H}}}}{R} + \frac{U_{_{\rm 2}} - U_{_{_{\rm H}}}}{R} + \ldots + \frac{U_{_{\rm n}} - U_{_{_{\rm H}}}}{R} = 0 \Longrightarrow \\ & \Longrightarrow U_{_{\rm I}} + U_{_{\rm 2}} + \ldots + U_{_{\rm n}} = n \frac{R_{_{\rm I}}}{R_{_{\rm I}} + R_{_{\rm OC}}} U_{_{\rm BMX}}, \\ &U_{_{\rm BMX}} = \frac{R_{_{\rm I}} + R_{_{\rm OC}}}{nR_{_{\rm I}}} (U_{_{\rm I}} + U_{_{\rm 2}} + \ldots + U_{_{\rm n}}). \end{split}$$



Рис. 9.5. Интегратор на ОУ

Применение микросхем ЦАП





Рис. 9.7. Микросхема ЦАП



U _{nьrx} ,B↑	идеальная ХП реальная ХП	
1,4		
1,0		
0,6		
0,2	N (код)	
0000	00010	
Xa	рактеристика	


преобразования

	Цифровой сигнал (код)	Аналоговый сигнал ($U_{\text{вых}}$, B)		
0	0000	0		
1	0001	0,2		
2	0010	0,4		
3	0011	0,6		
4	0100	0,8		
5	0101	1,0		
6	0110	1,2		
7	0111	1,4		

Рис. 9.9. Пример характеристики преобразования

$$h = \frac{X_{\text{max}} - X_{\text{min}}}{2^n - 1} = \frac{1, 4 - 0}{2^3 - 1} = 0, 2$$

Рис. 9.8. Преобразование выходного тока в напряжение






Рис. 9.16. Схема АЦП параллельного типа

U _{BX} , B	Выходы компаратора			Выходы АЦП	
	A ₃	A ₂	A ₁	D ₁	D ₀
0÷1	0	0	0	0	0
1,001÷2	0	0	1	0	1
2,001÷3	0	1	1	1	0
3,001÷4	1	1	1	1	1

Таблица 9.2. Преобразование входного напряжения 2-разрядным АЦП параллельного типа




Рис. 9.17. Функциональная схема АЦП последовательного счета




Рис. 9.18. Временные диаграммы АЦП последовательного счета




Рис. 9.19. Функциональная схема АЦП последовательного приближения




Рис. 9.20. Временная диаграмма работы АЦП последовательного приближения




Рис. 9.20. Временная диаграмма работы АЦП двойного интегрирования