HN 每日一片 · 2026-11-11

晶片怎麼造出來的？一場工程師的震撼導覽

Indistinguishable From Magic: Manufacturing Modern Computer Chips | Andor Gafotas

HN 推薦人數 19　跨 18 個月被推薦　影片：https://www.youtube.com/watch?v=NGFhc8R_uO4

> **一位在四座晶圓廠待過的機械工程師，從電晶體原理講到 22 奈米製程、微影、沉積、FinFET，以及未來 7 奈米以下的難題。**

為什麼值得看：講者是不領廠商薪水的現場工程師，從電晶體到整條製程一路講透，細節扎實又帶驚奇感，HN 多年來視為最佳 IC 製造入門，並盼有新版。

重點整理 KEY POINTS

02:13　從人類頭髮看線寬縮小

講者用 40 微米的人類頭髮當尺，對照線寬演進：1971 年 Intel 4004 是 10 微米，1990 年 800 奈米，2000 年 130 奈米，演講當時（2012 年）32 奈米。他算過，用現代電晶體技術，一根頭髮的面積大約可存一個 GB 的資訊。這讓人對「小」有具體畫面。

05:35　電晶體其實不是數位的

電晶體由基板、源極、汲極、閘極絕緣層與閘極構成。講者指出電晶體的電流響應是連續曲線，我們只是用它組成數位邏輯。「關」並不是零，而是漏電（leakage）；多數人談的功耗與發熱，主要就是漏電。所以後面所有改良，都是在讓「關得更關」。

07:15　晶圓廠與單晶矽晶圓

現代晶圓廠約 30 萬平方英尺，潔淨室等級為 Class 1（每立方英尺只有一顆半微米粒子），手術室才 Class 10,000。晶圓是單晶，汙染容許上限約 0.1 ppb。2011 年日本地震讓全球晶圓產能減少 25%，因為熔矽爐斷電會結晶報廢，重啟要一個月。目前主流 12 吋，也在推 450 mm。

11:10　微影：用比光波長更小的線寬印圖

微影像是極端尺度的攝影：塗光阻、透過光罩打強光、烘烤顯影。一台掃描機約 3,500 萬美元、交期 18 個月，鏡頭會被光子磨損。現在用 193 奈米光，卻要做出比波長還小的圖形，所以靠光學鄰近修正（Optical proximity correction）用超級電腦算出變形光罩，再加抗反射塗層控制干涉。

15:41　浸潤式微影與 EUV

浸潤式微影在鏡頭與晶圓間放一層水，利用水的折射率讓同樣 193 奈米光印出更小圖形，花了約十年才做成，難點之一是超純水與水流穩定。EUV（極紫外光）波長更短，但必須在真空中進行、光源很弱，不能用浸潤。Intel 剛投資 ASML 十億美元，當時全球只有一台開發機。

19:03 **離子佈植與薄膜沉積**

離子佈植（ion implantation）本質是粒子加速器，把砷等摻雜原子一顆顆打進晶圓表面。薄膜沉積從化學氣相沉積（CVD）進步到原子層沉積（ALD）：兩種反應物輪流通入、每次只長一層原子，均勻度與貼合度極佳，連極深窄的結構也一樣厚。缺點是不能沉積氮化矽或二氧化矽。

24:40 **一場價值百萬美元的壞日子**

講者播放機械手臂失誤的影片：一個 FOUP 裝 25 片晶圓，前沿晶圓每片約 6 萬美元，整盒約 150 萬美元。凌晨五點工程師被叫醒，因為機械手臂沒對準撞到 FOUP。他還提到廠內不准用無線電，會干擾機台參數，手機甚至拆掉鏡頭。

27:58 **一顆現代電晶體的製造流程**

先做淺溝槽隔離防漏電與串擾，再鋪閘極絕緣層與多晶矽閘極，接著摻雜源汲極、做間隔層（spacer）與重摻雜，形成金屬矽化物（salicide）、高溫不到一秒驅入摻雜、鋪介電層、蝕刻接點並填金屬，最後做多層金屬導線。整套約 500 個步驟、約三週。光是淺溝槽就至少 13 個動作。

33:32 **放大看：只有 182 層原子**

2010 年代 60 奈米元件的剖面中，閘極絕緣層只有約 1.2 奈米，約四層原子；源極到汲極間只隔 182 層原子。講者引述某論文，晶片時脈 10 GHz，但電晶體本身速度達 200 GHz，開關在皮秒（picosecond）等級。

38:33 **應變矽、高介電金屬閘極、FinFET**

三大目標：讓關更關、開更快、降低電壓。應變矽（約 2004 年）在上方鋪矽鍺拉伸矽原子，電晶體速度提升約 35%。高 K 金屬閘極以較厚的新材料取代過薄的二氧化矽，並改用金屬閘極，因此要先做再拆再補的 gate last。FinFET 讓閘極包住三面，功耗降 50%、速度快 40%。

49:08 **未來：7 奈米以下的難關**

講者列出路線：2013 年 14 奈米、2015 年可能 450 mm 晶圓、多重曝光（quintuple patterning）、高 K 降到單原子層。7 奈米非用 EUV 不可，但真空中光阻會釋氣，有人認為永遠做不成。更小尺度還有光學互連、甚至用掃描穿隧顯微鏡手工堆原子，當時紀錄是 38 原子電晶體。

對你的啟發 FOR MILLER

- 設計經理角度：晶片從頭髮尺度做到 182 層原子，靠的是無數小改良疊加，如光學鄰近修正與抗反射塗層。產品設計也一樣，常是多個小限制互相牽動；改一個參數，其他都要重調，值得在規格討論時帶入。
- 投資人角度：影片點出 EUV 設備難度極高，Intel 當時投資 ASML 十億美元，且 R&D 成本飆升，講者預期廠商會整併。供應鏈越窄，設備與先進製程業者的議價力越強，看台股半導體時可以多留意這點。
- 風險角度：2011 年日本地震讓全球晶圓產能減少 25%，只因熔矽爐斷電報廢。這說明半導體供應鏈集中度高、單點故障代價大。評估持股時，除了財報，也可檢視其供應來源是否過度集中。

HN 網友怎麼說 FROM HACKER NEWS

> 如果你還沒看過這支影片，我強烈推薦。
> “If you haven't watched this video, I highly recommend it”
> — gary_0 · 2024-07 · https://news.ycombinator.com/item?id=40900314

> 但整支影片都很棒。
> “but entire video is amazing”
> — TrainedMonkey · 2020-04 · https://news.ycombinator.com/item?id=22940681

> 我最愛的介紹影片之一，是多年前一位工程師的簡報，他不是領晶圓廠薪水的人。
> “My favourite video on them is this one from many years ago, it’s a presentation by an engineer not being paid by a fab”
> — olliej · 2020-03 · https://news.ycombinator.com/item?id=22644835

> 我遇過關於這主題最好的資源，就是這場演講。
> “Best resource I have run in to about this is this talk”
> — sl-1 · 2019-12 · https://news.ycombinator.com/item?id=21773218

> 這場演講講得很好，每次都讓我對人類竟然搞出積體電路這件事，感到極度驚嘆。
> “This talk is delivered really well and always leaves me with a sense of awe in how CRAZY it is that humans figured out integrated circuits.”
> — Qub3d · 2018-10 · https://news.ycombinator.com/item?id=18220278

名詞小抄 GLOSSARY

Photoresist（光阻）	塗在晶圓上、遇光會起化學反應的材料，用來轉印圖形
Leakage（漏電）	電晶體在「關」的狀態仍有電流流過，是功耗與發熱主因
Atomic layer deposition（原子層沉積）	兩種反應物輪流通入，每次只長一層原子的薄膜技術
FOUP（前開式晶圓傳送盒）	機器自動搬運晶圓用的密封盒，一盒 25 片
FinFET	閘極包住立起來的矽鰭三面，開關更快、更省電
EUV（極紫外光）	波長極短的光源微影技術，必須在真空中進行

整理：Claude（依影片字幕撰寫，未看畫面）· 選片資料：HackerTube（hackertube.org，ODC-By 1.0）