

Model de test de verificare, activitate de laborator+model parte aplicativa la examen.

Fie secventa de cod de mai jos, in C si codul ASM generat de gcc, cu premisele mentionate:

<pre>1 int dw_loop(int x, int y, int n) { 2 do { 3 x += n; 4 y *= n; 5 n--; 6 } while ((n > 0) && (y < n)); 7 return x; 8 }</pre>	<pre> x at %ebp+8, y at %ebp+12, n at %ebp+16 1 movl 8(%ebp), %eax 2 movl 12(%ebp), %ecx 3 movl 16(%ebp), %edx 4 .L2: 5 addl %edx, %eax 6 imull %edx, %ecx 7 subl \$1, %edx 8 testl %edx, %edx 9 jle .L5 10 cmpl %edx, %ecx 11 jl .L2 12 .L5:</pre>
---	--

- (1p) Pentru n=5, x=2, y=3, cate evaluari ale conditiei de oprire se efectueaza?
- (2.5p) Annotati codul ASM astfel incat sa rezulte corespondenta dintre codul C si cel ASM.
- (2.5p) Desenati graful de control/salturi ce deriva din codul ASM;
- (3p) Presupunand ca operatiile de transfer de date necesita si de verificare de conditii 2cc, cele aritmetice 3cc si cele de salt 1cc, care este durata de executie a secventei de cod ASM, daca frecventa de rulare este 1MHz si se executa functia astfel: dw_loop(2,3,5)?

Referinta:

<https://github.com/iovanalex/nokia-acsa/blob/master/Docs/Documentatie-CPU.pdf> , pagina 199