2026 全国大学生嵌入式芯片与系统设计竞赛

FPGA 创新设计赛道

紫光同创

PaceRV


高性能 RISC-V 音频智能计算系统

原创五级软核，执行效率达到同类 SOTA 水平

从自研处理器到音频感知、INT8 加速与中文可视化，
在一块国产 FPGA 上贯通控制、计算与显示。

赛题基础与高阶任务全面完成

论文正式录用 · 原创内核开源



盘古 100Pro+ · 系统实物

3.442	522.531	155.25	6,109
CoreMark/MHz	CoreMark	MHz	LUT
高效率版完整系统	主力版完整系统	主力版工作频率	主力版完整系统

01 自研 CPU：把每一拍用在执行上

IF 压缩指令供给 → ID 译码与寄存器 → EX 整数乘除运算 → MEM 提前访存接纳 → WB 顺序提交

I Cache / D Cache / 共享 BRAM

RV32IMC · 单发射五级顺序流水线

两路缓存、动态预测、异常中断与完整 SoC 外设。

提前访存接纳，减少指令等待。

02 软硬协同：让声音进入计算

PCM1808 48 kHz 双声道 → 多相 FIR 44.1 kHz PCM → Mel 特征 64 × 258 → INT8 加速 16 路共享乘加

PaceRV 控制实例 | DDR3 存储 | 中文 HDMI

四层卷积 + 分类，共享一套 INT8 计算阵列。

64 × 258 特征逐字节一致；连续两输入逐层仿真一致。

可编程控制连接音频前端、存储与专用加速。

03 双工作点：性能与面积兼顾

执行效率 / CoreMark/MHz



PaceRV 为板测；VexRiscv 为同平台完整系统 RTL 对照。


裸核集成：4,031 LUT @ 155.25 MHz

04 一板贯通：完整系统实物



100Pro+、PCM1808、笔记本与显示器

05 中文交互：看见声音与计算



1080p 中文界面：实时波形 / 特征 + 分类曲线演示


实时波形
观察声音变化

Mel 频谱
呈现时频特征

中文界面
直观展示计算

06 原创成果：论文录用与开源

19th IEEE McSoc · REGULAR 正式录用



[19th IEEE MCSoC-2026] Decision on Paper #1571364599 ('Memory Admission and Result-Retention Sizing in

发件人: mcsoc=mcsoc-forum.org <mcsoc=mcsoc-forum.org@edas.info>
(由 010001a166473895-91782513-6012-466d-9a0d-f56c279471ca-000000@mail.edas.info 代发)
时 间: 2026年10月23日(星期五) 上午9:01

Dear Mr. Yihang Dai:

Thank you for the submission of your paper:

- Paper Id: #1571364599
- Paper title: Memory Admission and Result-Retention Sizing in an RV32IMC FPGA Soft Processor
- Authors: Yihang Dai, Shuyu Xu, Yinfeng Zhou and Chenglei Peng

to the 19th IEEE MCSoC 2026, Shanghai, China, December 14-17, 2026, a flagship event sponsored by IEEE and IEEE TCN

We are pleased to inform you that your paper has been accepted as a REGULAR paper for presentation at the 19th IEEE MC



About the Symposium 关于研讨会

芯片领域的最新技术进展，同时探索异构计算的未来发展方向。该会议被视为日本嵌入式系统芯片领域最重要的盛会，深受当地企业的重视。与会者包括那些在架构设计、VLSI 设计、嵌入式人工智能以及节能计算领域从事研究、设计和开发的科学家和工程师们。

原创 CPU 研究
国际会议录用
PaceRV 已开源

访存接纳与预备算术协同，形成可复用的设计方法。

一颗原创 CPU，贯通感知、计算与显示。

自主设计 · 国产 FPGA · 论文成果 · 开源共享