

Sujet d'examen. PFO

Juin 2019

Licence Mention informatique, 3ère année


- Durée de l'épreuve : 2 heures
- Polycopié de cours autorisé, <u>autres documents interdits</u>, calculatrices non connectées autorisées

Exercice 1	Remarques
Exercice 2	
Total	

Attention, <u>toutes</u> les réponses doivent être portées sur ce document, sous peine d'être ignorées par le correcteur.

Exercice 1 : machine à états (7 points)

On s'intéresse à un circuit séquentiel à une entrée I et une sortie O, et dont l'état interne est codé par un registre 2 bits Q[1:0]. Le registre dispose d'une commande rst (remise à zéro) qui est utilisée pour forcer l'état initial de la machine à 00.



Q1 : S'agit-il d'une machine de Mealy ou de Moore ? Justifiez votre réponse.


c'est une machine de Mealy car la sortie O dépend l'entreet et des des machine des registres Que et Qu (basucles Quet Qu)

Q3: Donner l'expression booléennes associée à
$$Q_1^{t+1}$$
.
$$Q_1^{t+1} = \left(\overline{Q_o}^{\dagger}, \overline{Q_o}^{\dagger} \right) + \left(\overline{Q_o}^{\dagger} + \overline{Q_o}$$


Q4 : Compléter la table de transition de la machine à état correspondant à ce circuit.

	Q_1^t	Q ₀ ^t	l ^t	Q_1^{t+1}	Q_0^{t+1}	O ^t
0	0	0	0	0	0	0
1	0	0	1	0	1	1
2	0	1	0	10	1	0
3	0	1	1	1	1	0
4	1	0	0	1	0	0
5	1	0	1	1	1	1
6	1	1	0	1	0	1
7	1	1	1	0	1	0

Q5: Complétez le chronogramme avec les valeurs de Q et O.



Q6: En utilisant les résultats précédents, complétez le diagramme d'état du circuit.



Exercice 3: décomposition UT/UC (13 points)

On souhaite réaliser un circuit permettant de calculer le produit de deux nombres complexes a et b, dont les parties réelles et imaginaires sont représentées par des entiers sur 16 bits. Le produit est calculé selon l'algorithme ci-dessous :

```
debut
    are := lire_entree();
    aim := lire_entree ();
    bre := lire_entree ();
    bim := lire_entree ();
    cre := are.bre-aim.bim ;
    cim := are.bim+aim.bre ;
    écrire_sortie(cre) ;
    écrire_sortie(cim) ;
fin ;
```

Afin de réduire le nombre de portes logiques utilisées par le circuit, on fait le choix de limiter le nombre d'opérateurs arithmétique en n'utilisant qu'un seul additionneur et un seul multiplieur, comme indiqué sur le circuit de la question 4.

Question 1: L'algorithme requiert des opérations de soustraction, or notre composant ne dispose que d'additionneurs. Expliquez (en vous aidant d'un schéma) comment il est possible de réaliser un circuit soustracteur à partir d'un additionneur et d'un ensemble de portes « inverseur ».

Question 2 : Le circuit de la question 4 permet de réaliser une addition et une multiplication en parallèle dans un même cycle. Utilisez cette propriété pour réécrire l'algorithme de multiplication de façon à minimiser le nombre d'étapes (cycles) de calcul. Vous utiliserez pour cela les conventions vues en cours et rappelées dans le tableau ci-après, et pourrez introduire des variables intermédiaires afin de faciliter la compréhension du code.

Exécution	Notation	Signification
Parallèle	X=Y+1, Y=X-1;	$X^{t+1}=Y^t+1$ et $Y^{t+1}=X^t-1$;
Séquentielle	X=Y+1 ; Y=X-1;	$x^{t+1}=Y^t+1$ suivi de $Y^{t+2}=X^{t+1}-1$;


del	out		
Xx	a re :=	lire_entree();	
XI'm	$a_{im} :=$	lire_entree();	
6)1	$b_{re} :=$	lire_entree();	
Stal	b _{im} :=	lire_entree();	
1	xtm = 0	3+1, y+1 = x+1	
2		xt-1;	
3		ut 1);	
4	,	0	
,	***************************************		
9	***************************************		
6			

fin;

Question 3: sachant que les entrées sorties se font sur le principe du protocole req/ack, combien de cycles faut-il au minimum pour réaliser l'ensemble des traitements (calculs et entrées/sorties) ? Veillez à bien justifier vos réponses

	7		


Question 4: Utilisez les résultats des questions précédentes pour compléter le schéma de l'unité de traitement du circuit, en y ajoutant les interconnexions, multiplexeurs, etc. permettant de réaliser le traitement selon l'approche proposée aux questions 1 et 2.



Question 5 : Complétez le tableau ci-dessous avec les signaux de contrôle supplémentaires, en explicitant à chaque fois leur rôle .

Nom	Rôle/signification				
AimWE	Signal write Enable de la basule Ainagen Herrene grand de topa Si elle est à 1 la basule ne si incremente pas (grand de topa Signal write Enable (WE) de labasente Are, si le signal est à oxelle Signal write Enable (WE) de la basente Bim, si le signal est a				
AreWE	Signal write Enable (WE) de lubasente Are, site signal est à oxelle sera activée				
BimWE	o elle sora activée (fonctionnelle)				
BreWE	signal write Enable (WE) de la basante Bre, si le signal est à o elle est activée son				
MulRegWe	Signal write Enable (well de la bascule Mulker quai recerra le				
AddRegWE	Signal write Enable de la basule ADDLes qui recerra le résultat de l'addition.				
CreWE	Signal write Enable de la basente Cre				
CinWE	Signal write Enable de la basanle Cin				
9					

Question 6 : complétez diagramme de transition de l'unité de contrôle du circuit, en incluant la gestion des entrées/sorties.



angakan kenungungan di Muntuk di kengungung pelangan Mengangan di Pelanggan di Pelanggan di Pelanggan di Pelan Pelanggan di kengunggan di Pelanggan di Pelanggan di Pelanggan di Pelanggan di Pelanggan di Pelanggan di Pelang