
# Výstupní zpráva

Jméno: Hájek Vojtěch

Login: xhajek51

## Architektura navrženého obvodu (na úrovni RTL)

#### Schéma obvodu



# Popis funkce

Obvod začíná u automatu FSM (Finite State Machine), který má 3 vstupy (vstupní data – DIN, čítač hodinové signálu cntClk a čítačem bitů cntBit) a 3 výstupy (povolení přijímání dat RX\_EN, povolení čítače hodinového signálu CNT\_CLK\_EN, validita výstupních dat – DOUT\_VLD). Využívají se dva čítače cntClk a cntBit, které budou dále počítat hodinový signál. Dalšími signály jsou rxEn, cntEnClk a cmp, které povolují/zakazují, podle stavů, kde se přijímání nachází. Pokud je povolen stav přijímání dat a hodinového signálu, čítač cntClk přičítá hodinový signál. Dále v komparátoru, se porovnává čítač hodinového signálu s hodnotou 15. taktu, pokud je větší nebo rovno nastaví se signál cmp, který zastaví přičítání cntClk (vynulováním) a povolí čítač bitů. Čítač bitů začne přičítat, pokud platí, že automat je ve stavu přijímání dat rxEn. Dekodér slouží pro výstup dat. Data se ale začnou číst pouze v povolení přijímání data (DOUT\_VLD). Při nastavení RST vstupu, se celý obvod resetuje na nulové hodnoty.

## Návrh automatu (Finite State Machine)

### Schéma automatu


### Legenda:

A = DIN  $B = CNT\_CLK$   $C = CNT\_BIT$ 

S1 = WAITING\_START\_BIT S2 = WAITING\_FIRST\_BIT S3 = RECEIVE\_DATA

S4 = WAIT\_STOP\_BIT S5 = DATA\_VALID

CLK = CNT CLK EN RX = RX EN DVLD = DOUT VLD



## Popis funkce

Automat FSM (Finite State Machine) může nabývat pěti stavů. První stav WAITING\_START\_BIT čeká na DIN s hodnotou '0', aby se automat mohl přepnout do druhého stavu WAITING\_FIRST\_BIT, jinak zůstává ve stejném stavu. V druhém stavu WAITING\_FIRST\_BIT se povolí čítač hodinového signálu a čeká se, až čítač nabude hodnoty 23. taktu, poté ho přepne do dalšího stavu. V třetím stavu RECEIVE\_DATA, zůstává CNT\_CLK\_EN povolený a zároveň se povolí příjímání dat RX\_EN, stav pokračuje, dokud čítač bitů nenabude "1000" (8) hodnoty, poté se přechází se na další stav. Čtvrtý stav vrací RX\_EN na 0, stav probíhá do hodnoty hodinového signálu "01111", poté přepíná na poslední stav. Poslední pátý stav DATA\_VALID nastavuje DOUT\_VLD na '1' a stav vrací na první WAITING\_START\_BIT, kde se RX\_EN, CNT\_CLK\_EN a DOUT\_VLD nastaví zpátky na hodnotu '0'.

# Snímek obrazovky ze simulací

