Implementação em VHDL

Universidade Católica de Pelotas

Guilherme Moura Baccarin

Introdução

Este relatório tem como objetivo analisar e descrever o processo de implementação e execução de uma calculadora de raiz quadrada e de um processador MIPS na linguagem de programação VHDL.

Projeto proposto para a avaliação da disciplina de Sistemas Digitais II, ministrada pelo professor Eduardo Antonio Cesar da Costa, do curso de Engenharia da Computação da Universidade Católica de Pelotas, durante o segundo semestre do ano de 2020.

<u>Sumário</u>

Introdução	2
Bibliotecas	4
Nesse projeto foram usados os pacotes:	5
VHDL	6
Benefícios	7
Desvantagens	7
Estrutura de um programa VHDL	
Entity	9
Architecture	9
Implementação	10
Resultados	12
Compilação	12
Simulação	13

Bibliotecas

Para o desenvolvimento de algoritmos mais complexos em quase qualquer linguagem de programação é necessário o uso de bibliotecas.

Biblioteca é uma coleção de subprogramas utilizados no desenvolvimento de software. Bibliotecas contém código e dados auxiliares, que provém serviços a programas independentes, o que permite o compartilhamento e a alteração de código e dados de forma modular.

Para o desenvolvimento desse projeto foi utilizada a biblioteca IEEE.

A organização **IEEE** (Instituto de Engenheiros Elétricos e Eletrônicos) foi formada em 1963 e seus sócios são engenheiros, cientistas da computação, profissionais de telecomunicações etc. O **IEEE** é responsável pela criação de normas e padrões, e o comitê 802 é responsável pela parte de redes.

O IEEE criou a biblioteca IEEE VHDL. Isso foi estendido pela Synopsys; suas extensões são redistribuíveis gratuitamente.

Nesse projeto foram usados os pacotes:

ieee.std_logic_1164 >> O pacote Std_Logic_1164 contém definições de tipos, subtipos e funções, que estendem o VHDL em uma lógica de vários valores. Não faz parte do padrão VHDL, mas é um padrão separado do mesmo corpo de padronização.

numeric_std >> Ele fornece funções aritméticas para vetores.
Substituições de std_logic_vector são definidas para aritmética assinada e não assinada. Ele define tipos numéricos e funções aritméticas para uso com ferramentas de síntese.

VHDL

Originou como linguagem para descrever hardware, no contexto do programa americano "Very High Speed Integrated Circuits" (VHSIC), iniciado em 1980.

- VHDL -> <u>V</u>HSIC <u>H</u>ardware <u>D</u>escription <u>L</u>anguage
- Padrão IEEE em 1987 (Institute of Electrical and Electronics Engineers), revisado em 1993.
- Linguagem utilizada mundialmente por empresas de CAD para especificação, simulação, síntese, propriedade intelectual.
- Outras linguagens de descrição de hardware SystemC,
 VERILOG, Handel-C, SDL, ISP, Esterel.

Benefícios

- Projetos independentes da tecnologia (implementação física é postergada).
- Ferramentas de CAD compatíveis entre si.
- Flexibilidade: reutilização, escolha de ferramentas e fornecedores.
- Facilidade de atualização dos projetos.
- Exploração em alto nível de abstração permite analisar diferentes alternativas de implementação.
- Verificação do comportamento do sistema digital através de simulação.
- Redução do tempo de projeto > reduz "time-to-market" > redução de custo.
- Linguagem fortemente tipada > elimina erros de baixo nível.

Desvantagens

- Hardware gerado é menos otimizado.
- Controlabilidade/Observabilidade de projeto reduzidas.
- Falta de pessoal treinado para lidar com a linguagem.

Estrutura de um programa VHDL

- Cada módulo tem sua própria "entity" e "architecture"
- As arquiteturas podem ser descritas tanto no nível comportamental quanto estrutural ou uma mistura
- Toda a comunicação ocorre através das portas declaradas em cada entity, observando-se o tipo, tamanho e a direção
- Várias funções e tipos básicos são armazenados em bibliotecas (library). A biblioteca "IEEE" sempre é incluída
- Praticamente todos os módulos escritos em VHDL iniciam com:
 - library ieee;
 - use ieee.std_logic_1164.all;

Entity

Todo componente VHDL tem que ser definido como uma entidade (entity), o que nada mais é do que uma representação formal de uma simples porta lógica até um sistema lógico completo. Na declaração de uma entidade, descreve-se o conjunto de entradas e saídas que constituem o projeto.

Architecture

A declaração da arquitetura ("architecture") descreve o comportamento da entidade, define o seu funcionamento interno, isto é, como as entradas e saídas influem no funcionamento e como se relacionam com outros sinais internos. A declaração de uma arquitetura pode conter comandos concorrentes ou sequenciais. Sua organização pode conter declaração de sinais, constante, componentes, operadores lógicos etc, assim como comandos(ex: BEGIN, END). VHDL permite ter mais de uma architecture para a mesma entidade. Uma Arquitetura consiste em duas partes: a seção de declaração da arquitetura. e o corpo da arquitetura

Implementação

• Declaração das bibliotecas.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```

• Declaração e estrutura da entidade (entradas e saídas).

```
entity raiz_quadrada is

port (

clk: in std_logic;

x: in natural range 0 to 100;

r: out natural range 0 to 10

);

end raiz_quadrada;
```

 Declaração e implementação da lógica da arquitetura do código.

```
architecture arquitetura of raiz_quadrada is
 signal z : natural range 0 to 10;
 signal x : natural range 0 to 100;
 signal y: natural range 0 to 100;
 signal t : natural range 0 to 2;
begin
 PROCESS(clk)
 begin
 t <= 1;
 x <= 2;
 y <= 4;
 z <= 1;
 if (clk = '1' OR clk = '0') then
  -- while(t > 0) loop
  if t > 0 and y < x then
   z \le z + 1;
   y \le y + x + 1;
   x <= x + 2;
  end if;
  if y < x then
   t <= 1;
  else
   t <= 0;
   r \le z;
  end if;
 end if;
 end process;
end arquitetura;
```

Resultados

Compilação

Resultado da compilação do arquivo vhdl, mostrando quantos componentes foram usados, a quantidade de pinos que foram usados, o total de registradores que foram utilizados e uma série de outras informações sobre a compilação do arquivo

/ Summary			
	Flow Status	Successful - Thu Oct 08 16:29:34 2020	
	Quartus II Version	9.0 Build 132 02/25/2009 SJ Full Version	
	Revision Name	raiz_quadrada	
	Top-level Entity Name	raiz_quadrada	
	Family	Stratix II	
	Met timing requirements	Yes	
	Logic utilization	<1%	
	Combinational ALUTs	37 / 12,480 (< 1 %)	
	Dedicated logic registers	0/12,480(0%)	
	Total registers	0	
	Total pins	12/343(3%)	
	Total virtual pins	0	
	Total block memory bits	0/419,328(0%)	
	DSP block 9-bit elements	0/96(0%)	
	Total PLLs	0/6(0%)	
	Total DLLs	0/2(0%)	
	Device	EP2S15F484C3	
	Timing Models	Final	

Simulação

A imagem mostra o resultado da saída após a simulação do código de cálculo da raiz quadrada.

Mostrando o ciclo do relógio oscilando entre um e zero e o resultado, no caso sendo a entrada X igual a 25 e a saída R sendo 5, mostrando que o cálculo está correto.

