Rapport Final - Conception Circuit Numérique

Tony PEAULT & Nolan BUCHET

Novembre 2025





Recepteur de Transmission LIN



Table des matières

1	Introduction	4							
2 Protocole LIN									
3 Cahier des Charges									
4	Description des différentes spécifications définies en travaux dirigés 4.1 Interface Microprocesseur 4.2 Bloc Réception de Trame LIN 4.3 Mémoire FIFO 4.4 Registre d'État 4.5 Registre d'État 4.6 Registre d'État	10 10 11 11 11							
5	Description et justification de la structure fonctionnelle	12							
6	Description et justification de la solution architecturale obtenue pour le circuit	15							
	6.1 Horloge	15 15 18 19 20							
7	Présentation du fonctionnement des fonctions								
	7.1 Interface MicroProcesseur	21 21 21 22 23							
	7.2 Interface de Réception LIN	23 24 26							
	7.3 FIFO	34 35							
8	Simulation des fonctions	36							
	8.1 Interface Microprocesseur 8.1.1 Déclarations et signaux 8.1.2 Instanciation du composant testé 8.1.3 Environnement de test 8.1.4 Stimuli supplémentaires 8.1.5 Analyse du chronogramme de simulation	36 36 36 37 37							
	8.2 Interface Reception LIN . 8.2.1 Déclarations et signaux . 8.2.2 Instanciation du composant testé . 8.2.3 Environnement de test . 8.2.4 Stimuli supplémentaires . 8.2.5 Analyse du chronogramme de simulation .	38 38 38 38 38							
9	Synthèse des fonctions	39							
	9.1 Interface Microprocesseur	39							







10 Routages des Fonctions 10.1 Interface Microprocesseur	
11 Conclusion	46
12 Annexes 12 1 Testbench InterfaceMicroprocesseur	47





1 Introduction

Le projet réalisé dans le cadre de l'enseignement de Conception de Circuits numériques a pour objectif de développer des compétences essentielles à la conception de systèmes embarqués, notamment la mise au point d'un circuit utilisant un composant logique programmable.

L'architecture électronique d'un véhicule repose sur une organisation de calculateurs distribués. L'exemple retenu s'inspire du fonctionnement d'un calculateur embarqué dans la portière d'une automobile, chargé de la gestion des rétroviseurs et des vitres électriques.

Dans ce contexte, deux sous-ensembles sont distingués :

- un sous-ensemble de supervision, qui génère les commandes pour les moteurs des rétroviseurs et des vitres électriques,
- un sous-ensemble d'interface, assurant la communication entre le sous-ensemble de supervision et les autres calculateurs du véhicule.

Ce rapport se concentre exclusivement sur ce second sous-ensemble, l'interface microprocesseur, afin d'étudier son rôle et sa conception.

L'un des objectifs principaux est d'appréhender la conception du circuit via la méthode MCSE (Méthode de Conception de Systèmes Électroniques), en mettant l'accent sur les étapes de spécifications et de conception. Le déroulement du rapport suit la logique du diagramme en Y.




FIGURE 1 – Exemple d'architecture d'un réseau dans un véhicule





2 Protocole LIN

Architecture

Le bus LIN est un système mono-maître et multi-esclaves. Un seul maître initie toutes les communications, ce qui rend inutile toute fonction d'arbitrage. Le nombre d'esclaves n'est pas limité par la norme mais dépend des contraintes électriques. L'architecture est dite flexible, car on peut ajouter des nœuds esclaves sans modifier les nœuds existants.




FIGURE 2 – Exemple d'architecture LIN

Connexion

Le bus est constitué d'une seule ligne reliée à chaque nœud par une sortie à collecteur ouvert. Le maître utilise une résistance de tirage de $1 \,\mathrm{k}\Omega$, tandis que chaque esclave utilise $30 \,\mathrm{k}\Omega$. La ligne est au niveau récessif (1) lorsqu'aucun nœud ne force l'état, et au niveau dominant (0) dès qu'au moins un nœud impose ce niveau.




FIGURE 3 – Connexion physique d'un noeud à la ligne LIN

Vitesse de transmission

Le débit varie de $1\,\mathrm{kbit/s}$ à $20\,\mathrm{kbit/s}$, fixé pour une architecture donnée. Trois vitesses sont recommandées :

Lente: 2400 bit/s,
Moyenne: 9600 bit/s,
Rapide: 19200 bit/s.

Communications et trames

Les messages LIN sont composés de plusieurs champs :

— Synchronisation Break : marque le début du message,





- Synchronisation Field: alignement des horloges (valeur 0x55),
- Identification Field : contenu et longueur des données, avec contrôle de parité,
- Data Field: octets d'information transmis du LSB vers le MSB,
- Checksum Field : somme de contrôle des données (modulo 256 inversée).




FIGURE 4 – Type de Trame Protocol LIN

Une communication peut être de deux types :

- Écriture : le maître envoie l'intégralité du message,
- Lecture : le maître envoie seulement l'entête, puis reçoit la réponse de l'esclave.





3 Cahier des Charges

Le projet se concentre sur une partie restreinte du récepteur LIN, uniquement pour la réception de trames de type « écriture », avec une entrée LIN unique et une vitesse fixée à 19 200 bit/s. La distinction maître/esclave et la connexion physique complète ne sont pas traitées.

Limitations et simplifications :

- Pas de gestion de perte d'octets,
- Vérification des bits start/stop par un seul échantillon,
- Pas de contrôle de parité ni de vérification du checksum.

Fonctionnalités attendues :

- Conversion série → parallèle (données de 8 bits) pour un microprocesseur,
- Possibilité de filtrer les messages grâce à un registre de comparaison SelAdr (8 bits),
- Signalisation de fin de réception (M_Received) uniquement si l'identifiant reçu correspond à SelAdr.
- Réinitialisation des compteurs et effacement des messages non valides.

Gestion des messages :

- Un seul message peut être stocké à la fois (FIFO),
- Les octets doivent être accessibles dans leur ordre d'arrivée, même si le message est encore en cours de réception,
- Tous les octets doivent être mémorisés, indépendamment du filtrage,
- Le récepteur doit déterminer la fin du message et l'indiquer au microprocesseur.

État du récepteur :

Accessible par registre (ETAT) à tout moment, il doit indiquer :

- si un message a été reçu (après filtrage),
- le nombre d'octets reçus,
- les erreurs simples de réception (bits START/STOP, durée du *synchro break*).

Après lecture du registre d'état, les champs sont réinitialisés (sauf le compteur d'octets reçus).

Contraintes supplémentaires :

- Interface physique avec le microprocesseur imposée,
- Caractéristiques fonctionnelles, physiques et temporelles définies,
- Temps d'échanges précisés pour assurer la compatibilité avec l'environnement.









FIGURE 5 – Interface microprocesseur associée au circuit à concevoir



 ${\tt Figure}\ 6-{\tt Chronogrammes}\ {\tt des}\ {\tt \acute{e}changes}\ {\tt entre}\ {\tt le}\ {\tt circuit}\ {\tt et}\ {\tt son}\ {\tt environnement}$

Ces figures illustrent les interfaces et les chronogrammes des échanges entre le circuit à concevoir et son environnement, mettant en évidence les interactions avec le microprocesseur et les timings associés.








Figure 7 – Schema Conception Registre interne Système

Ce schéma détaille la conception des registres internes du système, incluant les registres de données, d'état et de sélection d'adresse.





4 Description des différentes spécifications définies en travaux dirigés

Objectif

Les spécifications ont pour objectif de définir le comportement attendu du système, c'est-à-dire ce que le circuit doit faire en réponse au cahier des charges. Elles constituent une description fonctionnelle du système, exprimée du point de vue de son environnement — c'est-à-dire de tout ce qui interagit avec lui, sans se soucier de son implémentation interne.

Cette phase correspond au **niveau de spécification fonctionnelle** dans le diagramme en Y. Elle adopte une approche **boîte noire**, centrée sur les entrées et sorties observables, indépendamment de toute considération technologique (langage, type logique, fréquence, etc.).

Le cahier des charges indique que le circuit doit pouvoir **communiquer à la fois avec** le système de trame LIN et avec un microcontrôleur. Afin de clarifier les fonctions du système, nous avons choisi de le décomposer en deux sous-blocs principaux :

- un bloc de **réception de trame LIN**, chargé de décoder et de stocker les données reçues ;
- un bloc d'interface microprocesseur, permettant l'échange de données et de signaux de contrôle avec le microcontrôleur.




Figure 8 – Description fonctionnelle du circuit à concevoir

4.1 Interface Microprocesseur

Ce sous-système permet la communication entre le circuit et le microprocesseur. Les signaux décrits ici représentent les **flux d'informations échangés** (données, commandes, synchronisation, validation), sans spécifier leur codage logique ni leur type de signal électrique.





Signal	Sens	Nature	Rôle fonctionnel
D_BUS	Bidirectionnel	Données Bus de transfert de données entre croprocesseur et le circuit	
CS	Entrée	Commande	Sélection du circuit (validation de la communication)
RW	Entrée	Commande	Indique une opération de lecture ou d'écriture
CD	Entrée	Commande	Sélectionne entre registre de commande et registre de données
RESET	Entrée	Commande	Réinitialisation du système
MSG_RECEIVED	Sortie	Indicateur	Signal indiquant la fin de réception d'une trame
CLK	Entrée	Synchronisation	Signal d'horloge du système

4.2 Bloc Réception de Trame LIN

Ce bloc assure le **décodage séquentiel** des trames LIN reçues. Il analyse le flux série provenant du bus LIN et extrait les octets de données en respectant la structure du protocole.

Signal	Sens	Nature	Rôle fonctionnel	
LIN_RX	Entrée	Données	Flux série reçu depuis le bus LIN	
DATA_OUT	Sortie	Données	Octet de données extrait et validé	
VALID	Sortie	Indicateur	Indique la disponibilité d'un nouvel octet reçu	

4.3 Mémoire FIFO

Ce bloc a pour rôle de **stocker temporairement les octets reçus** avant leur transfert vers le microprocesseur. Il fonctionne selon le principe « premier entré, premier sorti ».

Signal	Sens	Nature Rôle fonctionnel	
DATA_IN	Entrée	Données	Octet à mémoriser dans la file FIFO
DATA_OUT	Sortie	Données	Octet extrait de la file FIFO
WRITE_REQ	Entrée	Commande	Requête d'écriture (nouvelle donnée reçue)
READ_REQ	Entrée	Commande Requête de lecture (demande du microprocesseur)	
EMPTY	Sortie	Indicateur	Indique que la FIFO est vide
FULL	Sortie	Indicateur	Indique que la FIFO est pleine

4.4 Registre d'État

Le registre d'état fournit une **synthèse du déroulement de la réception**. Il conserve les informations nécessaires à la supervision ou au diagnostic (erreurs détectées, nombre d'octets reçus, trame complète, etc.).

Signal	Sens	Nature Rôle fonctionnel	
ERR_START	Entrée	Indicateur Erreur sur le bit de début de trame	
ERR_STOP	Entrée	Indicateur	Erreur sur le bit de fin de trame
ERR_SYNC	Entrée	Indicateur Erreur de synchronisation	
BYTE_COUNT	Entrée	Données Nombre d'octets reçus dans la trame	
FRAME_VALID	Entrée	Indicateur Validation de la réception complète	
STATE_OUT	Sortie	Données	Octet d'état global de la réception





5 Description et justification de la structure fonctionnelle

Objectifs

Cette section présente l'organisation fonctionnelle du système et la répartition des rôles entre les différents sous-ensembles. Chaque bloc (réception de trame, mémoire FIFO, registre d'état, interface microprocesseur) est décrit dans sa fonction et ses interactions avec les autres. L'objectif est de montrer comment les fonctionnalités définies lors de la spécification sont structurées logiquement pour répondre au cahier des charges, tout en restant indépendantes de toute technologie d'implémentation.





FIGURE 9 – Représentation fonctionnelle des échanges entre l'émetteur LIN et le système à processeur

À ce stade, le système est structuré autour de deux blocs principaux : l'interface microprocesseur et la réception des trames LIN. Ces deux blocs communiquent via un bloc d'échange chargé d'assurer la cohérence des transferts d'informations et la coordination entre les différents registres internes.



 ${\tt Figure}\ 10-{\tt Structure}\ fonctionnelle\ initiale\ du\ circuit\ après\ introduction\ des\ interfaces$

Le comportement général peut être représenté par un automate de communication illustrant les échanges avec le processeur :








FIGURE 11 – Échanges fonctionnels entre le système et le processeur

Lors de la phase d'analyse, il est apparu que le bloc d'échange microprocesseur pouvait être intégré directement à l'interface microprocesseur. Cette simplification permet de réduire le nombre de signaux intermédiaires et d'améliorer la clarté fonctionnelle du système.




FIGURE 12 – Architecture fonctionnelle optimisée du système de réception de trame LIN

Enfin, deux registres internes ont été ajoutés :

- un registre de stockage des données de trame (FIFO);
- un registre d'état interne (ETAT), contenant les informations de suivi et d'erreur.








Figure 13 - Description fonctionnelle finale du circuit complet

Le schéma global ci-dessus illustre les interactions fonctionnelles entre les différents blocs du système. Les échanges sont exprimés en termes de flux d'informations (données, ordres, signaux de contrôle), sans référence à la nature physique ou logique de ces signaux.

Bloc FIFO

Signal	Sens	Rôle fonctionnel	
Écriture_Octet	Entrée	Déclenche l'enregistrement d'un octet dans la mémoire FIFO.	
Réinitialisation_FIFO	Entrée	Vide la mémoire FIFO et remet à zéro les compteurs internes.	
Lecture_Octet	Entrée	Permet l'accès séquentiel aux données stockées dans la mémoire FIFO.	

Ces signaux assurent la gestion du flux d'informations entre la réception de trame et le microprocesseur. Ils garantissent la synchronisation et la fiabilité du stockage des données reçues, en évitant toute perte ou chevauchement.

Bloc ÉTAT

Signal	Sens Rôle fonctionnel	
Réinitialisation_Compteur	Entrée	Réinitialise le nombre d'octets reçus.
Décrémentation_Compteur Ent		Indique qu'un octet a été lu depuis la FIFO.
Réinitialisation_État	Entrée	Remet à zéro les indicateurs d'état et d'erreur après lecture.

Ces signaux permettent le suivi interne du processus de réception et la gestion des informations d'erreur. Ils facilitent la communication avec le microprocesseur tout en assurant une supervision fiable et indépendante de toute implémentation matérielle.





6 Description et justification de la solution architecturale obtenue pour le circuit

Objectifs

Une fois la description fonctionnelle définie, la conception passe au **niveau architectural** du diagramme en Y. Cette phase vise à transformer la description fonctionnelle en une organisation interne du système : elle introduit les interfaces physiques, identifie les ressources de stockage et de traitement, et établit les principes de commande et de transfert des données.

Cette description reste indépendante de la technologie d'implémentation (langage HDL, logique, FPGA, etc.) mais tient compte des contraintes structurelles et temporelles du système. Elle correspond au niveau Registre-Transfert (RT).

- Introduction et définition des interfaces physiques
- Identification des ressources logiques (registres, compteurs, opérateurs)
- Organisation structurelle du circuit au niveau RT
- Description du comportement séquentiel et des signaux de commande

6.1 Horloge

La gestion de l'horloge constitue un élément fondamental de la synchronisation interne du système.

Le rapport entre la période du bit LIN et celle du processeur est défini par :

$$N = \frac{T_{\rm bit}}{T_{\rm processeur}}$$

Dans notre cas, le cahier des charges spécifie un cycle de lecture/écriture moyen de 100 ns et une vitesse de transmission de 19 200 bit/s, soit :

$$N = \frac{52 \ \mu s}{100 \ ns} = 520$$

Pour notre implémentation, nous choisissons N = 2048, une valeur supérieure qui facilite la synchronisation interne et la gestion des transitions logiques.

6.2 Architecture de la Réception de Trame

Ce bloc correspond à la partie du système chargée de la réception et du décodage des trames LIN.

Signal	Sens	Nature	Rôle fonctionnel
LIN	Entrée	Données	Signal série reçu depuis le bus LIN
SEL_ADR	Entrée	Données	Sélection de l'adresse du composant
DATA_OUT	Sortie	Données	Octet de données reçu
DATA_WR	Sortie	Commande	Validation d'écriture vers la mémoire FIFO
DATA_RST	Sortie	Commande	Réinitialisation des données reçues
ERR_START	Sortie	Indicateur Erreur sur bit de start	
ERR_STOP	Sortie	Indicateur	Erreur sur bit de stop
ERR_SYNC	Sortie	Indicateur	Erreur de synchronisation (Synchro Break)
INC_COUNT	Sortie	Commande	Incrémentation du compteur d'octets reçus
FRAME_VALID	Sortie	Indicateur Trame reçue et validée	
COUNT_RST	Sortie	Commande	Réinitialisation du compteur d'octets





Le bloc de réception repose sur une machine séquentielle structurée en deux sous-parties :

- une **unité opérative** regroupant les registres, compteurs et multiplexeurs;
- une **unité de commande** gérant la séquence d'opérations et les signaux de contrôle.




FIGURE 14 - Organisation séquentielle du bloc de réception de trame

Les principales variables internes assurent la gestion du comptage, du stockage et du décalage des bits reçus :

Variable	Taille (bit)	Opération	Opérateur	Signaux de contrôle
n	$\log_2(N)$	décrémentation, initialisation à $N-1$ ou $N/2$	décompteur, Mux	n_Load, n_En, n_select
NbTbit	4	décrémentation, initialisation à 13 ou 8	décompteur, Mux	NBTbit_Load, NBTbit_en, NBTbit_select
Identifier	8	sauvegarde	registre 8 bits	Identifier_en
OctetsReçus	8 décalage bit à bit		registre à décalage	OctetReçu_en
NbDataField	DataField 3 décrémentation, initialisation à 1, 3 ou 7		décompteur, décodeur	NBdatafield_en, NBdatafield_load




FIGURE 15 – Structure opérative du bloc de réception de trame

La partie commande est implémentée sous forme d'un **automate séquentiel**, représentant les différents états de réception d'une trame LIN.






FIGURE 16 – Automate de réception de trame LIN

Description de l'automate

L'automate décrit la séquence d'opérations depuis l'attente du signal de début jusqu'à la validation de la trame complète. Il gère successivement les phases suivantes :

- Attente et détection de break de synchronisation
- Réception du champ de synchronisation





- Réception de l'identifiant et des données
- Vérification du checksum et validation de la trame

Les erreurs de synchronisation ou de bits sont détectées via des indicateurs spécifiques (erreurs de start, stop, ou synchro). Ce fonctionnement correspond à une **machine de Mealy**, dans laquelle les sorties dépendent à la fois des états internes et des entrées instantanées.




FIGURE 17 - Machine de Mealy - Unité de commande de réception de trame

6.3 Architecture de l'Interface Microprocesseur

Ce bloc gère les échanges entre le microprocesseur et les registres internes du système. Il coordonne la lecture et l'écriture des données, ainsi que la signalisation de fin de réception.

Signal	Sens	Nature	Rôle fonctionnel
D_BUS	Bidirectionnel	Données	Bus de communication principal
CS	Entrée	Commande	Sélection du circuit
RW	Entrée	Commande	Lecture ou écriture
CD	Entrée	Commande	Sélection entre commande et données
RESET	Entrée	Commande	Réinitialisation du système
FRAME_RECEIVED	Sortie	Indicateur	Signal de fin de réception
CLK	Entrée	Synchronisation	Horloge du système
STATE_IN	Entrée	Données	État interne du système
DEC_COUNT	Sortie	Commande	Décrémentation du compteur FIFO
$STATE_RST$	Sortie	Commande	Réinitialisation de l'état
DATA_IN	Entrée	Données	Donnée issue de la FIFO
DATA_SEL	Sortie	Commande	Sélection du type de donnée affichée




FIGURE 18 - Structure opérative de l'interface microprocesseur





L'unité de commande correspondante est également décrite par un automate de type Mealy :




FIGURE 19 - Machine de Mealy - Interface microprocesseur

6.4 Architecture de la Mémoire FIFO

La FIFO assure le stockage temporaire des octets reçus. Étant de complexité limitée, elle est décrite directement sous forme structurelle.

Signal	Sens	Nature	Rôle fonctionnel
DATA_IN	Entrée	Données	Données reçues à stocker
WRITE	Entrée	Commande	Validation d'écriture
RESET	Entrée	Commande	Réinitialisation du contenu
DATA_OUT	Sortie	Données	Données lues
READ	Entrée	Commande	Validation de lecture





FIGURE 20 – Implémentation structurelle de la mémoire FIFO





6.5 Implémentation du Registre d'État

Le registre d'état regroupe les informations relatives aux erreurs, au nombre d'octets reçus et à la validation des trames.



(a) Mémorisation des erreurs détectées

(b) Comptage des octets reçus

FIGURE 21 – Implémentation structurelle du registre d'état au niveau RT





7 Présentation du fonctionnement des fonctions

7.1 Interface MicroProcesseur

Dans cette partie, nous avons initié une séance de travaux pratiques pour nous familiariser avec le logiciel HDL Designer. Le programme «Interface Microprocesseur», préalablement implémenté par les enseignants, respecte strictement les données présentées dans le TD et développées dans les sections précédentes du rapport. Nous allons l'étudier en détail afin de démontrer sa correspondance avec le modèle théorique.

Pour rappel, l'interface Microprocesseur a été conçue selon une machine séquentielle, tandis que la partie commande a été développée sur le modèle d'une machine de Mealy. Le code présenté respecte rigoureusement la structure des blocs : réseau combinatoire d'entrée, réseau combinatoire de sortie et registres correspondant à la machine à états.

7.1.1 Synchronisation des Entrées

```
InputProc_Synchro : PROCESS(H, nRST)
  BEGIN
    IF (nRST='0') THEN
       nCS_Synchro <= '1';</pre>
       RnW_Synchro <= '1';</pre>
       CnD_Synchro <= '1';</pre>
       D07_Synchro <= (others => '0');
    ELSIF (H'EVENT AND H='1') THEN
       nCS_Synchro <= nCS;</pre>
       RnW_Synchro <= RnW;</pre>
       CnD_Synchro <= CnD;</pre>
       D07_Synchro <= D07;
12
    END IF;
13
  END PROCESS InputProc_Synchro;
```

Listing 1 – Reseau Cominatoire d'entrée

Ce bloc VHDL gère la synchronisation des signaux provenant du microprocesseur. Le processus InputProc_Synchro lit les signaux d'entrée à chaque front montant de l'horloge H et les initialise lors de la mise à zéro nRST. Les signaux synchronisés (nCS_Synchro, RnW_Synchro, CnD_Synchro, D07_Synchro) sont ensuite utilisés par le reste de l'interface.

7.1.2 Réseau Combinatoire de Sortie





```
D07 <= OctetLu;
13
         IF (nCS_Synchro='1') THEN
14
           DecNbOctet <= '1';</pre>
         END IF;
       WHEN LectureEtat =>
17
         D07 <= EtatLu;
         IF (nCS_Synchro='1') THEN
           EtatLu_RST <= '1';</pre>
20
         END IF:
       WHEN EcritureFiltre =>
22
       END CASE;
23
  END PROCESS OutputProc_Comb;
```

Listing 2 – Reseau Cominatoire de Sortie

Le processus OutputProc_Comb contrôle la sortie des données et des états vers le microprocesseur. Il met à jour les signaux D07, OctetLu_RD, EtatLu_RST, DecNbOctet en fonction de l'état courant de la machine et des signaux synchronisés d'entrée. La logique combinatoire assure la correspondance entre les actions de lecture/écriture et l'état de la machine.

7.1.3 Réseau Combinatoire d'Entrée

```
ClockedProc : PROCESS(H, nRST)
  BEGIN
    IF (nRST='0') THEN
       EtatCourant <= Attente;</pre>
    ELSIF (H'EVENT AND H='1') THEN
       EtatCourant <= EtatSuivant;</pre>
    END IF;
  END PROCESS ClockedProc;
  NextStateProc : PROCESS(nCS_Synchro, CnD_Synchro, RnW_Synchro,
      EtatCourant)
  BEGIN
    EtatSuivant <= EtatCourant;</pre>
    CASE EtatCourant IS
    WHEN Attente =>
14
       IF (nCS_Synchro='0' AND CnD_Synchro='0' AND RnW_Synchro='1') THEN
         EtatSuivant <= LectureData;</pre>
17
       ELSIF (nCS_Synchro='0' AND CnD_Synchro='1' AND RnW_Synchro='1') THEN
18
         EtatSuivant <= LectureEtat;</pre>
19
       ELSIF (nCS_Synchro='0' AND CnD_Synchro='0' AND RnW_Synchro='0') THEN
20
         EtatSuivant <= EcritureFiltre;</pre>
21
       ELSE
         EtatSuivant <= Attente;</pre>
       END IF;
23
       WHEN LectureData =>
24
         IF (nCS_Synchro='1') THEN
25
           EtatSuivant <= Attente;</pre>
26
         ELSE
27
           EtatSuivant <= LectureData;</pre>
28
29
         END IF;
       WHEN LectureEtat =>
31
         IF (nCS_Synchro='1') THEN
32
           EtatSuivant <= Attente;</pre>
         ELSE
33
           EtatSuivant <= LectureEtat;</pre>
```





```
END IF:
35
       WHEN EcritureFiltre =>
36
         IF (nCS_Synchro='1') THEN
            EtatSuivant <= Attente;</pre>
38
         ELSE
39
           EtatSuivant <= EcritureFiltre;</pre>
40
         END IF:
41
    END CASE:
42
  END PROCESS NextStateProc;
```

Listing 3 - Registres

Les processus ClockedProc et NextStateProc implémentent la machine séquentielle. ClockedProc met à jour l'état courant à chaque front montant de l'horloge et réinitialise l'état au démarrage. NextStateProc définit l'état suivant selon les conditions des signaux d'entrée et l'état courant, en suivant la logique de la machine de Mealy.

7.1.4 Réseau Synchronisé de Sortie

```
OutputProc_Synchro : PROCESS(H, nCLR)
  BEGIN
    IF (nCLR='0') THEN
      SelAdr <= (others => '0');
    ELSIF (H'EVENT AND H='1') THEN
      CASE EtatCourant IS
      WHEN EcritureFiltre =>
        IF (nCS_Synchro='1') THEN
          SelAdr <= D07_Synchro;</pre>
        END IF;
      WHEN OTHERS =>
      END CASE;
12
    END IF;
  END PROCESS OutputProc_Synchro;
  M_Received <= EtatLu(4);</pre>
```

Listing 4 – Reseau Synchronisé de Sortie

Le processus OutputProc_Synchro synchronise la sélection d'adresse SelAdr avec l'horloge H. Il est actif principalement pendant l'état EcritureFiltre, assurant que les données de l'entrée DO7_Synchro sont correctement mémorisées. Le signal M_Received est également mis à jour pour refléter l'état du bit correspondant.

7.2 Interface de Réception LIN

L'interface de réception LIN a été étudiée sous la forme d'une machine séquentielle, composée d'une partie opérative et d'une partie commande. La partie opérative est développée sous la forme d'un schéma fonctionnel comprenant différents blocs tels que des multiplexeurs et des compteurs/décompteurs. La partie commande, quant à elle, a été modélisée sous la forme d'un automate, traduit en machine de Moore, puis implémenté en VHDL.

Voici un tableau recapitulant les entrées et les sorties du bloc Repetion LIN complet :





Signaux	Mode	Type	Description
LIN	IN	STD_LOGIC	Bus de données d'entrée
SelAdr	IN	STD_LOGIC_VECTOR(7 DOWNTO 0)	Sélection Adrress Composant
OctetRecu	OUT	STD_LOGIC_VECTOR(7 DOWNTO 0)	Bus de données de sortie
$OctetRecu_WR$	OUT	STD_LOGIC	Read / Write opération
$OctetRecu_RST$	OUT	STD_LOGIC	Réinitialisation des données
			reçues
Erreur_Start	OUT	STD_LOGIC	Bit d'erreur de Start
Erreur_Stop	OUT	STD_LOGIC	Bit d'erreur de Stop
Erreur_SynchroBreak	OUT	STD_LOGIC	Bit d'erreur de Synchro Break
IncNbOctet	OUT	STD_LOGIC	Flag de reception pour lecture
$MessageReceived_SET$	OUT	STD_LOGIC	Indicateur de trame reçue
$NbOctetRecu_RST$	OUT	STD_LOGIC	Réinitialisation du compteur
			d'octets

7.2.1 Partie opérative

La partie opérative, déjà définie dans la section Description de la solution architecturale, a été reprise sous forme de blocs fonctionnels. Il a simplement été nécessaire de reproduire le schéma global dans HDL Designer, afin d'assurer la cohérence entre la conception théorique et la modélisation pratique.

Le schéma correspondant est présenté ci-dessous :

Voici aussi le tableau des entrées et sorties de la partie opérative :





Signaux	Mode	Туре	Description
Н	IN	STD_LOGIC	Horloge principale du système.
Identifier	IN	STD_LOGIC_VECTOR(7 DOWNTO 0)	Identifiant du message reçu à comparer avec l'adresse sélectionnée.
LinSynchro	IN	STD_LOGIC	Signal de synchronisation de trame LIN.
NbTbit0	IN	STD_LOGIC	Bit de configuration du nombre de bits de trame.
NbDataField_0	IN	STD_LOGIC	Bit de configuration du nombre d'octets de données dans le champ Data.
SelAdr	IN	STD_LOGIC_VECTOR(7 DOWNTO 0)	Sélection de l'adresse du composant (comparée à Identifier).
nCLR	IN	STD_LOGIC	Signal de réinitialisation asynchrone active à l'état bas.
n_0	IN	STD_LOGIC	Signal de contrôle interne (sélection ou validation).
$Error_Start$	OUT	STD_LOGIC	Bit d'erreur sur le champ Start.
Error_Stop	OUT	STD_LOGIC	Bit d'erreur sur le champ Stop.
Error_Synchro	OUT	STD_LOGIC	Bit d'erreur de synchronisation (Synchro Break).
Identifieur_en	OUT	STD_LOGIC	Validation de l'identifiant reçu.
IncNbOctet	OUT	STD_LOGIC	Incrémentation du compteur d'octets reçus.
MessageReceiveSet	OUT	STD_LOGIC	Indique qu'une trame complète a été reçue.
NbDataField_EN	OUT	STD_LOGIC	Activation du champ de données (Data Field).
NbDataField_load	OUT	STD_LOGIC	Chargement du nombre d'octets de données.
NbOctetRecu_RST	OUT	STD_LOGIC	Réinitialisation du compteur d'octets reçus.
OctetRecu_RST	OUT	STD_LOGIC	Réinitialisation du registre d'octet reçu.
$OctetRecu_WR$	OUT	STD_LOGIC	Signal d'écriture de l'octet reçu.
OctetRecu_en	OUT	STD_LOGIC	Validation du registre d'octet reçu.
n_Tbit_Load	OUT	STD_LOGIC	Chargement du registre associé au Tbit.
n_{-} Tbit_en	OUT	STD_LOGIC	Activation du registre Tbit.
n_Tbit_select	OUT	STD_LOGIC	Sélection de la source ou mode du Tbit.
n_en	OUT	STD_LOGIC	Activation du signal ou compteur "n".
n_load	OUT	STD_LOGIC	Chargement de la valeur "n".
n_select	OUT	STD_LOGIC	Sélection de la source du signal "n".





7.2.2 Partie Commande

La partie commande consiste principalement à **traduire l'automate** présenté en figure ?? en **code VHDL**. Cette étape reste relativement simple, car elle repose sur la création de **trois** processus principaux :

- 1. Le réseau combinatoire d'entrée, chargé de déterminer les états futurs de l'automate en fonction des états présents et des signaux d'entrée.
- 2. Le réseau de registres, synchronisé sur l'horloge, permettant de mémoriser les états et d'assurer la transition entre les états présents et les états futurs.
- 3. Le réseau combinatoire de sortie, qui met à jour les signaux de sortie en fonction de l'état courant de l'automate.

Voici le code suivant qui permet de traduire l'automate :

```
-- Etat de la machine
type CFM is (

R_BRK_O, R_BRK_1, -- Reception Break
SYN_A, SYN_RST, SYN_RD, SYN_RSP, -- Synchro
IDN_A, IDN_RST, IDN_RD, IDN_RSP, -- Identifier
DAT_A, DAT_RST, DAT_RD, DAT_RSP, -- Datafield
CHK_A, CHK_RST, CHK_RD, CHK_RSP, -- Checksum
REPOS -- Repos

);
```

Listing 5 – Declaration des états

Dans une première étape, nous déclarons les différents états de l'automate sous la forme d'un type énuméré nommé CFM. Chaque état correspond à une étape spécifique du processus de réception LIN, facilitant ainsi la gestion des transitions et des actions associées à chaque état.

```
-- Register

CFM_Register: process(H, nCLR)

begin

if nCLR = '0' then

P_CFM <= REPOS;

elsif rising_edge(H) then

P_CFM <= N_CFM;

end if;

end process CFM_Register;
```

Listing 6 – Registres Reception Trame

Dans ce code nous retrouvons la clock qui permet de synchroniser les états de l'automate avec le signal d'horloge H. Le changement d'état se fait au front montant de l'horloge. Le reset asynchrone nCLR permet de remettre l'automate dans son état initial





```
if LinSynchro = '0' then
                    N_CFM <= R_BRK_0;</pre>
                end if;
11
           when R_BRK_O => -- Synchro Break O
                if NbTbit_0 = '1' AND LinSynchro = '1' then
13
                    N_CFM <= R_BRK_1;</pre>
14
                elsif NbTbit_0 = '0' AND LinSynchro = '1' then
                    N_CFM <= REPOS;</pre>
                elsif n_0 = '0' AND LinSynchro = '0' AND NbTbit_0 = '0' then
17
                    N_CFM <= R_BRK_0;</pre>
18
                elsif NbTbit_0 = '0' AND LinSynchro = '0' AND n_0 = '1' then
19
20
                    N_CFM <= R_BRK_0;</pre>
                end if;
           when R_BRK_1 => -- Synchro Break 1
                if n_0 = '1' AND LinSynchro = '1' then
                    N_CFM <= SYN_A;</pre>
24
                elsif n_0 = '0' AND LinSynchro = '0' then
25
                    N_CFM <= REPOS;</pre>
26
                elsif n_0 = 0, then
                    N_CFM <= R_BRK_1;</pre>
28
                end if;
29
           when SYN_A => -- Attente bit Start Synchronisation
30
                if LinSynchro = '0' then
31
32
                    N_CFM <= SYN_RST;</pre>
33
                end if;
           when SYN_RST => -- Reception Start Synchronisation
34
                if n_0 = '0' AND LinSynchro = '0' then
35
                    N_CFM <= SYN_RD;</pre>
36
                elsif n_0 = '0' AND LinSynchro = '1' then
37
                    N_CFM <= REPOS;</pre>
38
                elsif n_0 = 0, then
39
                    N_CFM <= SYN_RST;</pre>
40
                end if;
41
           when SYN_RD => -- Reception Data Synchronisation
                if NbTbit_0 = '1' then
                    N_CFM <= SYN_RSP;</pre>
45
                elsif n_0 = '1' AND NbTbit_0 = '0' then
46
                    N_CFM <= SYN_RD;</pre>
                elsif n_0 = 0, then
47
                    N_CFM <= SYN_RD;</pre>
48
                end if;
49
           when SYN_RSP \Rightarrow -- Reception bit Stop Synchronisation
50
                if n_0 = '1' AND LinSynchro = '1' then
51
                    N_CFM <= IDN_A;</pre>
52
                elsif n_0 = '0' AND NbTbit_0 = '0' then
53
                    N_CFM <= REPOS;</pre>
54
                elsif n_0 = 0, then
55
                    N_CFM <= SYN_RSP;</pre>
56
                end if;
57
           when IDN_A => -- Attente bit Start Identifier
58
                if LinSynchro = '0' then
59
                    N_CFM <= IDN_RST;</pre>
60
                end if;
61
           when IDN_RST => -- Reception bit Start Identifier
62
                if n_0 = '1' AND LinSynchro = '0' then
63
                    N_CFM <= IDN_RD;</pre>
                elsif n_0 = '1' AND LinSynchro = '1' then
```





```
N_CFM <= REPOS;</pre>
66
                 elsif n_0 = '0' AND LinSynchro = '0' then
67
                     N_CFM <= IDN_RST;</pre>
68
                 end if;
            when IDN_RD => -- Reception Data Identifier
70
                if NbTbit_0 = '1' AND n_0 = '1' then
71
                     N_CFM <= IDN_RSP;</pre>
72
                 elsif n_0 = 0, then
73
                     N_CFM <= IDN_RD;</pre>
74
                 elsif n_0 = '1' AND NbTbit_0 = '0' then
75
                     N_CFM <= IDN_RD;</pre>
76
                end if;
77
            when IDN_RSP => -- Reception bit Stop Identifier
                if n_0 = '1' AND LinSynchro = '1' then
                     N_CFM <= DAT_A;</pre>
                 elsif n_0 = '1' AND LinSynchro = '0' then
81
                     N_CFM <= REPOS;</pre>
82
                 elsif n_0 = '0' AND LinSynchro = '1' then
83
                     N_CFM <= IDN_RSP;</pre>
84
                end if;
85
            when DAT_A => -- Attente bit Start Datafield
86
87
                if LinSynchro = '0' then
88
                     N_CFM <= DAT_RST;</pre>
89
                end if;
            when DAT_RST => -- Reception bit Start Datafield
                if n_0 = '1' AND LinSynchro = '0' then
91
                     N_CFM <= DAT_RD;</pre>
92
                 elsif n_0 = '1' AND LinSynchro = '1' then
93
                     N_CFM <= REPOS;</pre>
94
                 elsif n_0 = '0' AND LinSynchro = '0' then
95
                     N_CFM <= DAT_RST;</pre>
96
                end if;
97
            when DAT_RD => -- Reception bit Data Datafield
98
                if NbTbit_0 = '1' AND LinSynchro = '1' then
                     N_CFM <= DAT_RSP;</pre>
                 elsif n_0 = '1' AND NbTbit_0 = '0' then
                     N_CFM <= DAT_RD;</pre>
                elsif n_0 = 0, then
103
                     N_CFM <= DAT_RD;</pre>
104
                 end if;
            when DAT_RSP => -- Reception bit Stop Datafield
106
                 if n_0 = '0' AND NbDataField_0 = '1' AND LinSynchro = '1'
                     N_CFM <= CHK_A;</pre>
108
                 elsif NbDataField_0 = '0' AND n_0 = '1'AND LinSynchro = '1'
                     N_CFM <= DAT_A;</pre>
                 elsif n_0 = '1' AND LinSynchro = '0' then
                     N_CFM <= REPOS;</pre>
112
                 elsif n_0 = '0' AND LinSynchro = '1'then
113
                     N_CFM <= DAT_RSP;</pre>
114
                end if;
            when CHK_A => -- Attente bit Start Checksum
                if LinSynchro = '0' then
117
                     N_CFM <= CHK_RST;</pre>
118
                 end if;
119
            when CHK_RST => -- Reception bit Start Checksum
```





```
if n_0 = '1' AND LinSynchro = '0' then
121
                     N_CFM <= CHK_RD;</pre>
                elsif n_0 = '1' AND LinSynchro = '1' then
123
                     N_CFM <= REPOS;</pre>
          elsif n_0 = '0' AND LinSynchro = '0' then
125
                     N_CFM <= CHK_RST;</pre>
126
                end if;
            when CHK_RD => -- Reception bit Data Checksum
128
                if NbTbit_0 = '1' AND LinSynchro = '1' then
129
                     N_CFM <= CHK_RSP;</pre>
130
                elsif n_0 = '1' AND NbTbit_0 = '0' then
                     N_CFM <= CHK_RD;</pre>
                elsif n_0 = 0, then
133
                     N_CFM <= CHK_RD;</pre>
                end if;
            when CHK_RSP => -- Reception bit Stop Checksum
                if n_0 = '1' AND LinSynchro = '1' AND Identifier = SelAdr
                     N_CFM <= REPOS; -- Fin de Trame Complete
138
                elsif n_0 = '1' AND LinSynchro = '1' AND Identifier /=
139
                    SelAdr then
                     N_CFM <= REPOS;</pre>
140
                elsif n_0 = '0' AND LinSynchro = '0' then
142
                     N_CFM <= REPOS;</pre>
                elsif n_0 = '0' AND LinSynchro = '1' then
                     N_CFM <= CHK_RSP;</pre>
144
                end if;
145
       end case;
146
147
   end process CFM_RCE;
```

Listing 7 – Réseau Combinatoire d'Entrée Reception Trame

Ce code VHDL traduit l'automate de réception LIN en utilisant un processus combinatoire nommé CFM_RCE. Il détermine l'état suivant (N_CFM) en fonction de l'état actuel (P_CFM) et des signaux d'entrée tels que LinSynchro, NbTbit_0, Identifier, etc. Chaque état de l'automate est représenté par une branche dans la structure CASE, avec des conditions spécifiques pour les transitions entre états.

```
-- Reseau Combinatoire de Sortie
  CFM_RES : process(P_CFM, H, Identifier, LinSynchro, NbTbit_0,
     NbDataField_0, SelAdr, nCLR, n_0)
  begin
     - Valeurs par defaut
    Error_Start
                    <= '0';
                      <= '0';
    Error_Stop
                      <= '0';
    Error_Synchro
                      <= '0';
    Identifieur_en
                       <= '0';
    IncNbOctet
    MessageReceiveSet <= '0';</pre>
    NbDataField_EN
                       <= '0';
    NbDataField_load <= '0';</pre>
    NbOcyeyRecu_RST
                      <= '0';
    OctetRecu_RST
                      <= '0';
14
15
    OctetRecu_WR
                      <= '0';
    OctetRecu_en
                      <= '0';
    n_Tbit_Load
                 <= '0';
```





```
n_Tbit_en <= '0';
18
                       <= '0';
    n_Tbit_select
19
                       <= '0';
    n_en
20
                       <= '0';
21
    n_load
                       <= '0';
22
    n_select
23
    case P_CFM is
24
     when REPOS => -- Attente
25
        if LinSynchro = '0' then
26
         n_select <= '0';
n_load <= '1';
27
28
                          <= '1';
29
         n_en
         n_Tbit_select <= '0';
         n_Tbit_en <= '1';
          n_Tbit_Load <= '1';
        end if;
33
34
      when R_BRK_0 => -- Synchro Break 0
35
        if NbTbit_0 = '1' and LinSynchro = '1' then
36
          n_select <= '0';</pre>
37
          n_en <= '1';
n_load <= '1';
          n_en
38
39
         elsif NbTbit_0 = '0' and LinSynchro = '1' then
40
          Error_Synchro <= '1';</pre>
41
         elsif NbTbit_0 = '0' and LinSynchro = '0' and n_0 = '1' then
42
          n_Tbit_en <= '1';
43
          n_select <= '0';</pre>
44
          n_load <= '1';
n_en <= '1';
45
          n_en
46
         elsif n_0 = '0' AND LinSynchro = '0' AND NbTbit_0 = '0' then
47
           n_en <= '1';
48
        end if;
49
50
      when R_BRK_1 => -- Synchro Break 1
         if n_0 = '1' and LinSynchro = '0' then
           -- Nothing
         elsif n_0 = 0, and LinSynchro = 0, then
54
          Error_Synchro <= '1';</pre>
55
         elsif n_0 = 0, then
56
          n_en <= '1';
57
        end if;
58
59
      when SYN_A => -- Attente bit Start Synchronisation
60
           if LinSynchro = '0' then
61
               n_select <= '0';
n_load <= '1';
n_en <= '1'
62
63
                          <= '1';
64
               n_en
           end if;
65
66
      when SYN_RST => -- Reception Start Synchronisation
67
          if n_0 = '0' AND LinSynchro = '0' then
68
                              <= '1'; -- passage de fin de front a milieu
               n_select
69
                   bit
               n_load
                              <= '1';
70
                               <= '1';
71
               n_Tbit_select <= '1';</pre>
               n_Tbit_en <= '1';
```





```
n_Tbit_Load <= '1';</pre>
74
           elsif n_0 = '0' AND LinSynchro = '1' then
75
                           <= '1';
               Error_Start
76
           elsif n_0 = 0, then
77
                              <= '1':
              n_en
78
          end if:
79
80
      when SYN_RD => -- Reception Data Synchronisation
81
          if NbTbit_0 = '1' then
82
                            <= '0':
83
              n_select
                             <= '1':
84
              n_load
                              <= '1';
85
              n_en
           elsif n_0 = '1' AND NbTbit_0 = '0' then
              n_select <= '0';
                              <= '1';
              n_load
                              <= '1';
89
              n_en
                              <= '1';
              n_Tbit_en
90
               OctetRecu_en
                              <= '1';
91
          elsif n_0 = 0, then
92
              n_en
                              <= '1';
93
          end if;
94
95
96
      when SYN_RSP => -- Reception bit Stop Synchronisation
          if n_0 = '1' AND LinSynchro = '1' then
97
               OctetRecu_WR <= '1';</pre>
                              <= '1';
99
               n_select
                              <= '1';
              n_load
100
                              <= '1';
              n_en
          elsif n_0 = '0' AND NbTbit_0 = '0' then
              Error_Stop
                             <= '1';
           elsif n_0 = 0, then
104
                              <= '1';
              n_en
           end if;
106
      when IDN_A => -- Attente bit Start Identifier
          if LinSynchro = '0' then
110
              n_select
                           <= '0';
                              <= '1';
               n_load
                              <= '1';
              n_en
          end if;
114
      when IDN_RST => -- Reception bit Start Identifier
          if n_0 = '1' AND LinSynchro = '0' then
116
               n_select
                          <= '0';
                              <= '1';
              n_load
118
                              <= '1';
              n_en
              n_Tbit_select <= '1';</pre>
120
              n_Tbit_Load <= '1';
                            <= '1';
              n_Tbit_en
          elsif n_0 = '1' AND LinSynchro = '1' then
                             <= '1';
              Error_Start
           elsif n_0 = '0' AND LinSynchro = '0' then
125
                              <= '1';
              n_en
126
          end if;
127
128
      when IDN_RD => -- Reception Data Identifier
       if NbTbit_0 = '1' AND n_0 = '1' then
```





```
n_select <= '0';</pre>
                               <= '1';
               n_load
                               <= '1';
               n_en
133
         OctetRecu_en <= '1';
134
           elsif n_0 = 0, then
135
                               <= '1';
136
               n_en
           elsif n_0 = '1' AND NbTbit_0 = '0' then
137
         n_select <= '0';</pre>
138
         n_load
                        <= '1';
139
                             <= '1';
140
              n_en
         n_Tbit_en <= '1';
141
               OctetRecu_en <= '1';
142
           end if;
       when IDN_RSP => -- Reception bit Stop Identifier
145
           if n_0 = '1' AND LinSynchro = '1' then
146
               OctetRecu_en <= '1';</pre>
147
               NbDataField_EN <= '1';</pre>
148
               Identifieur_en <= '1';</pre>
149
               NbDataField_load <= '1';</pre>
           elsif n_0 = '0' AND LinSynchro = '0' then
               Error_Stop
                            <= '1';
           elsif n_0 = '0' AND LinSynchro = '1' then
               n_select <= '0';</pre>
                               <= '0';
               n_load
                               <= '1';
156
               n en
           end if;
157
158
       when DAT_A => -- Attente bit Start Datafield
           if LinSynchro = '0' then
160
                            <= '0';
               n_select
161
                             <= '1';
               n_load
162
                              <= '1';
               n_en
163
           end if;
       when DAT_RST => -- Reception bit Start Datafield
           if n_0 = '1' AND LinSynchro = '0' then
167
               n_select <= '0';</pre>
168
                               <= '1';
               n_load
169
                               <= '1';
               n_en
               n_Tbit_select <= '1';</pre>
               n_Tbit_Load <= '1';
n_Tbit_en <= '1';</pre>
173
           elsif n_0 = '1' AND LinSynchro = '1' then
174
                            <= '1';
               Error_Start
           elsif n_0 = '0' AND LinSynchro = '0' then
                              <= '1';
177
               n_en
           end if;
178
179
       when DAT_RD => -- Reception bit Data Datafield
180
           if NbTbit_0 = '1' AND LinSynchro = '1' then
181
                             <= '0';
               n_select
182
                              <= '1';
               n_load
183
                               <= '1';
               n_en
184
               OctetRecu_en <= '1';
185
           elsif n_0 = 0, then
             n_en <= '1';
```





```
elsif n_0 = '1' AND NbTbit_0 = '0' then
                         <= '0';
               n_select
                              <= '1';
               n_load
                              <= '1';
191
               n_en
                           <= '1';
               n_Tbit_en
192
               OctetRecu_en <= '1';</pre>
193
           end if:
194
195
       when DAT_RSP => -- Reception bit Stop Datafield
196
           if n_0 = '0' AND NbDataField_0 = '1' AND LinSynchro = '1' then
197
                OctetRecu_WR <= '1';</pre>
198
                               <= '0';
199
                n_select
                                <= '1':
                n_load
                                <= '1';
                n_en
                               <= '1';
                IncNbOctet
             elsif NbDataField_0 = '0' AND n_0 = '1'AND LinSynchro = '1'
                then
                OctetRecu_WR <= '1';</pre>
204
                NbDataField_EN <= '1';</pre>
205
                n_select
                               <= '0';
206
                n_load
                                <= '1':
207
                                <= '1';
208
                n_en
                                <= '1';
                IncNbOctet
             elsif n_0 = '1' AND LinSynchro = '0' then
                              <= '1';
211
               Error_Stop
           elsif n_0 = '0' AND LinSynchro = '1'then
212
                                <= '1';
                n_en
213
           end if;
214
       when CHK_A => -- Attente bit Start Checksum
           if LinSynchro = '0' then
217
                             <= '0';
               n_select
218
                             <= '1';
               n_load
219
               n_en
                              <= '1';
           end if;
       when CHK_RST => -- Reception bit Start Checksum
           if n_0 = '1' AND LinSynchro = '0' then
224
                   n_select <= '0';
                                   <= '1';
                   n_load
226
                                   <= '1';
                   n_en
                   n_Tbit_select <= '1';</pre>
228
           elsif n_0 = '1' AND LinSynchro = '1' then
229
                   Error_Start <= '1';</pre>
230
           elsif n_0 = '0' AND LinSynchro = '0' then
231
                                   <= '1';
                   n_en
232
         end if;
233
234
       when CHK_RD => -- Reception bit Data Checksum
235
           if NbTbit_0 = '1' AND LinSynchro = '1' then
236
                                  <= '0';
                   n_select
                   n_load
                                   <= '1';
238
                                   <= '1';
239
                   n en
           elsif n_0 = '1' AND NbTbit_0 = '0' then
240
                                   <= '1';
241
                  n_en
           elsif n_0 = 0, then
             n_Tbit_en <= '1';
```





```
<= '0';
                    n_select
244
                                     <= '1';
                    n_load
                                     <= '1';
                    n_en
246
                                     <= '1';
                    OctetRecu_en
247
                                        <= '1':
                    Identifieur_en
248
                    NbDataField_load <= '1';</pre>
                                        <= '1';
                    NbDataField_EN
250
         end if:
       when CHK_RSP => -- Reception bit Stop Checksum
253
           if n_0 = '0' AND LinSynchro = '1' AND Identifier = SelAdr then
254
                MessageReceiveSet <= '1';</pre>
                NbOcyeyRecu_RST
                                    <= '1';
            elsif n_0 = '0' AND LinSynchro = '1' AND Identifier /= SelAdr
                then
                MessageReceiveSet <= '1';</pre>
                NbOcyeyRecu_RST
                                   <= '1';
            elsif n_0 = '0' AND LinSynchro = '0' then
260
                Error_Stop
                                <= '1';
261
            elsif n_0 = 0, then
262
                n_en
263
            end if;
264
       when others =>
260
          -- Sec
         null:
     end case;
269
   end process CFM_RES;
```

Listing 8 – Réseau Combinatoire de Sortie Reception Trame

Ce code VHDL implémente le réseau combinatoire de sortie (CFM_RES) pour l'automate de réception LIN. Il met à jour les signaux de sortie tels que Error_Start, Error_Stop, OctetRecu_WR, etc., en fonction de l'état actuel (P_CFM) et des signaux d'entrée. Chaque état de l'automate est géré dans une structure CASE, avec des conditions spécifiques pour définir les actions à entreprendre dans chaque état. Des valeurs par défaut sont également définies au début du processus pour éviter des comportements indésirlés.

Une fois ces processus implémentés, il nous reste qu'a les assemblés pour ne formé qu'une machine Complete.

Le schéma complet de l'interface de réception LIN est présenté ci-dessus, illustrant l'intégration des différentes parties opératives et commandes (Répresentant la machine séquentielle).

7.3 FIFO

La mémoire FIFO (First In, First Out) a été conçue pour stocker temporairement les données reçues via l'interface LIN avant leur traitement ultérieur. Elle est structurée autour d'un composant clef, la FIFO. Cette section à été réaliser sur un schéma blocs, en reprenant les concepts vus en cours.





7.4 Etat Interne

Etat interne est un composant VHDL qui gère les états internes du système de réception LIN. Le système à été conçu pour suivre et contrôler les différentes étapes du processus de réception des trames LIN. L'Objectifs étant d'additionner des fonctionnalités de contrôle et de gestion des états internes pour ne formé qu'une seul trame.

Ce systeme à lui aussi été conçu sous la forme d'un schéma bloc, reprenant les concepts vus en cours. Avec des bascules D, des compteurs et l'ajout de OR pour gérer les RESET.





8 Simulation des fonctions

8.1 Interface Microprocesseur

Dans cette section, nous présentons la simulation du bloc *Interface Microprocesseur* et l'analyse des chronogrammes obtenus. La simulation a été réalisée à l'aide d'un *testbench*, implémenté sous la forme d'un bloc nommé <code>EnvTest_InterfaceMicroprocesseur</code>, connecté au composant <code>InterfaceMicroprocesseur</code>. L'objectif est de vérifier la conformité du fonctionnement par rapport à l'automate décrit dans la section *Architecture*.




FIGURE 22 - Chronogramme de simulation de l'Interface Microprocesseur

Le testbench (fourni en annexe) a pour rôle de reproduire l'environnement dans lequel le composant est amené à fonctionner. Il émule le comportement d'un microprocesseur en générant automatiquement les stimuli nécessaires à la validation du bloc testé.

8.1.1 Déclarations et signaux

Le testbench commence par la déclaration des librairies IEEE, nécessaires à la manipulation des types logiques et des vecteurs binaires. Les principaux signaux utilisés sont :

- CnD, RnW, nCS, nRST, H : lignes de contrôle classiques d'une interface microprocesseur (commande/données, lecture/écriture, sélection du composant, reset, horloge),
- OctetLu, EtatLu, SelAdr, D07 : bus de données et d'adresses sur 8 bits,
- DecNbOctet, EtatLu_RST, M_Received, OctetLu_RD: signaux internes utilisés pour la communication avec le composant testé.

8.1.2 Instanciation du composant testé

Le composant InterfaceMicroprocesseur est instancié dans l'architecture de simulation. Il est relié à l'ensemble des signaux déclarés, permettant ainsi l'observation de son comportement face aux stimuli générés.

8.1.3 Environnement de test

Le composant <code>EnvTest_InterfaceMicroprocesseur</code> simule le rôle du microprocesseur en générant automatiquement les signaux nécessaires :

- génération de l'horloge (H),
- gestion du reset global (nRST),





- activation des commandes de lecture/écriture (RnW, CnD, nCS),
- pilotage du bus de données (D07).

Cet environnement est donné par plusieurs paramètres génériques :

- CLOCK_PERIOD : période d'horloge (50 ns),
- RESET_OFFSET et RESET_DURATION: moment et durée du reset (500 ns et 300 ns),
- ACCESS_TIME et HOLD_TIME : contraintes temporelles d'accès et de maintien (40 ns et 70 ns).




FIGURE 23 - Block Diagramme de test de l'Interface Microprocesseur

8.1.4 Stimuli supplémentaires

Un processus spécifique (StimProc) complète la génération des signaux. Après la fin du reset, il impose des valeurs constantes sur certaines lignes :

- OctetLu $\leftarrow 10 \text{ (codé sur 8 bits)},$
- EtatLu \leftarrow 8 (codé sur 8 bits).

Ces valeurs permettent de vérifier la gestion correcte des données reçues par l'interface. La simulation est ensuite maintenue en attente infinie.

8.1.5 Analyse du chronogramme de simulation

L'analyse du chronogramme met en évidence le comportement attendu du composant :

- lorsque les signaux de contrôle actifs à l'état bas (nRST, nCS) sont à l'état haut, aucune action n'est effectuée,
- lorsque ces signaux sont activés (passage à l'état bas), le composant réagit conformément à l'automate interne,
- les signaux RnW et CnD permettent de sélectionner respectivement les opérations de lecture/écriture et le type d'accès (commande ou données),
- les valeurs imposées sur OctetLu et EtatLu sont correctement lues via le bus de données D07.





Ce chronogramme confirme ainsi le bon fonctionnement du composant InterfaceMicroprocesseur : après la levée du reset, l'environnement de test génère des cycles de lecture et d'écriture auxquels le composant répond correctement, en échangeant les données prévues et en activant les signaux de contrôle appropriés.

- 8.2 Interface Reception LIN
- 8.2.1 Déclarations et signaux
- 8.2.2 Instanciation du composant testé
- 8.2.3 Environnement de test
- 8.2.4 Stimuli supplémentaires
- 8.2.5 Analyse du chronogramme de simulation





9 Synthèse des fonctions

Une fois la validation en simulation des différents blocs effectuée, il est nécessaire de réaliser la synthèse sur FPGA afin d'observer les ressources logiques attribuées à notre système. Dans le cadre de ce projet, nous avons utilisé un FPGA AMD Xilinx Artix-7, plus précisément le modèle 7A35TCPG236. L'objectif de cette étape est d'analyser les ressources logiques mobilisées, ainsi que les éléments matériels effectivement utilisés par notre conception.

9.1 Interface Microprocesseur

Le schéma RTL (*Register Transfer Level*) représente une implémentation synthétisée d'un module matériel décrit en VHDL ou Verilog. Il illustre les registres, les multiplexeurs, les portes logiques, ainsi que la logique séquentielle et combinatoire du circuit.




FIGURE 24 – Schéma RTL InterfaceMicroprocesseur

Structure générale

Le schéma peut être décomposé en plusieurs parties :

- Entrées principales : signaux tels que H, CnD, RnW, nRST, nCS, etc.
- Registres (Flip-Flops D) : éléments synchronisés par l'horloge, servant à mémoriser l'état interne du circuit.
- Multiplexeurs (MUX): permettent de sélectionner une donnée parmi plusieurs, selon les conditions de contrôle.
- Logique combinatoire : réalisée par des portes AND, OR, NOT et XOR, afin de générer les conditions de transition et les sorties.
- Sorties : plusieurs signaux dérivés de l'état interne, comme State_XX, Output_XX, etc.

Fonctionnement global

Le circuit implémente une machine à états finis :

- Les **registres** contiennent l'état courant.
- La logique combinatoire calcule l'état suivant en fonction de l'état courant et des entrées.
- Les **multiplexeurs** dirigent les transitions entre états.
- Les sorties sont activées ou désactivées selon l'état courant et certaines combinaisons d'entrées.








FIGURE 25 - Partie opérative avec multiplexeur et Tristate : InterfaceMicroprocesseur

De plus, nous pouvons retrouver la partie opérative dessinée en classe, lors de nos TD, qui permet, grâce à un multiplexeur, de sélectionner **EtalLu** ou **OctetLu** pour l'envoyer vers une porte **Tristate**. Cela démontre la cohérence entre la réalisation théorique et la mise en œuvre pratique.

À la suite de la synthèse logique nous pouvons avoir la la synthèse matériel qui transforme la logique en ressource matérielle.




Figure 26 – Synthese matérielle InterfaceMicroprocesseur

Cette transformation consiste à mapper les éléments logiques du schéma RTL, tels que les portes AND, OR, NOT ou les multiplexeurs, sur les ressources matérielles physiques disponibles dans le FPGA, notamment :

— LUT (Look-Up Tables) : les fonctions combinatoires, comme les portes logiques ou les multiplexeurs, sont réalisées à l'aide de LUT. Chaque LUT peut implémenter n'importe





- quelle fonction booléenne sur un nombre limité d'entrées, ce qui permet de reproduire fidèlement la logique définie dans le HDL.
- **Flip-flops** : les éléments séquentiels tels que les registres ou les bascules sont mappés sur des flip-flops pour stocker les bits et synchroniser les signaux dans le temps.
- **Buffers** : certains chemins logiques nécessitent des buffers pour renforcer les signaux ou adapter les niveaux électriques, garantissant ainsi la stabilité et l'intégrité du routage sur la puce.

Grâce à cette conversion, le design passe d'une **représentation abstraite de la logique** à une **implémentation matérielle concrète**, optimisée pour le FPGA cible. Cela permet non seulement de visualiser l'organisation physique des composants.






10 Routages des Fonctions

10.1 Interface Microprocesseur

Après l'étape de **synthèse**, nous pouvons nous intéresser à l'assignation des ressources matérielles du système.

Pour cela, nous utilisons le logiciel **Vivado** (étant donné que les outils de HDL n'étaient pas disponibles le jour du TP), qui permet de générer un schéma RTL ainsi qu'une vue du routage associé à l'interface microprocesseur.

Dans un premier temps, Nous allons resynthétiser le design afin d'obtenir le schéma RTL. Ce schéma, présenté ci-dessous, illustre les ressources logiques utilisées pour implémenter l'interface microprocesseur.



Par la suite, nous pouvons également observer la synthèse matérielle réalisée sur Vivado, qui transforme les ressources logiques en ressources matérielles pour le FPGA.




FIGURE 27 - Synthèse matérielle Vivado






Cette synthèse nous montre que la logique est transformée en ressource matérielle, notamment des LUT (Look-Up Tables) et des Flip-Flops, qui sont les éléments de base pour implémenter la logique dans un FPGA.

Les **LUT** (Look-Up Tables), éléments fondamentaux d'un FPGA, peuvent être considérées comme des portes logiques programmables capables de réaliser toute fonction combinatoire. Elles constituent la base de l'implémentation matérielle et offrent une vision schématique complète du système.

Prenons l'exemple d'une LUT3:





(a) Exemple de LUT

(b) Table de vérité associée

FIGURE 28 – Illustration d'une LUT et de sa table de vérité

Grace à la table de vérité de la LUT nous remarquons que cette LUT3 implémente une fonction logique ET à trois entrées.




FIGURE 29 - Synthèse Logique Vivado

Nous observons également la présence de la partie opérative de l'interface Microprocesseur.

La suite du flot de conception consiste à lancer l'implémentation du système afin d'obtenir





le routage complet. Vivado propose alors une vue générale du FPGA, mettant en évidence ses différentes zones fonctionnelles :






FIGURE 30 – Slice du FPGA après routage


En effectuant un zoom, il est possible de constater que le système a été implémenté dans la zone **0** du FPGA. Nous observons que la zone située à gauche correspond aux entrées de chaque variable, celles-ci étant toutes reliées à des **buffers**.














(b) Buffer associé à nCS

FIGURE 31 - Vue du système routé et des buffers associés sur le FPGA

Un zoom encore plus détaillé permet d'observer le câblage interne des ressources identifiées lors de la synthèse. Par exemple, une **LUT3** est câblée de la manière suivante :







(b) Schéma détaillé du câblage LUT3

FIGURE 32 – Exemple de routage d'une LUT3 dans le FPGA

Le résultat final est une représentation complète et hiérarchisée du système, directement mappée sur le FPGA. **Vivado** offre ainsi la possibilité de visualiser l'ensemble du flot, depuis la description logique RTL jusqu'au routage physique détaillé.

En résumé, la conception suit une progression en trois étapes :

- la **synthèse** génère une description logique optimisée du système (LUT, registres, blocs fonctionnels);
- le **placement** attribue ces ressources aux cellules physiques du FPGA;
- le **routage** établit les interconnexions nécessaires au bon fonctionnement du circuit.

Cette approche permet de passer d'une description abstraite en langage HDL à une implémentation matérielle concrète, où chaque fonction logique est traduite en ressources physiques. Vivado fournit alors une vision globale et détaillée du FPGA, allant de la logique combinatoire jusqu'au câblage interne des composants.





11 Conclusion

Pour ce premier rapport concernant le projet **Réception LIN** de conception de circuit numérique, nous avons suivi plusieurs étapes successives afin de concevoir ce système.

Dans un premier temps, lors des séances de TD, nous avons décomposé notre étude en plusieurs parties afin de répondre au cahier des charges. L'utilisation du **diagramme en Y** nous a permis d'analyser séparément chacune de ces étapes et de structurer notre démarche.

La phase de **spécification fonctionnelle** nous a permis de définir l'ensemble des ressources nécessaires, en lien direct avec le cahier des charges, ainsi que le nombre de blocs et les signaux de base.

Ensuite, la **solution architecturale** a permis de préciser chaque partie en les reliant à des modèles connus (machines séquentielles, machines de Moore ou machines de Mealy). Cette étape a été essentielle pour découper notre système en une partie opérative et une partie commande :

- la partie opérative a été conçue à partir de blocs logiques simples (multiplexeurs, bascules D. etc.):
- la partie commande a été décrite sous forme d'automates, associés à des machines de Moore ou de Mealy, afin d'obtenir une description claire et structurée.

Cette méthodologie nous a permis d'écrire un code plus simple, lisible et cohérent.

La phase de **simulation** a ensuite validé le fonctionnement du système en stimulant les différents ports d'entrée et en observant les sorties.

La phase de **synthèse** nous a permis de vérifier la logique interne du système à travers les schémas RTL générés. Ces schémas ont ensuite été exploités dans Vivado, qui a associé les différentes fonctions logiques aux **LUT**.

Enfin, l'**implémentation** nous a donné accès au routage sur FPGA. Cette étape a permis de vérifier concrètement l'affectation des ressources matérielles et le câblage interne du système.

En conclusion, ce premier travail nous a permis de valider l'**interface microprocesseur**. La suite du projet consistera à finaliser la conception complète du récepteur LIN afin de répondre à l'intégralité du cahier des charges.





12 Annexes

12.1 Testbench InterfaceMicroprocesseur

```
LIBRARY ieee;
  USE ieee.std_logic_1164.all;
  USE ieee.std_logic_arith.all;
  ENTITY EnvTest_InterfaceMicroprocesseur IS
     GENERIC (
        CLOCK_PERIOD : time := 50 ns;
        RESET_OFFSET
                       : time := 500 ns;
        RESET_DURATION : time := 300 ns;
        ACCESS_TIME : time := 40 ns;
        HOLD_TIME
                       : time := 70 ns
     );
12
     PORT (
13
        M_Received : IN
14
                             std_logic;
              : OUT
                             std_logic;
        CnD
15
                   : OUT
        H
                             std_logic;
16
                   : OUT
        R.n.W
                             std_logic;
17
        nCS
                   : OUT
                             std_logic;
18
                  : OUT
        nRST
                             std_logic;
19
                  : INOUT std_logic_vector (7 DOWNTO 0)
20
21
  -- Declarations
END EnvTest_InterfaceMicroprocesseur;
25
26
27 ARCHITECTURE arch OF EnvTest_InterfaceMicroprocesseur IS
TYPE DefState IS (Waiting, DataReading, StateReading, FilterWriting);
29
30 SIGNAL ProcessorState : DefState;
31
  BEGIN
32
33
34 ClockGeneratorProc : PROCESS
35 BEGIN
    H <= '0';
   WAIT FOR CLOCK_PERIOD/2;
37
    H <= '1';
   WAIT FOR CLOCK_PERIOD/2;
39
40 END PROCESS ClockGeneratorProc;
ResetGeneratorProc : PROCESS
43 BEGIN
    nRST <= '1';
    WAIT FOR RESET_OFFSET;
    nRST <= '0';
   WAIT FOR RESET_DURATION;
47
   nRST <= '1';
48
    WAIT;
49
50 END PROCESS ResetGeneratorProc;
51
ProcessorBehaviorProc : PROCESS
```





```
53 BEGIN
    D07 <= (others => 'Z');
   --Waiting cycle --
55
     ProcessorState <= Waiting;</pre>
    nCS <= '1';
57
    CnD <= '1';
58
    RnW <= '1';
59
    WAIT FOR RESET_OFFSET+RESET_DURATION+2*CLOCK_PERIOD;
60
   --Reading data cycle --
61
    ProcessorState <= DataReading;</pre>
62
    WAIT FOR ACCESS_TIME;
63
    nCS <= '0';
64
    CnD <= '0';
    RnW <= '1';
    WAIT FOR 2*CLOCK_PERIOD;
   --Waiting cycle--
    ProcessorState <= Waiting;
69
    nCS <= '1';
70
    CnD <= '1';
71
    RnW <= '1';
72
    WAIT FOR 2*CLOCK_PERIOD - ACCESS_TIME;
73
   --Reading state cycle-
74
75
     ProcessorState <= StateReading;</pre>
76
    WAIT FOR ACCESS_TIME;
    nCS <= '0';
77
    CnD <= '1';
    RnW <= '1';
    WAIT FOR 2*CLOCK_PERIOD;
   --Waiting cycle-
    ProcessorState <= Waiting;
82
    nCS <= '1';
83
    CnD <= '1';
84
    RnW <= '1';
85
    WAIT FOR 2*CLOCK_PERIOD - ACCESS_TIME;
   --Writing cycle-
    ProcessorState <= FilterWriting;</pre>
    WAIT FOR ACCESS_TIME;
    nCS <= '0';
90
    CnD <= '0';
91
     RnW <= '0';
92
     D07 <= (others => '1');
93
    WAIT FOR 2*CLOCK_PERIOD;
94
   --Waiting cycle --
95
     ProcessorState <= Waiting;</pre>
96
     nCS <= '1';
97
     CnD <= '1';
98
     RnW <= '1';
     WAIT FOR HOLD_TIME;
100
     D07 <= (others => 'Z');
101
    WAIT;
END PROCESS ProcessorBehaviorProc;
104
105 END ARCHITECTURE arch;
```

Listing 9 – Testbench Interface Microprocesseur





Table des figures

1	Exemple d'architecture d'un réseau dans un véhicule	4
2	Exemple d'architecture LIN	5
3	Connexion physique d'un noeud à la ligne LIN	5
4	Type de Trame Protocol LIN	6
5	Interface microprocesseur associée au circuit à concevoir	8
6	Chronogrammes des échanges entre le circuit et son environnement	8
7	Schema Conception Registre interne Système	9
8	Description fonctionnelle du circuit à concevoir	10
9	Représentation fonctionnelle des échanges entre l'émetteur LIN et le système à	
	processeur	12
10	Structure fonctionnelle initiale du circuit après introduction des interfaces	12
11	Échanges fonctionnels entre le système et le processeur	13
12	Architecture fonctionnelle optimisée du système de réception de trame LIN	13
13	Description fonctionnelle finale du circuit complet	14
14	Organisation séquentielle du bloc de réception de trame	16
15	Structure opérative du bloc de réception de trame	16
16	Automate de réception de trame LIN	17
17	Machine de Mealy – Unité de commande de réception de trame	18
18	Structure opérative de l'interface microprocesseur	18
19	Machine de Mealy – Interface microprocesseur	19
20	Implémentation structurelle de la mémoire FIFO	19
21	Implémentation structurelle du registre d'état au niveau RT	20
22	Chronogramme de simulation de l'Interface Microprocesseur	36
23	Block Diagramme de test de l'Interface Microprocesseur	37
24	Schéma RTL InterfaceMicroprocesseur	39
25	Partie opérative avec multiplexeur et Tristate : InterfaceMicroprocesseur	40
26	Synthese matérielle InterfaceMicroprocesseur	40
27	Synthèse matérielle Vivado	42
28	Illustration d'une LUT et de sa table de vérité	43
29	Synthèse Logique Vivado	43
30	Slice du FPGA après routage	44
31	Vue du système routé et des buffers associés sur le FPGA	45
32	Exemple de routage d'une LUT3 dans le FPGA	45