Rapport de conception SoC
Contrôleur I2C

ETN5 - SETR

Élèves :

Nolan BUCHET

Maxence BOULEAU

Date :

Octobre 2026

Table des matières

1 Contexte **2**

2 Introduction **2**

3 Cadhier des charges **3**
3.1 Objectif du circuit . . . 3
3.2 Fonctionnalités attendues . . . 3
3.3 Utilisation du circuit . . . 3
3.4 Chronogrammes caractéristiques . . . 5
3.5 Contraintes . . . 7

4 Spécifications **8**
4.1 Caractérisation de l'environement . . . 8
4.2 Entrées/sorties du composant . . . 9
4.3 Spécification des registres . . . 14
4.3.1 Registre Config (offset `0x00`) . . . 14
4.3.2 Registre Status (offset `0x02`) . . . 15
4.3.3 Registre DATA_R (offset `0x04`) . . . 16
4.3.4 Registre DATA_W (offset `0x06`) . . . 16

5 Conception **17**
5.1 Délimitation fonctionnelle . . . 17

6 VHDL et synthèse **18**

7 Conclusion **19**

8 Bibliographie **20**

9 Annexes **21**

1 Contexte

Ce rapport s'inscrit dans l'étude de cas E2 « Conception de SoC » du département ETN de Polytech Nantes (ETN5, semestre 9). L'étude de cas consiste à constituer un groupe de concepteurs qui développe, par binômes, les différents composants d'un système sur puce (SoC) afin d'aller le plus loin possible dans sa réalisation.

2 Introduction

L'I2C est une liaison série synchrone à deux fils, SCL pour l'horloge et SDA pour les données, très répandue pour relier un processeur à des capteurs, des mémoires ou des convertisseurs.

Ce document présente la conception d'un contrôleur I2C fonctionnant en mode maître. Le circuit génère l'horloge SCL et les conditions START et STOP, émet l'adresse de l'esclave, puis envoie ou reçoit jusqu'à 8 octets avec gestion des acquittements. La démarche suit le plan imposé par l'étude de cas, du besoin jusqu'au circuit :

— Le cahier des charges
— Les spécifications
— La conception
— La description VHDL et la synthèse
— Le bilan

3 Cadhier des charges

3.1 Objectif du circuit

Le contrôleur I2C a pour rôle d'assurer le couplage du processeur avec son environnement extérieur via une liaison série de type I2C (signaux SCL et SDA). Il fonctionne en mode maître : il génère l'horloge SCL, les conditions START et STOP, émet l'adresse de l'esclave, puis émet ou reçoit une suite d'octets selon la configuration programmée par le processeur.

3.2 Fonctionnalités attendues

Les fonctions de service du circuit sont :

- Le circuit peut être configuré par le processeur, la configuration porte sur :
  1. la vitesse de transmission : 100 kbit/s (mode standard) ou 400 kbit/s (mode rapide),
  2. la génération d'une interruption en fin de transaction (avec ou sans),
  3. le sens du transfert : écriture (maître vers esclave) ou lecture (esclave vers maître),
  4. le nombre d'octets de données à transmettre ou à recevoir (de 1 à 8),
  5. l'adresse de l'esclave visé (7 bits).
- Le circuit peut émettre une trame I2C : START, adresse + bit R/W, octets de données avec acquittement, STOP.
- Le circuit peut recevoir une suite d'octets en provenance de l'esclave, acquitter chaque octet (ACK) et refuser le dernier (NACK) avant le STOP.
- Le circuit détecte l'absence d'acquittement de l'esclave (NACK) et le signale dans le registre de statut.
- Le circuit supporte l'étirement d'horloge (clock stretching) imposé par un esclave.
- Le circuit peut générer une interruption à l'issue d'une transaction, selon la configuration faite.

3.3 Utilisation du circuit

Le circuit est utilisé au sein du système sur puce de l'étude de cas, connecté au bus 16 bits du processeur. Le schéma de câblage du circuit à concevoir est le suivant :




FIGURE 1 – Architecture du système sur puce considéré

Le schéma de câblage du circuit à concevoir est le suivant :




FIGURE 2 – Schéma de câblage du circuit I2C

Les signaux logiques d'entrée-sortie du composant sont résumés dans le tableau suivant (sens indiqué du point de vue du contrôleur I2C).

Nom du signal	Sens	Description
DBus	bidirectionnel	Données codées sur 16 bits, bus de données du processeur
Addr	entrée	Données codées sur 22 bits, bus d'adresse du processeur
nAS	entrée	Address Strobe, valide la présence d'une adresse sur le bus
RnW	entrée	Read not Write, sélection lecture ou écriture
nWAIT	entrée	Insertion de cycles d'attente (non utilisé dans le cas du contrôleur I2C : tous les transferts se font en 1 cycle)
nRST	entrée	not Reset, signal d'initialisation du circuit
CLK	entrée	Clock, horloge du circuit
nBE0–nBE1	entrée	Byte Enable, ordre des octets sur le bus de données
nCS_I2C	entrée	Chip Select, sélection du contrôleur I2C (produit par le contrôleur mémoire et E/S)
nIT_I2C	sortie	Interrupt, signal d'interruption vers le processeur
SCL	sortie	Horloge de la liaison I2C
SDA	bidirectionnel	Données de la liaison I2C

TABLE 1 – Signaux logiques d'entrée-sortie du contrôleur I2C

3.4 Chronogrammes caractéristiques

Cycles d'échange avec le processeur. Les cycles de lecture et d'écriture sont ceux du bus : synchrone sur CLK, transfert en 1 cycle, nAS et nBE0-nBE1 actifs pendant le cycle, RnW à 1 pour une lecture et à 0 pour une écriture. Les écritures concernent la configuration, l'adresse esclave et les données à émettre ; les lectures concernent le statut et les données reçues.




FIGURE 3 – Chronogramme des cycles d'échange

Les cycles d'écriture permettent soit de configurer les registres du contrôleur I2C, soit d'envoyer des données à transmettre sur la ligne série.

Les cycles de lecture servent soit à consulter les registres d'état du contrôleur, soit à récupérer les données reçues via la liaison série.

La figure suivante illustre le format des trames de données émises et reçues sur le bus série.




FIGURE 4 – Chronogramme des trames I2C - Ecriture




FIGURE 5 – Chronogramme des trames I2C - Lecture

3.5 Contraintes

Les contraintes considérées sont celles du projet. Le composant est développé en VHDL dans l'environnement HDL Designer de Mentor Graphics (saisie, simulation sous ModelSim, synthèse). Le circuit doit pouvoir être connecté sur le bus imposé, sans modification de ce dernier, et être réutilisable comme IP.

4 Spécifications

4.1 Caractérisation de l'environement

L'environnement du circuit est constitué de deux entités :

L'ensemble « **Système à uP** » formé par le processeur, le contrôleur mémoire et le contrôleur d'interruptions ;

Un **esclave I2C** distant (capteur, mémoire, etc.).

L'entité Système à uP peut configurer le contrôleur, écrire l'adresse de l'esclave, écrire les données à envoyer, lancer une transaction, lire l'état, lire les données reçues et gérer l'interruption produite. L'entité Esclave distant répond à son adresse, acquitte les octets reçus, ou émet des octets lorsque le maître lit.

Comportement de l'entité Système à uP (en considérant les cycles de fonctionnement comme instantanés) : depuis l'état Autre, le processeur évolue selon les événements suivants :




Figure 6 – Comportement de l'entité Système à uP

4.2 Entrées/sorties du composant

La caractérissation de l'environnement permet de définir les entrées/sorties du composant. La figure suivante représente ces relations.




FIGURE 7 – Entrées/sorties du composant

Le tableau ci-après décrit les caractéristiques des relations identifiées :
Les types de données intermédiaires sont :

TABLE 2 – Caractéristiques des relations d'entrées-sorties du contrôleur I2C

Nom de la relation	**Sens**	**Nature**	**Nom du type**	**Valeur du type**
DataReq	Entrée	Événementielle	DefRequest	(Read, Write)
DataToSend	Entrée	Permanente	DefData	Array[0..7] of DefBit
DataReceived	Sortie	Permanente	DefData	Array[0..7] of DefBit
Config	Entrée	Permanente	DefConfig	Addr : DefAddr + IntMode : DefIntMode + Speed : DefSpeed + NbBytes : DefNbBytes + Enable : DefBit
Status	Sortie	Permanente	DefStatus	ReceptionError : DefBit + EmissionOK : DefBit + EmissionError : DefBit + ReceptionOK : DefBit
IT_I2C	Sortie	Événementielle	-	-
SDA	Bidirectionnel	Permanente	DefBit	(Active, Inactive)
SCL	Sortie	Permanente	DefBit	(Active, Inactive)

— **DefIntMode** : IntReception : DefBit + IntEmission : DefBit

— **DefSpeed** : (100k, 400k)

— **DefNbBytes** : Integer

Voici le diagramme d'activités pour le protocole I2C, qui décrit le comportement du circuit à concevoir. Il est à noter que les activités sont décrites de manière abstraite, sans entrer dans les détails de l'implémentation. Le diagramme est basé sur les spécifications du protocole I2C et les exigences du système sur puce. Il montre comment le circuit interagit avec le processeur et l'esclave I2C, en gérant les transactions de lecture et d'écriture, ainsi que les interruptions générées à la fin des transactions.




FIGURE 8 – Diagramme d'activités du protocole I2C

4.3 Spécification des registres

Le contrôleur I2C est piloté par le processeur à travers quatre registres de 16 bits, accessibles à des adresses paires (offsets `0x00` à `0x06`). Le tableau 3 en donne la cartographie et les figures suivantes détaillent le contenu de chaque registre.

TABLE 3 – Cartographie des registres du contrôleur I2C

Offset	Nom	Accès	Reset	Rôle
`0x00`	Config	R/W	`0x0000`	Configuration du contrôleur (adresse esclave, vitesse, nombre d'octets, interruption, activation)
`0x02`	Status	R/W	`0x0000`	État des transactions d'émission et de réception
`0x04`	DATA_R	R/W	`0x0000`	Donnée lue depuis l'esclave
`0x06`	DATA_W	R/W	`0x0000`	Donnée à écrire dans l'esclave

Dans la suite, les cases marquées « – » correspondent à des bits réservés.

4.3.1 Registre Config (offset `0x00`)

Ce registre regroupe la configuration du contrôleur. Il correspond à la relation d'entrée *Config* du tableau 2.

Bit	**15**	**14**	**13**	**12**	**11**	**10**	**9**	**8**
Nom	ADDR[6 :0]							–
Accès	R/W	R/W	R/W	R/W	R/W	R/W	R/W	–
Reset	0	0	0	0	0	0	0	–

Bit	**7**	**6**	**5**	**4**	**3**	**2**	**1**	**0**
Nom	–	–	Speed[1 :0]		NbBytes[1 :0]		IntMode	Enable
Accès	–	–	R/W	R/W	R/W	R/W	R/W	R/W
Reset	–	–	0	0	0	0	0	0

Bits 15 :9 – ADDR[6 :0] Ces bits contiennent l'adresse 7 bits de l'esclave I2C ciblé.

Bits 5 :4 – Speed[1 :0] Ces bits définissent la vitesse du bus. Ils ne sont pas synchronisés.

Valeur	Description
`0x0`	Standard Mode : 100 kHz
`0x1`	Fast Mode : 400 kHz
`0x2`	Fast Mode Plus : 1 MHz
`0x3`	High Speed Mode : 3,4 MHz

Bits 3 :2 – NbBytes[1 :0] Ces bits définissent le nombre d'octets à envoyer.

Valeur	Description
0x0	8 bits – 1 octet
0x1	16 bits – 2 octets
0x2	24 bits – 3 octets
0x3	32 bits – 4 octets

Bit 1 – IntMode Ce bit permet d'activer ou de désactiver l'interruption.

Valeur	Description
0	Interruption désactivée
1	Interruption activée sur la lecture

Bit 0 – Enable Ce bit permet d'activer ou de désactiver le périphérique I2C.

Valeur	Description
0	Périphérique désactivé
1	Périphérique activé

4.3.2 Registre Status (offset 0x02)

Ce registre reflète l'état des transactions. Il correspond à la relation de sortie *Status* du tableau 2.

Bit	15	14	13	12	11	10	9	8
Nom	–	–	–	–	–	–	–	–
Accès	–	–	–	–	–	–	–	–
Reset	–	–	–	–	–	–	–	–

Bit	7	6	5	4	3	2	1	0
Nom	–	–	–	–	EmissionOK	ReceptionOK	EmissionError	ReceptionError
Accès	–	–	–	–	R/W	R/W	R/W	R/W
Reset	–	–	–	–	0	0	0	0

TABLE 4 – Description des bits du registre Status

Bit	Nom	Description	Valeurs
3	EmissionOK	Indique que l'écriture dans l'esclave I2C a été réalisée.	0 : écriture non réalisée 1 : écriture réalisée
2	ReceptionOK	Indique que la lecture dans l'esclave I2C a été réalisée.	0 : lecture non réalisée 1 : lecture réalisée
1	EmissionError	Indique que l'écriture dans l'esclave I2C n'a pas pu être réalisée.	0 : absence d'erreur 1 : présence d'erreur
0	ReceptionError	Indique que la lecture dans l'esclave I2C n'a pas pu être réalisée.	0 : absence d'erreur 1 : présence d'erreur

4.3.3 Registre DATA_R (offset `0x04`)

Ce registre contient la donnée lue depuis l'esclave. Il correspond à la relation de sortie *DataReceived*.

Bit	**15**	**14**	**13**	**12**	**11**	**10**	**9**	**8**
Nom	–	–	–	–	–	–	–	–
Accès	–	–	–	–	–	–	–	–
Reset	–	–	–	–	–	–	–	–
Bit	**7**	**6**	**5**	**4**	**3**	**2**	**1**	**0**
Nom	DATA[7 :0]							
Accès	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

4.3.4 Registre DATA_W (offset `0x06`)

Ce registre contient la donnée à écrire dans l'esclave. Il correspond à la relation d'entrée *DataToSend*.

Bit	**15**	**14**	**13**	**12**	**11**	**10**	**9**	**8**
Nom	–	–	–	–	–	–	–	–
Accès	–	–	–	–	–	–	–	–
Reset	–	–	–	–	–	–	–	–
Bit	**7**	**6**	**5**	**4**	**3**	**2**	**1**	**0**
Nom	DATA[7 :0]							
Accès	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

5 Conception

5.1 Délimitation fonctionnelle

6 VHDL et synthèse

7 Conclusion

8 Bibliographie

9 Annexes