Rapport de conception SoC
Contrôleur I2C

ETN4 - SETR

Élèves :

Nolan BUCHET

Maxence BOULEAU

Date :

Octobre 2026

Table des matières

1 Contexte **2**

2 Introduction **2**

3 Cadhier des charges **3**
3.1 Objectif du circuit 3
3.2 Fonctionnalités attendues 3
3.3 Utilisation du circuit 3
3.4 Chronogrammes caractéristiques 5
3.5 Contraintes 7

4 Spécifications **8**
4.1 Caractérisation de l'environement 8

5 Conception **9**

6 VHDL et synthèse **10**

7 Conclusion **11**

8 Bibliographie **12**

9 Annexes **13**

1 Contexte

Ce rapport s'inscrit dans l'étude de cas E2 « Conception de SoC » du département ETN de Polytech Nantes (ETN5, semestre 9). L'étude de cas consiste à constituer un groupe de concepteurs qui développe, par binômes, les différents composants d'un système sur puce (SoC) afin d'aller le plus loin possible dans sa réalisation.

2 Introduction

L'I2C est une liaison série synchrone à deux fils, SCL pour l'horloge et SDA pour les données, très répandue pour relier un processeur à des capteurs, des mémoires ou des convertisseurs.

Ce document présente la conception d'un contrôleur I2C fonctionnant en mode maître. Le circuit génère l'horloge SCL et les conditions START et STOP, émet l'adresse de l'esclave, puis envoie ou reçoit jusqu'à 8 octets avec gestion des acquittements. La démarche suit le plan imposé par l'étude de cas, du besoin jusqu'au circuit :

— Le cahier des charges
— Les spécifications
— La conception
— La description VHDL et la synthèse
— Le bilan

3 Cadhier des charges

3.1 Objectif du circuit

Le contrôleur I2C a pour rôle d'assurer le couplage du processeur avec son environnement extérieur via une liaison série de type I2C (signaux SCL et SDA). Il fonctionne en mode maître : il génère l'horloge SCL, les conditions START et STOP, émet l'adresse de l'esclave, puis émet ou reçoit une suite d'octets selon la configuration programmée par le processeur.

3.2 Fonctionnalités attendues

Les fonctions de service du circuit sont :

- Le circuit peut être configuré par le processeur, la configuration porte sur :
  1. la vitesse de transmission : 100 kbit/s (mode standard) ou 400 kbit/s (mode rapide),
  2. la génération d'une interruption en fin de transaction (avec ou sans),
  3. le sens du transfert : écriture (maître vers esclave) ou lecture (esclave vers maître),
  4. le nombre d'octets de données à transmettre ou à recevoir (de 1 à 8),
  5. l'adresse de l'esclave visé (7 bits).
- Le circuit peut émettre une trame I2C : START, adresse + bit R/W, octets de données avec acquittement, STOP.
- Le circuit peut recevoir une suite d'octets en provenance de l'esclave, acquitter chaque octet (ACK) et refuser le dernier (NACK) avant le STOP.
- Le circuit détecte l'absence d'acquittement de l'esclave (NACK) et le signale dans le registre de statut.
- Le circuit supporte l'étirement d'horloge (clock stretching) imposé par un esclave.
- Le circuit peut générer une interruption à l'issue d'une transaction, selon la configuration faite.

3.3 Utilisation du circuit

Le circuit est utilisé au sein du système sur puce de l'étude de cas, connecté au bus 16 bits du processeur. Le schéma de câblage du circuit à concevoir est le suivant :




FIGURE 1 – Architecture du système sur puce considéré

Le schéma de câblage du circuit à concevoir est le suivant :




FIGURE 2 – Schéma de câblage du circuit I2C

Les signaux logiques d'entrée-sortie du composant sont résumés dans le tableau suivant (sens indiqué du point de vue du contrôleur I2C).

Nom du signal	Sens	Description
DBus	bidirectionnel	Données codées sur 16 bits, bus de données du processeur
Addr	entrée	Données codées sur 22 bits, bus d'adresse du processeur
nAS	entrée	Address Strobe, valide la présence d'une adresse sur le bus
RnW	entrée	Read not Write, sélection lecture ou écriture
nWAIT	entrée	Insertion de cycles d'attente (non utilisé dans le cas du contrôleur I2C : tous les transferts se font en 1 cycle)
nRST	entrée	not Reset, signal d'initialisation du circuit
CLK	entrée	Clock, horloge du circuit
nBE0–nBE1	entrée	Byte Enable, ordre des octets sur le bus de données
nCS_I2C	entrée	Chip Select, sélection du contrôleur I2C (produit par le contrôleur mémoire et E/S)
nIT_I2C	sortie	Interrupt, signal d'interruption vers le processeur
SCL	sortie	Horloge de la liaison I2C
SDA	bidirectionnel	Données de la liaison I2C

TABLE 1 – Signaux logiques d'entrée-sortie du contrôleur I2C

3.4 Chronogrammes caractéristiques

Cycles d'échange avec le processeur. Les cycles de lecture et d'écriture sont ceux du bus : synchrone sur CLK, transfert en 1 cycle, nAS et nBE0-nBE1 actifs pendant le cycle, RnW à 1 pour une lecture et à 0 pour une écriture. Les écritures concernent la configuration, l'adresse esclave et les données à émettre ; les lectures concernent le statut et les données reçues.




FIGURE 3 – Chronogramme des cycles d'échange

Les cycles d'écriture permettent soit de configurer les registres du contrôleur I2C, soit d'envoyer des données à transmettre sur la ligne série.

Les cycles de lecture servent soit à consulter les registres d'état du contrôleur, soit à récupérer les données reçues via la liaison série.

La figure suivante illustre le format des trames de données émises et reçues sur le bus série.




FIGURE 4 – Chronogramme des trames I2C - Ecriture




FIGURE 5 – Chronogramme des trames I2C - Lecture

3.5 Contraintes

Les contraintes considérées sont celles du projet. Le composant est développé en VHDL dans l'environnement HDL Designer de Mentor Graphics (saisie, simulation sous ModelSim, synthèse). Le circuit doit pouvoir être connecté sur le bus imposé, sans modification de ce dernier, et être réutilisable comme IP.

4 Spécifications

4.1 Caractérisation de l'environement

L'environnement du circuit est constitué de deux entités :

L'ensemble « **Système à uP** » formé par le processeur, le contrôleur mémoire et le contrôleur d'interruptions ;

Un **esclave I2C** distant (capteur, mémoire, etc.).

L'entité Système à uP peut configurer le contrôleur, écrire l'adresse de l'esclave, écrire les données à envoyer, lancer une transaction, lire l'état, lire les données reçues et gérer l'interruption produite. L'entité Esclave distant répond à son adresse, acquitte les octets reçus, ou émet des octets lorsque le maître lit.

Comportement de l'entité Système à uP (en considérant les cycles de fonctionnement comme instantanés) : depuis l'état Autre, le processeur évolue selon les événements suivants :




Figure 6 – Comportement de l'entité Système à uP

5 Conception

6 VHDL et synthèse

7 Conclusion

8 Bibliographie

9 Annexes