به نام خدا

گزارش کار آزمایشگاه معماری کامپیوتر

پروژه نهایی

عنوان أزمايش:

NEC Protocol IR Receiver and LCD Presentation

نام استاد:


استاد على جوادى

اعضای گروه:

غزل عربعلی - بهاره کاوسی نژاد

## آزمایش: NEC Protocol IR Receiver and LCD Presentation

هدف آزمایش: دریافت داده از پروتکل NEC و نمایش روی LCD تئوری آزمایش:



## روش و چگونگی انجام آزمایش:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity nec_receiver is -- asm_with_datapath
port(

--Main system clock signal; used for reading the NEC signal's timing.
clk_40MHz : in std_ulogic;

--Active high reset signal
reset : in std_ulogic := '0';

-- The NEC infrared input.
nec_in : in std_ulogic;

--The most recently received command.
last_received_command : out std_ulogic_vector(7 downto 0) :=
"000000000";

--High iff the given key is currently down, to the best of the
--receiver's knowledge.
key_down : out std_ulogic

);
end nec_receiver;
```

ورودی و خروجی ها را مشخص می کنیم.

```
architecture asm_with_datapath of nec_receiver is
  constant HEADER_PULSE_TIME_ALLOWANCE : integer := 1000;
constant HEADER_PULSE_TIME_BY_SPEC : integer := 3600000;
  constant HEADER_MINUMUM_PULSE_LENGTH : integer := HEADER_PULSE_TIME_BY_SPEC -
HEADER_PULSE_TIME_ALLOWANCE;
  constant HEADER_MAXIMUM_PULSE_LENGTH : integer := HEADER_PULSE_TIME_BY_SPEC +
HEADER_PULSE_TIME_ALLOWANCE;
  -- window can be used to detect whether the packet is a repeat command.

constant HEADER_REPEAT_WINDOW_START : integer := 92000; -- 73600;
  constant DATA_MINIMUM_TIME_FOR_ONE : integer := 22500; -- 18000;
  -- Stores the maximum amount of time we'll wait for a "repeat packet". If we don't receieve a repeat -- packet in this time, we'll decide that the key must have been released.

constant KEY_PRESS_TIMEOUT: integer := 4320000 + 1000; -- 3456000 + 1000;
  type receiver_state is (WAIT_FOR_HEADER, READ_HEADER, WAIT_FOR_REPEAT_WINDOW, WAIT_FOR_IDLE,
WAIT_FOR_COMMAND, WAIT_FOR_END_OF_DATA_PULSE, COUNT_DATA_PULSE_SPACING, PROCESS_PACKET);
  signal current_state : receiver_state := WAIT_FOR_HEADER;
  signal next_state, next_state_with_reset : receiver_state;
  signal repeat_code_received, command_packet_started : std_ulogic;
  signal data_bit_received, packet_received : std_ulogic;
  signal time_counter_clear : std_ulogic;
  signal time_counter_value : unsigned(21 downto 0) := (others => '0');
  signal current_bit_value : std_ulogic;
  signal prior_input_value, is_rising_edge_of_input : std_ulogic;
  signal pulse_counter_clear : std_ulogic;
signal pulse counter_value : unsigned(4 downto 0);
  -- "Shift register" which stores the 16 most recent received bits.
signal received_bits : std_ulogic_vector(15 downto 0);
  signal data_is_valid : std_ulogic;
begin
```

ماژول `irReceiver` دارای 2 سیگنال ورودی و یک بردار خروجی است. از یک ساعت 40 مگاهرتز برای اعمال منطق داخلی استفاده می شود. سیگنال حسگر از طریق ورودی `irSignal` به این ماژول می رسد و پس از رمزگشایی، یک بردار خروجی با مقدار دریافتی به صورت باینری تولید می شود. در پاراگرافهای زیر، عملکرد داخلی ماژول توضیح داده خواهد شد.

ماژول `irReceiver` شامل یک واحد کنترل و یک واحد فرآیند است. برای جمعآوری دادهها و رمزگشایی آنها، یک ماشین حالت طراحی شده است که در شکل زیر نمایش داده شده است.

Header در این پروتکل 9 میلی ثانیه است بعد از آن یک پنجره 2.25 میلی ثانیه ای داریم و از طریق این بنجره متوجه می شویم که repeat code است یا خیر. سپس مینیمم فاصله ای که لازم است در نظر گرفته شود تا 1 به دست بیاید.

سپس مقدار ماکسیمم زمانی که برای repeat packet لازم داریم را در key\_press\_timeout ذخیره می کنیم.

وارد قسمت منطق FSM مي شويم.

تایپ receiver\_state را تعریف می کنیم. تعدادی سیگنال برای ذخیره کردن restate لازم داریم.

به قسمت تعریف Datapath می رسیم. یک سیگنال برای track کردن زمان سپری شده و بیت کنونی در نظر می گیریم. یک سیگنال دیگر برای شمارنده pulse لازم داریم. در یک شیفت رجیستر 16 بیت اخیر دریافت شده را ذخیره می کنیم.

یک کلاک 40 MHz نخیره می کنیم. مقدار بیت کنونی را در current\_bit\_value ذخیره می کنیم.

یک PULSE\_COUNTER بر اساس کلاک 40 مگاهرتز تعریف می کنیم و مقدار pulse\_counter\_clear را در آن مقداردهی می کنیم.

```
TIME_COUNTER:
  process(clk_40MHz)
  begin
    if rising_edge(clk_40MHz) then
      --if our clear signal is high, clear the counter.
if time_counter_clear = '1' then
        time_counter_value <= (others => '0');
      else
        time_counter_value <= time_counter_value + 1;</pre>
      end if;
    end if;
  end process;
  current_bit_value <= '1' when time_counter_value > DATA_MINIMUM_TIME_FOR_ONE else '0';
  PULSE_COUNTER:
  process(clk_40MHz)
  begin
    if rising_edge(clk_40MHz) then
      --If our clear signal is high, clear the pulse counter.
if pulse_counter_clear = '1' then
        pulse_counter_value <= (others => '0');
      elsif is_rising_edge_of_input = '1' then
      end if;
    end if;
  end process;
```

```
-- Edge detect for the pulse counter.

prior_input_value <= nec_in when rising_edge(clk_40MHz);
is_rising_edge_of_input <= '1' when nec_in = '1' and prior_input_value = '0' else '0';

-- Shift register, which loads in the received data each time a bit is received.

received_bits <= current_bit_value & received_bits(15 downto 1) when rising_edge(clk_40MHz) and data_bit_received = '1';

-- The received data is valid when the most recently received octet
-- is the logical inverse of the octet before it.

data_is_valid <= '1' when received_bits(15 downto 8) = not received_bits(7 downto 0);

--Whenever we recieve a valid data byte, apply it to the output.

last_received_command <= received_bits(7 downto 0) when rising_edge(clk_40MHz) and data_is_valid = '1' and packet_received = '1';
```

Nalid بودن دیتای دریافتی را چک می کنیم. Valid بودن این دیتا بر این اساس است که 8 بیت آخر Valid هشت بیت قبل از آن باشد. هنگامی که یک valid data دریافت کردیم، آن را در last\_received\_command

```
--KEY_PRESS_TRACKER:
process(clk_40MHz) begin

if rising_edge(clk_40MHz) then

--Once we receive a new packet, mark the given key as pressed.
if packet_received = '1' then
    key_down <= '1';

--If we've received a new command packet, we must be starting
--a new button press. Indicate a key release.
elsif command_packet_started = '1' then
    key_down <= '0';

-- If we're able to reach the keypress timeout without a new
-- key press occurring, then indicate a key release.
elsif time_counter_value > KEY_PRESS_TIMEOUT then
    key_down <= '0';
end if;
end if;
end process;
```

در یک process دیگر که حساس به کلاک 40 مگاهرتز است بررسی می کنیم که آیا دکمه ای فشرده شده است یا خیر. اگر دکمه ای فشرده شده بود، packet\_received یک می شود. اگر که یک packet دستور یا command دریافت کنیم، مقدار key\_down را 0 قرار می دهیم.

در استیت WAIT\_FOR\_REPEAT\_WINDOW پک تکرار را تشخیص می دهیم.

در استیت WAIT\_FOR\_IDLE مطمئن می شویم که core timer صفر می ماند.

یک WAIT\_FOR\_COMMAND نیز داریم که منتظر 16 بیتی میماند.

در حالت WAIT\_FOR\_END\_OF\_DATA\_PULSE برای بررسی داده ورودی منتظر ورودی می مانیم تا صفر شود.

در استیت COUNT\_DATA\_PULSE\_SPACING می شماریم که چقدر طول می کشد که سیگنال دیتا high شود.

در استیت آخر که PROCESS\_PACKET نام دارد، پس از کامل شدن دریافت packet پیام را PROCESS\_PACKET می کنیم.

```
current_state <= next_state_with_reset when rising_edge(clk_40MHz);</pre>
next_state_with_reset <= WAIT_FOR_HEADER when reset = '1' else next_state;</pre>
process(nec_in, current_state, time_counter_value, pulse_counter_value)
  packet_received <= '0';</pre>
  data_bit_received <= '0';</pre>
  time_counter_clear <= '0';</pre>
  pulse_counter_clear <= '0';</pre>
  repeat_code_received <= '0';</pre>
  command_packet_started <= '0';</pre>
  next_state <= current_state;</pre>
```

وارد بخش پیاده سازی controller می شویم. State ها را در current\_state و next\_state\_with\_reset ذخیره سازی می کنیم. و time\_counter\_value و current\_state و nec\_in و process و process و process و process و process و process و pulse\_counter\_value حساس است، منطق pulse\_counter\_value استیت بعدی را پیاده سازی می کنیم. و process مقادیر سیگنال ها را 0 مقدار دهی اولیه می کنیم.

با استفاده از ease بعدی را پیدا می کنیم. اگر WAIT\_FOR\_HEADER باشد، استیتی است که دریافت داده از IR آغاز می شود. در این استیت تا زمانی که IR receiver یک یا high شود می مانیم. به محض دریافت پالس شروع، به استیت read header می رویم.

در این state اگر به یک packet بسیار کوتاه رسیدیم restart می کنیم.

```
-- Determine the next-state and control signal behavior based
-- on the current state.

-- case current_state is

-- State in which we wait for receipt of the IR code to begin.

-- when WAIT_FOR_HEADER =>

--Remain in this state until the IR receiver input goes high,
--indicating the start of the NEC frame.

if nec_in = '1' then

--Once we're receiveing the start pulse, move to the "read header"
--state.

next_state <= READ_HEADER;

--Once we've ready to move to the READ_HEADER state,
--reset the time counter.

time_counter_clear <= '1';
end if;
```

```
Point(
clk,400uz: IN std_logic;
reset: IN std_logic;
nec_in: Std_logic;
last_received_command: OUT std_logic_vector(? downto b);
key_down: OUT std_logic
END_COMPONENT;
END_COMPONENT;
```

```
--Indicate that we've received a full packet, packet, received <= '1';
```

