# گزارشکار پروژه معماری کامپیوتر

غزل عربعلی (۹۷۵۲۱۳۹۶) بهاره کاوسی نژاد (۹۹۴۳۱۲۱۷)

عنوان پروژه: " طراحی و پیاده سازی یک پردازنده Pipeline RISC-V در

# هدف کلی پروژه:

هدف ما در اجرای این پروژه مقایسه زمان اجرای سلسله دستورات (برنامه یا Program)برابر در هر ۲ حالت پیاده سازی پردازنده و مشاهده تاثیر اجرای دستور العمل ها در پردازنده و مشاهده تاثیر اجرای دستور العمل ها در پردازنده

# روند پیاده سازی:

در ابتدای عمل ما جهت طراحی و پیاده سازی (شبیه سازی پردازنده از طریق gem5) باید تمامی المان های (Components) موجود در این پردازنده را از طریق زبان Verilog که یک زبان توصیف سخت افزار هست طراحی کنیم. در ادامه به توضیحات مختصری درباره ۲ نوع پیاده سازی میپردازیم .

# طراحی پردازنده به زبان Verilog:

" SingleCycle " طراحی پردازنده به صورت . ۱

در این مدل پیاده سازی دستورالعمل ها(Instructions) به صورت Sequential اجرا میشوند یعنی بعد از اجرای کامل یک دستور العمل (اتمام سیکل های fetch و Decode و Execute برای یک دستورالعمل)دستورالعمل بعدی وارد سیکل های decode و .. میشود .

پی نوشت: کد Verilog موجود در فایل " RISC\_V\_Processor\_SingleCycle.v" (در فایل های موجود نام اصلاح شود) فایل ذکر شده شامل Module های متفاوتی است که به آن ها میپردازیم:

#### module alu\_64:

moderic atu\_stal

( top 1 | 10:10| a, top 1 | 10:10| b, top 1 | 10

این ماژول یک واحد (Arithmetic & Logic Unit) ۶۴ بیتی را پیاده سازی میکند که عملیات مختلفی را بر روی دو عملوند (Operand) ورودی بر اساس سیگنال ALUOp انجام میدهد و یک نتیجه و یک خروجی flag صفر تولید میکند . عملیات های پشتیبانی شده شامل NOR bitwise ، جمع ، تفریق ، NOR bitwise و شیفت به چپ است.

```
module alu_64
(
   input [63:0] a,
   input[63:0] b,
   input[3:0] ALUOp,
   output reg [63:0] Result,
   output reg ZER0
);
```

#### module ALU\_Control:

```
condit ALU Control

very [1/2] ALUND,
olive [1/2] Control

very [1/2] ALUND,
olive [1/2] Control

page [1/2]

control

c
```

این ماژول یک واحد کنترل ALU را پیاده سازی میکند که یک سیگنال کنتر لی ۴بیتی برای ALU برای برای ALU بر اساس ورودی های ۲بیتی ALUOp و ۴بیتی Funct تولید میکند. این ماژول عملیات ALU مناسب را برای انواع دستورالعمل های مختلف، از جمله دستورالعمل های BNE ، BEQ ، SLLI ، ADDI، وع R و نوع BS انتخاب میکند.

```
module ALU_Control
(
   input [1:0] ALUOp,
   input[3:0] Funct,
   output reg [3:0] Operation
);
```

## module Control\_Unit:

این ماژول یک واحد کنترل را برای یک پردازنده پیادهسازی میکند که سیگنالهای کنترلی را بر اساس opcode دستورالعمل (Instruction) تولید میکند. سیگنالهای کنترلی شامل انتخاب عملیات ALU ، دسترسی به حافظه، فعال سازی نوشتن در رجیستر و ارزیایی وضعیت branch میشوند.

```
module Control_Unit
(
   input [6:0] Opcode,
   output reg[1:0] ALUOp,
   output reg Branch, MemRead, MemtoReg, MemWrite, ALUSrc, Regwrite
);
```

# and the first process where the first process are also as the first process and the first process are also as the first process are also as the first process and the first process are also as the first process are al

#### module data\_generator:

این ماژول یک دستورالعمل ۳۲ بیتی را به عنوان ورودی میگیرد و immediate data متناظر را برای انواع مختلف دستورالعمل ها تولید میکند. این ماژول immediate data را به عنوان یک سیگنال خروجی ۶۴ بیتی ارائه میدهد.

immediate data تولید شده به فیلد opcode دستورالعمل ورودی بستگی دارد.

```
module data_generator
(
input [31:0] instruction,
output reg[63:0] imm_data
);
```

#### module Adder:

```
module Adder(
    input[63:0] a, b,
    output reg [63:0] out
);
always@(*)
    out = a + b;
endmodule
```

این ماژول یک جمع کننده ۶۴ بیتی است که دو ورودی a و b را میگیرد و مجموع ورودی ها را به عنوان سیگنال خروجی ارائه میدهد. عملیات جمع با استفاده از یک بلوک همیشه انجام میشود که با تغییر هر یک از سیگنال های ورودی فعال میشود .

## module Data\_Memory:

این ماژول یک آدرس حافظه ۶۴ بیتی، داده ۶۴بیتی و سیگنال های کنترلی برای عملیات نوشتن در حافظه و خواندن از حافظه را به عنوان ورودی میگیرد. این ماژول یک داده خواندنی ۶۴ بیتی و هشت عنصر خروجی ۶۴بیتی را به عنوان خروجی ارائه میدهد.

داده ها را از حافظه میخواند و درون حافظه مینویسد و داده ها را در یک آرایه\*۶\*۸بیتی ذخیره میکند.

```
module Data_Memory

(
   input [63:0] mem addr,
   input[63:0] write data,
   input clk, mem write, mem read,
   output reg [63:0] read_data,
   output[63:0] element1,
   output[63:0] element2,
   output[63:0] element3,
   output[63:0] element4,
   output[63:0] element6,
   output[63:0] element7,
   output[63:0] element7,
   output[63:0] element8);
   reg[0:7] data_mem[63:0];
  initial
   begin
   data_mem[0] = 64'd0;
```

#### module Instruction\_Memory:

```
module Instruction_Memory(
    input [63:0] Inst_Address,
    output reg[31:0] Instruction
);
reg[7:0] inst_memory[131:0];
```

```
input([3:3]) treat_data,
input (ik, mem_vite, mem_read,
output reg [3:3] read_data,
output reg [3:3] read_data,
output [3:3] sleement1,
output[3:3] sleement3,
output[3:3] sleement4,
output[3:3] sleement5,
output[3:3] sleement5,
output[3:3] sleement5,
output[3:3] sleement6,
output[3:3] sleement8);
reg[0:7] data mem[0:7] sleement8);
reg[0:7] data mem[0:7] sleement8);
reg[0:7] data mem[0:7] sleement8);
data mem[mam.addr + 1] = write_data[1:3];
data.mem[mam.addr + 2] = write_data[1:3];
data.mem[mam.addr + 3] = write_data[1:3];
data.mem[mam.addr + 3];
data.mem[mam
```

این ماژول دستورالعمل های ۳۲بیتی را در یک آرایه ۸ بیتی ذخیره میکند و دستورالعمل ها را بر اساس یک میکند و دستورالعمل ها را بر اساس یک ۶۴ instruction address ماژول یک دستورالعمل خروجی ۳۲بیتی را بر اساس instruction address ورودی ارائه میدهد.

پی نوشت: کد کامل Verilog این module در فایل instruction\_Memory.v"

#### module Instruction\_Parser:

این ماژول یک دستورالعمل ۳۲ بیتی را به عنوان ورودی دریافت میکند و فیلدهای مختلف دستورالعمل مانند function code ،opcode ، رجیستر مقصد و رجیسترهای منبع را استخراج میکند. این ماژول این فیلدهای استخراج شده را به عنوان سیگنال های خروجی ارائه میدهد.

```
module Instruction_Parser
(
    input [31:0] instruction,
    output[6:0] opcode, funct7,
    output[4:0] rd , rs1, rs2,
    output[2:0] funct3

);
assign opcode = instruction[6:0];
assign rd = instruction[11:7];
assign funct3 = instruction[14:12];
assign rs1 = instruction[19:15];
assign rs2 = instruction[24:20];
assign funct7 = instruction[31:25];
endmodule
```

#### module mux2x1:

```
module mux2x1
(
    input [63:0] a,b,
    input s,
    output[63:0] data_out
);
assign data_out = s ? b : a;
endmodule
```

این ماژول یک مالتی پلکسر ۲ به ۱ است که دو ورودی ۶۴ بیتی و یک سیگنال select تک بیتی را به عنوان ورودی میگیرد. این ماژول ورودی انتخاب شده با توجه سیگنال select به عنوان سیگنال خروجی ارائه میکند.

# module Program\_Counter:

این ماژول شمارنده برنامه است که یک سیگنال Clock، یک سیگنال و یک سیگنال ورودی ۶۴ بیتی را به عنوان ورودی میگیرد. این ماژول یک سیگنال خروجی ۶۴ بیتی را به عنوان مقدار شمارنده برنامه فعلی ارائه میدهد.

این ماژول هنگام فعال شدن سیگنال reset ، شمارنده برنامه را روی صفر مقداردهی میکند و حتی در حین کار میتواند شمارنده برنامه را به صفر برساند (reset\_force) .

```
module Program Counter
(
    input clk, reset,
    input[63:0] PC In,
    output reg [63:0] PC_Out
);
reg reset_force;
initial
PC_Out <= 64'd0;
always @(posedge clk or posedge reset)
begin
    if (reset || reset_force) begin
        PC_Out = 64'd0;
    reset_force <= 0;
end
    else
    PC_Out = PC_In;
end
always @(negedge reset) reset_force <= 1;
endmodule
```

#### module selector:

این ماژول دو ورودی ۶۴ بیتی a و b، یک سیگنال branch، یک سیگنال صفر و یک سیگنال funct3 را به عنوان ورودی میگیرد. این ماژول یک سیگنال select را به عنوان خروجی بر اساس مقادیر سیگنال های ورودی ارائه میدهد. سیگنال بسته به opcode موجود در instruction و شرایط مشخص شده توسط سیگنالهای ورودی، تعیین میکند که آیا باید یک branch بگیرد یا نه .

```
module selector
(
   input branch, ZERO,
   input[63:0] a, b,
   input[2:0] funct3,
   output reg sel
);
```

## module registerFile:

```
module registerFile

(
    input [63:0] WriteData,
    input[4:0] RS1,
    input[4:0] RS2,
    input[4:0] RD,
    input RegWrite, clk, reset,
    output reg [63:0] ReadData1,
    output reg[63:0] ReadData2
);
    reg[63:0] Registers[31:0];
    initial
    begin
    Registers[0] = 64'd 0;
    .
    .
    .
    .
    .
    end
    always @(posedge clk)
    if (RegWrite)
    begin
    Registers[RD] = WriteData;
    end
    always @(*)
    if (reset)
    begin
    ReadData1 = 64'b0;
        ReadData2 = 64'b0;
        end
    else
        begin
    ReadData2 = Registers[RS1];
ReadData2 = Registers[RS2];
    end
    endmodule
```

این ماژول مقادیر داده های ۶۴ بیتی را ذخیره میکند. این ماژول دارای دو پورت خواندن و یک پورت نوشتن داده ها و آدرس های پورت نوشتن است و ورودی هایی را برای فعال کردن نوشتن، نوشتن داده ها و آدرس های خواندن میگیرد. سیگنال های خروجی مقادیر داده ای هستند که از آدرس های مشخص شده خوانده میشوند. این ماژول با Clock عمل میکند و قابل ریست شدن است و رجیسترها را صفر میکند.

```
module registerFile
(
   input [63:0] WriteData,
   input[4:0] RS1,
   input[4:0] RS2,
   input[4:0] RD,
   input RegWrite, clk, reset,
   output reg [63:0] ReadData1,
   output reg[63:0] ReadData2
);
```

پي نوشت: کد کامل Verilog اين module در فايل " registerFile.v " موجود است .

# $module\ RISC\_V\_Processor:$

```
module RISC_V_Processor {
    input clk, reset
);
    wire[63:0] PC_In_from_mux;
    wire[63:0] al_out;
    wire[63:0] al_out;
    wire[63:0] al_out;
    wire[63:0] b_in = 64'd4;
    wire[31:0] Instruction;
    wire[4:0] rs1;
    wire[4:0] rs2;
    wire[6:0] opcode;
    wire[4:0] funct3;
    wire[2:0] funct3;
    wire[6:0] ReadData1;
    wire[63:0] ReadData2;
    wire[1:0] ALUOp;
    wire Branch, MemRead, MemtoReg, MemWrite, ALUSrc, RegWrite;
    wire[3:0] Operation;
    wire[3:0] Funct;
    assign Funct = { Instruction[30], Instruction[14:12]};
    wire[63:0] Result_from_alu;
    wire zero_output;
    wire[63:0] out_from_mux2;
    wire sel;
    wire[63:0] out_from_mux3;
    wire[63:0] b_adder2;
    assign b_adder2 = lmm_data << 1;
    .
    .
    .
    endmodule
```

این ماژول اماژول اصلی ما بوده و از این ماژول برای تبدیل کد Verilog به کد زبان ++ استفاده میکنیم . پردازنده RISC-V شامل اجزای مختلفی مانند control unit  $\cdot$  instruction memory  $\cdot$  program counter مانند data memory  $\cdot$  register file و LICA میباشد که یک Clock و سیگنال reset را به عنوان ورودی میگیرد و خروجی های مختلفی مانند نتیجه عملیات  $\cdot$  ALU و داده های خوانده شده از حافظه را ارائه میدهد .

پی **نوشت :** کد کامل Verilog این module در فایل "RISC\_V\_processor\_SingleCycle.v" موجود است .

# ۲. طراحی پردازنده به صورت " Pipelined "

در این مدل پیاده سازی دستورالعمل ها (Instructions) با همپوشانی و در ۵ گام (Stage) (Fetch - Decode - Execute - Memory - WriteBack) اجرا میشوند . در این مدل پیاده سازی پس از آنکه سیکل Fetch سیکل میشود و بدین صورت برای دستور العمل ابتدایی تمام شد و وارد سیکل Decode شد دستورالعمل بعدی وارد سیکل Fetch میشود و بدین صورت دستورات با همیوشانی اجرا خواهند شد .

يي نوشت: كد Verilog موجود در فايل " RISC\_V\_Processor\_Pipelined.v " (اسم درون فايل ها اصلاح شود)

علاوه بر module های مطرح شده در حالت اول پیاده سازی به دلیل وجود گام های مختلف و نیز حضور یکسری رجیستر ها میانی بینابین این گام ها به توضیح مختصر module های دیگر میپردازیم :

#### module EX\_MEM:

```
coule EX_MEM

{
    input clk, reset, ZERO,
    tnput fol:30 out, Result, IDEX_ReadOata2,
    input fol:30 out, Result, IDEX_ReadOata2,
    input lobX_Branch, IDEX_MemRead, IDEX_MemRed, IDEX_MemWrite, IDEX_Regwrite,
    output reg_DXMEM_EMD,
    output reg_DXMEM_EMD, EXMEM_MemBrad, EXMEM_MemBrad,
    countput reg_DXMEM_EMD, EXMEM_MemBrad, EXMEM_MemBrad,
    lower lower
```

یک register file است که خروجی execution stage پایپ لاین پردازشگر را که شامل نتیجه ALU، سیگنال های کنترلی و branch target را ذخیره میکند تا به مرحله بعدی منتقل شود. این رجستر توسط لبه Clock و سیگنال reset راه اندازی میشود.

```
module EX_MEM

(
    input clk, reset, ZERO,
    input [63:0] out, Result, IDEX_ReadData2,
    input [4:0] IDEX inst2,
    input IDEX_Branch, IDEX_MemRead, IDEX_MemtoReg, IDEX_MemWrite, IDEX_Regwrite,
    output reg EXMEM_ZERO,
    output reg [4:0] EXMEM_inst2,
    output reg [63:0] EXMEM_out, EXMEM_Result, EXMEM_ReadData2,
    output reg EXMEM_Branch, EXMEM_MemRead, EXMEM_MemtoReg, EXMEM_MemWrite,
    EXMEM_Regwrite
};
```

## module Forwarding\_Unit:

یک واحد منطقی combinational است که بر اساس سیگنال های کنترلی و مقادیر رجیستر ها تعیین میکند که داده ها را از خروجی execution stage یا ememory stage پایپ لاین پردازشگر به ورودی execution stage ارسال کند .

این ماژول دو سیگنال forwarding ۲بیتی را برای استفاده در مرحله بعدی پایپ لاین تولید میکند .

```
module Forwarding_Unit
(
    input EXMEM_ReadData2, MEMWB_read_data,
    input rs1, rs2,
    input EXMEM_Regwrite,
    input MEMWB_RegWrite,

    output reg [1:0] fwd_A,
    output reg [1:0] fwd_B
):
```

```
| country | coun
```

#### module ID\_EX:

یک register file است که خروجی instruction decode stage را در پایپ لاین پردازشگر، شامل فیلدهای instruction، مقادیر رجسترها، instruction و سیگنال های کنترلی ذخیره میکند تا به گام (Stage) بعدی منتقل شود.

```
module ID_EX
(
   input clk, reset,
   input [3:0] inst1,
   input [4:0] inst2,
   input [63:0] ReadData1, ReadData2, PC_Out, imm_data,
   input [1:0] ALUOp,
   input Branch, MemRead, MemtoReg, MemWrite, ALUSrc, RegWrite,
   output reg [3:0] IDEX_inst1,
   output reg [4:0] IDEX_inst2,
   output reg [63:0] IDEX_PC Out, IDEX ReadData1, IDEX ReadData2, IDEX imm data,
   output reg [1:0] IDEX_ALUOp,
   output reg IDEX_Branch, IDEX_MemRead, IDEX_MemtoReg, IDEX_MemWrite, IDEX_ALUSrc,
IDEX_Regwrite
);
```

## module IF\_ID:

یک register file است که خروجی instruction fetch stage را در پایپ لاین پردازنده، شامل مقادیر register file و شمارنده برنامه (PC) ذخیره میکند تا به مرحله بعدی منتقل شود . این رجستر توسط لبه Clock و سیگنال reset راه اندازی میشود .

این ماژول همچنین مقادیر پیشفرض سیگنالهای خروجی را هنگامی که سیگنال reset اعلام میشود، ارائه میکند.

## module MEM\_WB:

```
module MEM_WB

(
    input clk, reset,
    input [63:0] read data, Result,
    input [63:0] read data, Result,
    input [430] EXMEM_Membre, EXMEM_RegWrite,
    input [430] EXMEM_inst2,
    output reg [63:0] MEMWB_read data, MEMWB_Result,
    output reg [63:0] MEMWB_Linst2

);

always @(posedge clk or reset)
begin
    if(clk)
    begin
    MEMWB read data = read data;
    MEMWB_Result = Result;
    MEMWB_Result = Result;
    MEMWB_MemtoReg = EXMEM_MemtoReg;
    MEMWB_Regwrite = EXMEM_Regwrite;
    MEMWB_inst2 = EXMEM_inst2;

    end
    else
    begin
    MEMWB_read_data = 0;
    MEMWB_Result = 0;
    MEMWB_Regwrite = 0;
    MEMWB_Regwrite = 0;
    MEMWB_Regwrite = 0;
    MEMWB_Regwrite = 0;
    MEMWB_Linst2 = 0;
    end
end
endmodule
```

module IF\_ID
(
 input clk, reset,
 input [31:0] instruction,
 input [63:0] PC\_Out,
 output reg [31:0] IFID\_instruction,
 output reg [63:0] IFID\_PC\_Out
);
always @(posedge clk or reset)
begin
 If(clk)
 begin
 IFID\_instruction = instruction
 IFID\_PC\_Out = PC\_Out;
 end
 else
 begin
 IFID\_instruction = 0;
 IFID\_PC\_Out = 0;
 end
end
end

یک register file است که خروجی مرحله memory stage را در پایپ لاین پردازنده ذخیره میکند، از جمله داده های خواندنی برای حافظه یا نتیجه ALU، و سیگنال های کنتر لی مربوط به نوشتن در رجیستر و memory-to-register forwarding ، تا به مرحله بعدی منتقل شود.

این رجستر توسط لبه Clock و سیگنال reset راه اندازی میشود. این ماژول همچنین مقادیر پیشفرض سیگنالهای خروجی را هنگامی که سیگنال reset اعلام میشود، ارائه میکند.

#### module MUX\_Triple:

این ماژول پیاده سازی یک مالتی پلکسر ۳ به ۱ با سه ورودی ۶۴ بیتی و یک ورودی ۲ select بیتی است. بیتی است. خروجی یکی از ورودی ها را بر اساس ورودی select انتخاب میکند و نتیجه ۶۴ بیتی مربوطه را خروجی میدهد.

```
module MUX_Triple
(
    input [63:0] a, b, c,
    input [1:0] sel,
    output reg [63:0] Res
);
always@(*)
begin
    case (sel)
    2'b00: Res = a;
    2'b01: Res = b;
    2'b10: Res = c;
    default: Res = 2'bX;
    endcase
end
endmodule
```

#### module RISC\_V\_Processor\_Pipelined:

این ماژول، ماژول اصلی ما بوده و از این ماژول برای تبدیل کد Verilog به کد زبان ++ استفاده میکنیم . یک پردازنده  $V_{-}$ RISC پایپ لاین شده را نشان میدهد که دستورالعمل ها را با عبور از مراحل مختلف پایپ لاین اجرا میکند. این ماژول شامل اجزایی برای Fetch دستورالعمل، Decode ، برای Execute و Forwarding و WriteBack برای اجرای کارآمد و جلوگیری از Hazard است.

پى نوشت : كد كامل Verilog اين module در فايل "RISC\_V\_Processor\_Pipelined.v" "موجود است .

تا به حال پردازنده مد نظر را به ۲ صورت (SingleCycle و Pipelined)به زبان توصیف سخت افزار Verilog پیاده سازی کردیم .

ما جهت شبیه سازی پردازنده خواسته شده در "gem5" باید فایل قابل اجرا (executable) کد C++ آن پردازنده را داشته باشیم حال به تبدیل کد C++ میپردازیم .

# : Verilator

در ابتدا برای تبدیل کد Verilog به زبان ++C نیاز به ابزاری به نام Verilator داریم که برای شبیه سازی و صحت سنجی مدار های دیجیتالی توصیف شده به زبان توصیف سخت افزار Verilog یا System Verilog استفاده میشود . که برای نصب این ابزار از Command زبر استفاده کردیم :

\$ sudo apt-get install verilator

# ذخيره Module ها در فائل هاي حداگانه (يا دامنه v ← v فائل

در تبدیل کد Verilog موجود به کد به زبان C++ باید هر module موجود در کد Verilog اصلی را در فایل های C++ باید هر فرار در تبدیل کد Verilog موجود به کد به زبان C++ باید هر BISC\_V\_processor.v (در حالت module و در فایل RISC\_V\_processor.v) و با استفاده از ابزار نصب شده (Verilator) و با استفاده از فایل و Pipelined.v کمکی CppWrapper که مخصوص برای module اصلی ما هست را به کد به زبان C++ تبدیل میکنیم .

ماژول های پردازنده به صورت " SingleCycle " (موجود در فولدر SingleCycle)

- Instruction\_Memory.v - Data\_Memory.v - data\_generator.v - Control\_Unit.v - ALU\_Control.v - alu\_64.v - Adder.v RISC\_V\_processor.v - selector.v - registerFile.v - Program\_Counter.v - mux2x1.v - Instruction\_Parser.v

ماژول های پردازنده به صورت " Pipelined " (موجود در فولدر 5Stage)

- EX\_MEM.v - Data\_Memory.v - data\_generator.v - Control\_Unit.v - ALU\_Control.v - alu\_64.v - Adder.v - MEM\_WB.v - Instruction\_Parser.v - Instruction\_Memory.v - IF\_ID.v - ID\_EX.v - Forwarding\_Unit.v RISC\_V\_Processor\_Pipelined.v - selector.v - registerFile.v - Program\_Counter.v - mux2x1.v - MUX\_Triple.v

# ساخت فایل کمکی CppWrapper برای module اصلی:

(RISC\_V\_processor.v et RISC\_V\_Processor\_Pipelined.v)

ما هنگام تبدیل کد Verilog به کد ++ از CppWrapper استفاده میکنیم تا یک interface بین طراحی Verilog و محیط شبیهسازی مبتنی بر نرمافزار که در آن کد ++ کا اجرا میشود، فراهم کنیم. Wrapper به عنوان یک پل بین دو محیط عمل میکند و به سیگنال ها اجازه میدهد بین آنها منتقل شود و شبیه سازی را قادر میسازد تا به طور دقیق رفتار طرح Verilog را به زبان ++ ک مدل کند.

پی نوشت: پس از تکمیل فایل RISC\_V\_Processor\_Pipelined.v و RISC\_V\_processor.v که module های اصلی ما در ۲ حالت پیاده سازی هستند و همچنین ساخت فایل Wrapper جداگانه برای هر کدام باید Command زیر را در terminal اجراکنیم .

فایل کمکی CppWrapper پردازنده " SingleCycle پردازنده " CppWrapper پردازنده

فایل کمکی CppWrapper پردازنده " Pipelined " پردازنده " CppWrapper پردازنده "

\$verilator -Wall --cc RISC\_V\_processor.v --exe RISC\_V\_processorWrapper.cpp

```
$verilator -Wall --cc RISC_V_Processor_Pipelined.v --exe RISC_V_Processor_Pipelined_Wrapper.cpp
```

baharehMKAYOUSI:-/Desktop/NEW/Computer\_architecture\_project/55tags5 verilator -Mall --cc RISC V\_Processor\_Pipelined.v --exe RISC V\_Processor\_Pipelined.wrapper.cpp
Marmion\_IMPLICIT: RISC V\_Processor\_Pipelined.vr362:23: Signal definition not found.

يس از اجراي اين دستور فولدري با نام " obj\_dir " ايجاد ميشود كه شامل فايلي با دامنه mk. خواهد بود .

# ساخت فايل قابل اجرا (Executable) از طريق دستور make:

چالش میانی: در تبدیل کد Verilog موجود به کد به زبان C++ که با استفاده از ابزار Verilator و کمک فایل Wrapper انجام میشود در سیستم عامل Linux نیاز به automake 1.13 برای ساخت makefiles داشتیم (فایلی با دامنه  $mk \leftarrow mk$ ) در نتیجه automake به روز رسانی شده 1.16.3 را به 1.13 تبدیل کردیم.

```
$ make -j -f VRISC_V_processor.mk VRISC_V_processor
```

```
$ make -j -f VRISC_V_Processor_Pipelined.mk VRISC_V_Processor_Pipelined
```

پس از اجرای این دستور فایل قابل اجرای (Compiled cpp) برای استفاده در شبیه ساز gem5 خواهیم داشت .

فایل executable پردازنده " SingleCycle پردازنده " executable فایل

فايل executable پردازنده" Pipelined " ويردازنده executable فايل

# شبیه سازی پردازنده در gem5:

" توضيحات فايل اسكربيت بر اساس gem5 Documentation موجود در سايت "

فايل اسكريپت پردازنده " SingleCycle " فايل اسكريپت

فایل اسکریپت پردازنده " SingleCycle ← " SingleCycle قایل اسکریپت

برای نوشتن این اسکریپت در ابتدا نیازمندیم کتابخانه لازم را ادد کنیم . و سپس Simobject های کامپایل شده موجود در این کتابخانه را نیز ادد میکنیم . ( Simobject ها اشیایی از کلاس های ++C هستند که main interface را به تمام اشیا gem5

```
import m5
from m5.objects import *

system = System()

system.clk_domain = SrcClockDomain()
system.clk_domain.clock = '1GHz'

system.clk_domain.voltage_domain = VoltageDomain()
```

```
import m5
from m5.objects import *
```

بعد از library , import های موردنیاز مشخص کنیم از چه پارامترها و قطعاتی جهت شبیه سازی استفاده میکنیم .

یک شی از سیستمی که قصد شبیه سازی آن را داریم میسازیم که من جمله simobject های افزوده شده در مرحله قبل هست. System والد تمام اشیاء دیگر در سیستم شبیه سازی شده ما خواهد بود. شی System اطلاعات کاربری زیادی مثل محدوده های حافظه فیزیکی، دامنه clock ، دامنه voltage ، هسته (در شبیه سازی تمام سیستم)، و غیره را شامل میشود .

```
system = System()
```

حال clock سیستم را تنظیم میکنیم (این پارامتر باید یک مقدار اعشاری میباشد).برای تنظیم کلاک سیستم ابتدا دامنه clock روی سیستم ایجاد میکنیم و سپس در دامنه ایجاد شده simobject را تنظیم میکنیم .تنظیم این مقادیر برای simobject مشابه تنظیم اعضای یک شی (attribute) است . فرکانس clock به صورت پیش فرض روی GHZ تنظیم شده .یک دامنه برای ولتاژ در دامنه clock تعیین میکنیم که به صورت پیش فرض قرار داده شده .

```
system.clk_domain = SrcClockDomain()
system.clk_domain.clock = '1GHz'
system.clk_domain.voltage_domain = VoltageDomain()
```

system.mem\_mode = 'timing'
system.mem\_ranges = [AddrRange('512MB')]

system.cpu = X86MinorCPU()

system.membus = SystemXBar()

system.cpu.icache\_port = system.membus.cpu\_side\_ports

system.cpu.dcache\_port = system.membus.cpu\_side\_ports

حال باید حافظه سیستم را تنظیم کنیم (از حالت timing استفاده میکنیم ) محدوده حافظه را ۵۱۲ مگابایت قرار میدهیم .

```
system.mem_mode = 'timing'
system.mem_ranges = [AddrRange('512MB')]
```

سپس cpu را میسازیم (در این فعالیت این پارامتر مقدار TimingSimple را اخذ میکند که از ISAX86

. تبعیت میکند ) برای ایجاد این cpu یک شی از آن میسازیم (Instruction Set Architecture)

```
system.cpu = X86MinorCPU()
```

سپس memory bus سراسری سیستم را ساخته و port و cache روی cach روی وصل میکنیم. در این سیستم شبیه سازی شده memory bus را به صورت مستقیم به D-cache و D-cache و D-cache و cache

```
system.cpu.icache_port = system.membus.cpu_side_ports
system.cpu.dcache_port = system.membus.cpu_side_ports
```

حال برای اطمینان از کارکرد درست سیستم چند port دیگر را متصل میکنیم. باید یک I/O controller ایجاد کنیم و آن را

به memory bus وصل کنیم. همچنین به دلیل اینکه از ISA X86 استفاده می کنیم باید port های pio و interrupt را به memory bus وصل کنیم .

```
system.cpu.createInterruptController()

system.cpu.interrupts[0].pio = system.membus.mem_side_ports
system.cpu.interrupts[0].int_requestor = system.membus.cpu_side_ports
system.cpu.interrupts[0].int_responder = system.membus.mem_side_ports
```

```
system.cpu.createInterruptController()
system.cpu.interrupts[0].pio = system.membus.mem_side_ports
system.cpu.interrupts[0].int_requestor = system.membus.cpu_side_ports
system.cpu.interrupts[0].int_responder = system.membus.mem_side_ports
```

در این مرحله یک memory controller ایجاد میکنیم و آن را به memory bus متصل کنیم. مقدار controller به صورت پیش فرض DDR3\_1600\_x64 قرار گرفته است که برای محدوده ی در نظر گرفته شده برای memory ما استفاده میشود .

```
system.mem_ctrl = MemCtrl()
 system.mem_ctrl.dram = DDR3_1600_8x8()
 system.mem_ctrl.dram.range = system.mem_ranges[0]
 system.mem_ctrl.port = system.membus.mem_side_ports
 system.system_port = system.membus.cpu_side_ports
system.mem_ctrl = MemCtrl()
system.mem ctrl.dram = DDR3 1600 x64()
system.mem ctrl.dram.range = system.mem ranges[0]
system.mem_ctrl.port = system.membus.mem_side_ports
system.system_port = system.membus.cpu_side_ports
   آدرس binary ما برابر آدرس فایل کامپایل شده ی برنامه ای است که قصد اجرای آن را روی پردازنده(کامپیوتر ) شبیه سازی شده
                                                            "آدرس binary پردازنده binary پردازنده
thispath = os.path.dirname(os.path.realpath( file ))
binary = os.path.join(thispath,"../../","tests/test-
progs/hello/bin/x86/linux/Project/VRISC V processor",)
                                                              "آدرس binary پردازنده binary پردازنده
thispath = os.path.dirname(os.path.realpath(__file__))
binary = os.path.join(thispath,"../../", "tests/test-
```

در آخر یک شی از root میسازیم و با متد instantiate تمام پارامترها در ++ معادلسازی میشوند و شبیه سازی شروع میشود .

progs/hello/bin/x86/linux/Project/VRISC\_V\_Processor Pipelined",)

```
system.workload = SEWorkload.init compatible(binary)
                                                  process = Process()
system.workload = SEWorkload.init_compatible(binary)
                                                  process.cmd = [binary]
                                                  system.cpu.workload = process
process = Process()
process.cmd = [binary]
                                                  system.cpu.createThreads()
system.cpu.workload = process
                                                  root = Root(full system = False, system = system)
system.cpu.createThreads()
                                                  m5.instantiate()
root = Root(full_system = False, system = system)
                                                  print("Beginning simulation!")
m5.instantiate()
                                                  exit event = m5.simulate()
print("Beginning simulation!")
exit_event = m5.simulate()
print('Exiting @ tick {} because {}'
     .format(m5.curTick(), exit_event.getCause()))
```

• با اتمام شبیه سازی تعداد تیک ها نمایش داده میشود .

```
print('Exiting @ tick {} because {}'.format(m5.curTick(), exit_event.getCause()))
```

فایل قابل اجراکه در مرحله قبل بدست آوردیم را درون اسکریپ پایتون قرار دادیم حال Command زیر را اجرا میکنیم.

```
$ build/X86/gem5.opt configs/tutorial/Project/SingleCycle.py
```

```
tablar highExvous1: //www.igen5.org architecture_project/gem5 bulld/x86/gem5.opt configs/tutorial/Project/SingleCycle.py
gem5 St nulator System. https://www.gem5.org
gem5 St copyrighted software; use the --copyright option for details.
gem5 version 22.1.0.0
gem5 conpiled Mar 22 2023 16:45:48
gem5 conpiled Mar 22 2023 16:45:48
gem5 started Jul 8 2023 00:56:00
gem5 executing on Kavoust, pid 19702
command line: bulld/X86/gem5.opt configs/tutorial/Project/SingleCycle.py
Global frequency set at 100000000000 ticks per second
```

```
$ build/X86/gem5.opt configs/tutorial/Project/5Stgage.py
```

```
bahar eMikaweuki: Makawa Ma
gen5 Is copyrighted software; use the --copyright option for details.
gen5 version 22.1.0.0
gen5 version 22.1.0.0
gen5 compiled Har 23 2023 16:45:48
gen5 started Jul 8 2023 01:44:25
gen5 executing on Kawousi, pid 28071
command time: Butld/H&O/gen5.upt configs/tutorial/Project/SStage.py
```

این دستور را برای هر دو پردازنده پیاده سازی شده و برای ۵ حالت مختلف اجرای دستورالعمل ها اجرا میکنیم .

الف/ اجراى ١ دستورالعمل (Instruction)

" Pipelined "بردازنده

" SingleCycle "پردازنده

```
vint main(int argc, char** argv)
Verilated::commandArgs(argc, argv);

// Instantiate the wrapper
RISC_V_Processor_PipelinedModuleWrapper riscpModuleWrapper;

// Reset the module
riscpModuleWrapper.reset();

// Run the simulation for 10 clock cycles
riscpModuleWrapper.step(10);

// Print the output signals

int a = 2;
int b = 3;
int c = 4;
int d = 5;
int e = 6;

printf("The value of a + b is %d\n", a + b);

return 0;
```

```
int main(int argc, char** argv) {
    Verilated::commandArgs(argc, argv);

    // Instantiate the wrapper
    RISCVProcessorWrapper riscvProcessorWrapper;

    // Reset the module
    riscvProcessorWrapper.reset();

    // Run the simulation for 10 clock cycles
    riscvProcessorWrapper.step(10);

    // Print the output signal

int a = 2;
    int b = 3;
    int c = 4;
    int d = 5;
    int c = 6;

printf("The value of a + b is %d\n", a + b);

return 0;
}
```

The value of a + b is 5

## ب/ اجراى ۵ دستورالعمل (Instruction)

" Pipelined "پردازنده

" SingleCycle "پردازنده

```
int main(int argc, char** argv) {
    Verilated::commandArgs(argc, argv);

    // Instantiate the wrapper
    RISC_V_Processor_PipelinedModuleWrapper riscpModuleWrapper;

    // Reset the module
    riscpModuleWrapper.reset();

    // Run the simulation for 10 clock cycles
    riscpModuleWrapper.step(10);

    // Print the output signals

int a = 2;
int b = 3;
int c = 4;
int d = 5;
int e = 6;

printf("The value of a + b is %d\n", a + b);
printf("The value of b * c is %d\n", b * c);
printf("The value of c / a is %d\n", c / a);
printf("The value of d - a is %d\n", e - a);

return 0;
}
```

```
int main(int argc, char** argv) {
    Verilated::commandArgs(argc, argv);

    // Instantiate the wrapper
    RISCVProcessorWrapper riscvProcessorWrapper;

    // Reset the module
    riscvProcessorWrapper.reset();

    // Run the simulation for 10 clock cycles
    riscvProcessorWrapper.step(10);

    // Print the output signal

    int a = 2;
    int b = 3;
    int c = 4;
    int d = 5;
    int e = 6;

    printf("The value of a + b is %d\n", a + b);
    printf("The value of b * c is %d\n", a + b);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of d - a is %d\n", d - a);
    printf("The value of e - a is %d\n", e - a);
    return 0;
}
```

پ/ اجرای ۱۰ دستورالعمل (Instruction)

" Pipelined "هردازنده

" SingleCycle "پردازنده

```
int main(int argc, char** argv) {
    Verilated::commandArgs(argc, argv);

    // Instantiate the wrapper
    RISC_V_Processor_PipelinedModuleWrapper riscpModuleWrapper;

    // Reset the module
    riscpModuleWrapper.reset();

    // Run the simulation for 10 clock cycles
    riscpModuleWrapper.step(10);

    // Print the output signals

int a = 2;
int b = 3;
int c = 4;
int d = 5;
int e = 6;

printf("The value of a + b is %d\n", a + b);
printf("The value of b * c is %d\n", b * c);
printf("The value of c / a is %d\n", d - a);
printf("The value of a - b is %d\n", a + b);
printf("The value of a + b is %d\n", a + b);
printf("The value of a + b is %d\n", b * c);
printf("The value of a + b is %d\n", a + b);
printf("The value of a + b is %d\n", a + b);
printf("The value of a + a is %d\n", a + b);
printf("The value of a + a is %d\n", a + b);
printf("The value of c / a is %d\n", a + b);
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c / a is %d\n", a + a |
printf("The value of c /
```

```
int main(int argc, char** argv) {{
    Verilated::commandArgs(argc, argv);

    // Instantiate the wrapper
    RISCVProcessorWrapper riscvProcessorWrapper;

    // Reset the module
    riscvProcessorWrapper.reset();

    // Run the simulation for 10 clock cycles
    riscvProcessorWrapper.step(10);

    // Print the output signal

int a = 2;
    int b = 3;
    int c = 4;
    int d = 5;
    int e = 6;

printf("The value of a + b is %d\n", a + b);
    printf("The value of b * c is %d\n", b * c);
    printf("The value of d - a is %d\n", c / a);
    printf("The value of d - a is %d\n", e - a);
    printf("The value of a + b is %d\n", a + b);
    printf("The value of c a is %d\n", a + b);
    printf("The value of c a is %d\n", a + b);
    printf("The value of c a is %d\n", a + b);
    printf("The value of c a is %d\n", a + b);
    printf("The value of c a is %d\n", b * c);
    printf("The value of c a is %d\n", c - a);
    printf("The value of c a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n
```

```
Begin Simulation Statistics

3 sinSeconds

4 sinTicks

2012004000

3 sinFreq

100000000000

3 sinFreq

1000000000000

3 sinFreq

1000000000000

3 sinFreq

1000000000000

3 sinFreq

10000000000000

4 sinTickBate

10 sinFreq

10 sinFreq
```

# ت/ اجرای ۱۵ دستورالعمل (Instruction)

## " Pipelined "پردازنده

" SingleCycle "پردازنده

```
int main(int argc, char** argv) {
    Verilated::commandArgs(argc, argv);

    // Instantiate the wrapper
    RISC_V_Processor_PipelinedModuleWrapper riscpModuleWrapper;

    // Reset the module
    riscpModuleWrapper.reset();

    // Run the simulation for 10 clock cycles
    riscpModuleWrapper.step(10);

    // Print the output signals

int a = 2;
    int b = 3;
    int c = 4;
    int d = 5;
    int e = 6;

    printf("The value of a + b is %d\n", b + b);
    printf("The value of b = c is %d\n", b + c);
    printf("The value of c / a is %d\n", b + c);
    printf("The value of c / a is %d\n", b + c);
    printf("The value of a + b is %d\n", b + c);
    printf("The value of c / a is %d\n", b + c);
    printf("The value of a + b is %d\n", a + b);
    printf("The value of a + b is %d\n", a + b);
    printf("The value of c / a is %d\n", b + c);
    printf("The value of c - a is %d\n", a - a);
    printf("The value of a + b is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf("The value of a - a is %d\n", a - a);
    printf(
```

```
int main(int argc, char* argv) {{
    Verilated::commandArgs(argc, argv);
    RISCVProcessorWrapper riscvProcessorWrapper;
    riscvProcessorWrapper.reset();
    riscvProcessorWrapper.step(10);
    int a = 2;
    int b = 3;
    int c = 4;
    int d = 5;
    int e = 6;
    printf("The value of a + b is %d\n", a + b);
    printf("The value of b * c is %d\n", b * c);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of a - a is %d\n", c - a);
    printf("The value of a - b is %d\n", c - a);
    printf("The value of b * c is %d\n", b * c);
    printf("The value of a - b is %d\n", b * c);
    printf("The value of a - b is %d\n", c - a);
    printf("The value of b - c is %d\n", c - a);
    printf("The value of b - a is %d\n", c - a);
    printf("The value of b * c is %d\n", a + b);
    printf("The value of b * c is %d\n", a - b);
    printf("The value of b - a is %d\n", a - a);
    printf("The value of b - a is %d\n", a - a);
    printf("The value of b - a is %d\n", c - a);
    printf("The value of b - a is %d\n", c - a);
    printf("The value of e - a is %d\n", c - a);
    printf("The value of e - a is %d\n", c - a);
    return 0;
}
```

```
The value of a + b is 5

The value of c / a is 2

The value of d - a is 3

The value of a + b is 5

The value of a + b is 5

The value of b * c is 12

The value of b * c is 12

The value of a - b is 5

The value of a - b is 5

The value of a - b is 3

The value of b * c is 12

The value of b * c is 12

The value of b * c is 12

The value of b * c is 13

The value of c / a is 3

The value of c / a is 3

The value of c / a is 3

The value of c / a is 5

The value of c / a is 5

The value of c / a is 3

The value of c / a is 3

The value of c / a is 3
```

# ث/ اجرای ۲۰ دستورالعمل (Instruction)

## " Pipelined "پردازنده

" SingleCycle "پردازنده

```
int main(int argc, char** argv) {
    Verilated::commandArgs(argc, argv);
    RISCYProcessorWrapper riscyProcessorWrapper;
    riscyProcessorWrapper.reset();
    riscyProcessorWrapper.step(10);
    int a = 2;
    int b = 3;
    int c = 4;
    int d = 5;
    int e = 6;
    printf("The value of a + b is %d\n", a + b);
    printf("The value of b * c is %d\n", b * c);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of e - a is %d\n", e - a);
    printf("The value of e - a is %d\n", b * c);
    printf("The value of b * c is %d\n", b * c);
    printf("The value of c / a is %d\n", b * c);
    printf("The value of e - a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c - a);
    printf("The value of e - a is %d\n", c - a);
    printf("The value of b * c is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of c - a is %d\n", c - a);
    printf("The value of a - a is %d\n", c - a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    printf("The value of c / a is %d\n", c / a);
    prin
```


```
## Number of seconds simulated (Second)
## stafficks
## s
```

## نتایج شبیه سازی برای پردازنده RISC-V به صورت SingleCycle

SIM Model(Single Cycle)	simSeconds	simTicks	finalTick	simFreq	hostseconds	hostTickRate
X86TimingSimple-DDR3_1600_8x8(1 instruction)	0.291014	231013647000	231013647000	1000000000000	13.03	22329954616
X86TimingSimple-DDR3 1600 8x8(5 instruction)	0.291023	291022678000	291022678000	10000000000000	13.37	21773613296
X86TimingSimple-DDR3_1600_8x8(10 instruction)	0.291121	291120634000	291120634000	1000000000000	13.61	21395011876
X86TimingSimple-DDR3_1600_8x8(15 instruction)	0.291289	291289434000	291289434000	10000000000000	13.15	22158068985
X86TimingSimple-DDR3 1600 8x8(20 instruction)	0 291380	291380161000	291380161000	10000000000000	32 31	21897990916

# نتایج شبیه سازی برای پردازنده RISC-V به صورت

SIM Model(Single Cycle)	simSeconds	simTicks	finalTick	simFreq	hostseconds	hostTickRate
X86TimingSimple-DDR3 1600 8x8(1 instruction)	0.237889	237888666000	237888666000	10000000000000	10.63	22373124450
X86TimingSimple-DDR3_1600_8x8(5 instruction)	0.238137	238136798000	238136798000	10000000000000	11.05	21556013012
X86TimingSimple-DDR3_1600_8x8(10 instruction)	0.238217	238217185000	238217185000	1000000000000	10.92	21814473221
X86TimingSimple-DDR3_1600_8x8(15 instruction)	0.238356	238355562000	238355562000	10000000000000	10.88	21904208419
X86TimingSimple-DDR3 1600 8x8(20 instruction)	0.238792	238791592000	238791592000	10000000000000	10.97	21762696399



# " تحليل داده ها با استفاده از نمودار و جداول "

در این نوع پردازنده که به ۲صورت پیاده سازی شده یعنی "SingleCycle" و " Pipelined " زمانی را میتوانیم جهت نشان دادن تاثیر پایپ لاین شدن این پردازنده استفاده کنیم به نام زمان Simulation Seconds).

- SimSeconds : زمان شبیه سازی را نشان میدهد .

با توجه به جداول موجود که از خروجی gem5 بدست آمده میتوان فهمید که در تمامی حالات اجرای برنامه یعنی از اجرای ۱ دستورالعمل تا اجرای ۲۰ دستورالعمل زمان شبیه سازی به صورت چشم گیری برای اجرای دستورات در حالت پایپ لاین شده کاهش میابد .

پی نوشت: تعداد دستورات در هر اجرا و نیز نوع دستورات از لحاظ منطقی و ریاضی بودن به دلخواه انتخاب شده است . پی نوشت: تعداد دستورات برای ۵ حالت ۱٫۵٫۱۰٫۵۱ و ۲۰ بررسی شده و دستورات شامل عملیات های ضرب و تقسیم و جمع و تفریق است .

ممکن است در اجرای یک دستورالعمل در ۲ حالت "SingleCycle" و "Pipelined" تفاوت چندانی دیده نشود و حتی در حالت پایپ لاین نشده یعنی همان SingleCycle داشته پایپ لاین نشده یعنی همان SingleCycle ما زمان شبیه سازی کمتری نسبت به حالت پایپ لاین شده یعنی همان Pipelined ما زمان شبیه سازی کمتری نسبت به حالت پایپ لاین کردن پردازنده بین گام های مختلف یکسری رجیستر ها یا همان registerfile جهت ذخیره داده های

ی را نسبت به حالتی که دستورات در پردازنده	یتواند برای یک دستور زمان زیاد		میانی قرار دادیم که خواندن بایپ لاین نشده اجرا میشو،
در حالت کلی در پردازنده پایپ لاین شده <mark>پس از پر شدن پایپ لاین</mark> ما به ازای زمان اجرای طولانی ترین بخش یک دستورالعمل که Clock پایپ لاین بر مبنای آن تنظیم میشود یک دستور خروجی خواهیم داشت و دستورات با همپوشانی اجرا شده و زمان اجرای کلی یک برنامه که شامل چندین Instruction هست به طور چشم گیری کاهش میابد .			