Bahareh Emollahi

Midterm CAD Report

810102482

Mult Module

تغییرات تغییراتی در ساختار کلی رخ نداده فقط لاجیک داخل priority decoder معماری عوض شده (گرچه طبق گفته استادیاری
به کشیدن ساختار داخلی priority decoder نیست.)



مقادیر A و W در ابتدا وارد دو رجیستر می‌شوند. در ماژول priority decoder فقط بیتی که اولین یک است یک باقی می‌ماند و باقی آنها صفر می‌شوند. خروجی به ماژول encoder وصل می‌شود که این 8bit که فقط یک بیت یک دارد را تبدیل به یک عدد سه بیتی که شماره آن را مشخص می‌کند می‌شود. در انتها پاسخ این شیفت از ماژول barrel shifter که ورودی آن مقدار shift و W است گرفته شده.

اتمام کار با سیگنال done مشخص شده است که وقتی همه بیت های A صفر شوند، done فعال می‌شود
و اگر done فعال بود مطابق با نیاز ماژول صفر می‌شود که این کار با mux آخر امکان پذیر است.

Scanned with CamScanner

Top Module   No changes

بخش 2:





در اینجا برای دو سیگنال done دو multi به صورت combination در datapath با هم دیگر and گرفته‌اند تا both ready را تشکیل دهند

adder برای جمع کردن خروجی دو ماژول و مقدار قبلی acc قرار گرفته است.

سیستم با یک شدن
مقدار start
کار خود را
شروع می‌کند.
منظور حساس
به لبه‌ی start



سیستم در حالت rst و در ابتدا در state idle قرار دارد و سپس با یک شدن start شروع به کار می‌کند (نه به عنوان یک پالس کامل)
در استیت Inz مقدار acc صفر می‌شود و مقادیر در ماژول Mult initialize می‌گردد. و در سیکل بعدی وارد مرحله process می‌شود
و تا زمانی که هر دو ماژول پاسخ خود را به دست آورده باشند و تمام شوند که معادل این است both ready signal فعال شود در این مرحله می‌ماند.
و بعد وارد Ready شده و یک cycle signal ready فعال می‌شود.

CS Scanned with CamScanner

Test 1 Waves



Other tests result



```
# PASS: a0=00100010 w0=01110010 a1=00011001 w1=01100010 -> result=0001100010110110 â
# PASS: a0=10010010 w0=00101010 a1=00001110 w1=00000000 -> result=0001011111110100 â
# PASS: a0=01101001 w0=00000000 a1=01001100 w1=00111111 -> result=0001001010110100 â
# PASS: a0=00000000 w0=01111111 a1=00011001 w1=01010111 -> result=0000100001111111 â
# PASS: a0=11110101 w0=00010011 a1=00000000 w1=00101101 -> result=0001001000101111 â
# PASS: a0=11111111 w0=01001100 a1=00000001 w1=00101101 -> result=0100101111100001 â
# PASS: a0=00000001 w0=00100000 a1=11111111 w1=01011001 -> result=0101100011000111 â
# PASS: a0=00000000 w0=00000000 a1=00000000 w1=00000000 -> result=0000000000000000 â
# PASS: a0=11111111 w0=11111111 a1=00000101 w1=00000010 -> result=1111111000001011 â
# PASS: a0=11111111 w0=11111111 a1=11111111 w1=00000010 -> result=1111111111111111 â
# PASS: a0=10000000 w0=10000000 a1=10000000 w1=10000000 -> result=1000000000000000 â
# PASS: a0=11111111 w0=10000000 a1=01111111 w1=00000001 -> result=0111111111111111 â
# PASS: a0=11111111 w0=10000000 a1=10000001 w1=00000001 -> result=1000000000000001 â
# PASS: a0=10101010 w0=01010101 a1=01010101 w1=10101010 -> result=0111000011100100 â
# PASS: a0=00000001 w0=00000001 a1=00000000 w1=00000000 -> result=0000000000000001 â
# PASS: a0=11111111 w0=00000000 a1=00000000 w1=11111111 -> result=0000000000000000 â
# PASS: a0=11001000 w0=01111011 a1=01100100 w1=11001000 -> result=1010111000111000 â
# PASS: a0=01001001 w0=11010011 a1=00010011 w1=11101001 -> result=0100110101110110 â
# PASS: a0=11111111 w0=11111111 a1=11111111 w1=00000001 -> result=1111111100000000 â
# PASS: a0=11111111 w0=01100100 a1=11111111 w1=01100100 -> result=1100011100111000 â
# PASS: a0=00000101 w0=11111111 a1=11111111 w1=00000101 -> result=0000100111110110 â
# â All tests completed.
```